JPH05121734A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05121734A JPH05121734A JP28435191A JP28435191A JPH05121734A JP H05121734 A JPH05121734 A JP H05121734A JP 28435191 A JP28435191 A JP 28435191A JP 28435191 A JP28435191 A JP 28435191A JP H05121734 A JPH05121734 A JP H05121734A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor device
- nitrogen atoms
- oxide film
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ポリシリコン中のほう素の拡散率を抑制し、Ｐ
型多結晶シリコンをゲート電極とするＭＯＳトランジス
タの特性を安定化させ得る技術を提供する。 【構成】ポリシリコン中に窒素を導入させ、引き続いて
熱処理を行なうことによって、ポリシリコン中に存在す
る余分な未結合手を窒素と結合させることによって、ポ
リシリコン中の不純物の拡散率を低下させる。 【構成】不純物の拡散率を低下させることにより、不純
物導入後の熱処理温度及び時間に余裕をもてる。このた
め、不純物導入時に形成される結晶欠陥を十分回復させ
ることが出来、素子の信頼性が向上する。さらに、導入
した不純物のイオン化率を高め、配線層との接触抵抗を
下げ、トランジスタ部の移動度も５パーセント程度向上
する。
型多結晶シリコンをゲート電極とするＭＯＳトランジス
タの特性を安定化させ得る技術を提供する。 【構成】ポリシリコン中に窒素を導入させ、引き続いて
熱処理を行なうことによって、ポリシリコン中に存在す
る余分な未結合手を窒素と結合させることによって、ポ
リシリコン中の不純物の拡散率を低下させる。 【構成】不純物の拡散率を低下させることにより、不純
物導入後の熱処理温度及び時間に余裕をもてる。このた
め、不純物導入時に形成される結晶欠陥を十分回復させ
ることが出来、素子の信頼性が向上する。さらに、導入
した不純物のイオン化率を高め、配線層との接触抵抗を
下げ、トランジスタ部の移動度も５パーセント程度向上
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体技術に関するも
のである。
のである。
【０００２】特に、多結晶中の拡散現象の制御に関する
ものである。
ものである。
【０００３】
【従来の技術】従来の半導体装置を、ＭＯＳ型半導体装
置を一例に取り概略を示そう。 第２図は、従来の半導
体装置の平面図の一部をしめしたものである。
置を一例に取り概略を示そう。 第２図は、従来の半導
体装置の平面図の一部をしめしたものである。
【０００４】半導体基板上に、素子の活性領域１０２と
厚い酸化膜でおおわれた素子の分離領域１０３が形成さ
れており、素子の活性領域上にはゲート酸化膜が形成さ
れている。このゲート酸化膜の上部には多結晶シリコン
がゲート電極層２０１としてパターニングされている。
この多結晶シリコン層からなるゲート電極層は、Ｎチ
ャネルＭＯＳトランジスタ部１０４とＰチャネルＭＯＳ
トランジスタ部１０５のゲート電極層を共有しており、
例えば第２図のような相補型ＭＯＳインバーターを形成
している。Ｎチャネルトランジスタ部分にはソース、ド
レイン領域を形成するためにＮ型不純物を領域１０６中
に導入する。この時同時に多結晶シリコン中にもＮ型不
純物が導入される。このＮ型不純物の濃度は通常１×１
０20［個／ｃｍ3］以上の燐、または砒素が含まれてい
る。
厚い酸化膜でおおわれた素子の分離領域１０３が形成さ
れており、素子の活性領域上にはゲート酸化膜が形成さ
れている。このゲート酸化膜の上部には多結晶シリコン
がゲート電極層２０１としてパターニングされている。
この多結晶シリコン層からなるゲート電極層は、Ｎチ
ャネルＭＯＳトランジスタ部１０４とＰチャネルＭＯＳ
トランジスタ部１０５のゲート電極層を共有しており、
例えば第２図のような相補型ＭＯＳインバーターを形成
している。Ｎチャネルトランジスタ部分にはソース、ド
レイン領域を形成するためにＮ型不純物を領域１０６中
に導入する。この時同時に多結晶シリコン中にもＮ型不
純物が導入される。このＮ型不純物の濃度は通常１×１
０20［個／ｃｍ3］以上の燐、または砒素が含まれてい
る。
【０００５】同様に、Ｐチャネルトランジスタ部分には
ソース、ドレイン領域を形成するためにＰ型不純物を領
域１０７中に導入する。このとき、Ｐ型不純物は多結晶
シリコン中にも導入される。このＰ型不純物の濃度は１
×１０20［個／ｃｍ-3］程度のホウ素が含まれている。
このように、ソース、ドレイン及び、ゲート電極層への
不純物の導入はゲート電極層に対して自己整合的に行な
われるために、ＮチャネルＭＯＳトランジスタのゲート
電極層中にはＮ型不純物が、ＰチャネルＭＯＳトランジ
スターのゲート電極層中にはＰ型不純物が導入されてい
た。
ソース、ドレイン領域を形成するためにＰ型不純物を領
域１０７中に導入する。このとき、Ｐ型不純物は多結晶
シリコン中にも導入される。このＰ型不純物の濃度は１
×１０20［個／ｃｍ-3］程度のホウ素が含まれている。
このように、ソース、ドレイン及び、ゲート電極層への
不純物の導入はゲート電極層に対して自己整合的に行な
われるために、ＮチャネルＭＯＳトランジスタのゲート
電極層中にはＮ型不純物が、ＰチャネルＭＯＳトランジ
スターのゲート電極層中にはＰ型不純物が導入されてい
た。
【０００６】この後、導入された不純物を電気的に活性
化させる為に９５０度２０分程度不活性ガス雰囲気中で
熱処理を行った。 層間絶縁膜を形成した後、配線層で
あるアルミニウム１０９を接続孔１０８を介して多結晶
シリコンと接続させていた。以上従来の半導体装置をＭ
ＯＳ型半導体装置を例に取ってその概略をしめした。
化させる為に９５０度２０分程度不活性ガス雰囲気中で
熱処理を行った。 層間絶縁膜を形成した後、配線層で
あるアルミニウム１０９を接続孔１０８を介して多結晶
シリコンと接続させていた。以上従来の半導体装置をＭ
ＯＳ型半導体装置を例に取ってその概略をしめした。
【０００７】
【発明が解決しようとする課題】従来の半導体装置で
は、前記従来例のようにゲート電極層として、多結晶シ
リコンを用いている。しかし、Ｐ型ＭＯＳトランジスタ
のゲート電極層を３価の不純物原子、たとえばほう素を
用いて多結晶シリコンからなる電極層を形成させた場
合、ほう素は多結晶シリコン中の結晶粒界を介して単結
晶中よりも３倍から５倍程度早く拡散するため、ほう素
は燐の場合よりは早くゲート絶縁膜に到達してしまう。
しかも、ほう素は絶縁膜中を迅速に拡散してしまうた
め。微細化されたトランジスタのゲート酸化膜中を容易
に通り抜けてしきい値電圧を変化させたり、ほう素が絶
縁膜中でクラスター化してしまい絶縁膜の機能を失って
しまう、いわゆる突き抜け現象を起こしてしまうという
問題点を有していた。たとえば、前記実施例で９５０℃
の熱処理を行なうと導入させたほう素がゲート酸化膜を
若干突き抜けるために、ＭＯＳトランジスタのしきい値
電圧が０．１から１ボルト以上も変動してしまってい
た。
は、前記従来例のようにゲート電極層として、多結晶シ
リコンを用いている。しかし、Ｐ型ＭＯＳトランジスタ
のゲート電極層を３価の不純物原子、たとえばほう素を
用いて多結晶シリコンからなる電極層を形成させた場
合、ほう素は多結晶シリコン中の結晶粒界を介して単結
晶中よりも３倍から５倍程度早く拡散するため、ほう素
は燐の場合よりは早くゲート絶縁膜に到達してしまう。
しかも、ほう素は絶縁膜中を迅速に拡散してしまうた
め。微細化されたトランジスタのゲート酸化膜中を容易
に通り抜けてしきい値電圧を変化させたり、ほう素が絶
縁膜中でクラスター化してしまい絶縁膜の機能を失って
しまう、いわゆる突き抜け現象を起こしてしまうという
問題点を有していた。たとえば、前記実施例で９５０℃
の熱処理を行なうと導入させたほう素がゲート酸化膜を
若干突き抜けるために、ＭＯＳトランジスタのしきい値
電圧が０．１から１ボルト以上も変動してしまってい
た。
【０００８】そこで、本発明はこのような課題を解決し
ようとするもので、その目的とするところは、安定して
Ｐ型多結晶シリコンをゲート電極とするＭＯＳトランジ
スタの特性を安定化させ得る技術を提供できるものであ
る。
ようとするもので、その目的とするところは、安定して
Ｐ型多結晶シリコンをゲート電極とするＭＯＳトランジ
スタの特性を安定化させ得る技術を提供できるものであ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
おもに４族の元素からなり多結晶構造を有している半導
体装置に於いて、前記多結晶構造中には１×１０9［個
／ｃｍ3］〜５×１０20［個／ｃｍ3］の窒素原子が含ま
れている事を特徴とする。
おもに４族の元素からなり多結晶構造を有している半導
体装置に於いて、前記多結晶構造中には１×１０9［個
／ｃｍ3］〜５×１０20［個／ｃｍ3］の窒素原子が含ま
れている事を特徴とする。
【００１０】また本発明の半導体製造装置の製造方法
は、少なくとも多結晶構造を成す半導体装置を堆積させ
る工程と、前記窒素原子をおもに多結晶構造中にイオン
注入法を用いて導入させる工程とから成ることを特徴と
する。
は、少なくとも多結晶構造を成す半導体装置を堆積させ
る工程と、前記窒素原子をおもに多結晶構造中にイオン
注入法を用いて導入させる工程とから成ることを特徴と
する。
【００１１】
【作用】多結晶シリコン中でほう素の拡散が増速してし
まうのは、ほう素は、シリコン中の未結合手を介して拡
散するからである。一般に、多結晶シリコンの粒界に多
量に存在するこの未結合シリコンがほう素の拡散を早め
る原因となっている。窒素はこのシリコンの未結合手と
結合をつくるために未結合手の濃度を減少させて、ほう
素の多結晶シリコン中の拡散係数を減少させて、Ｐ型多
結晶シリコンをゲート電極材料に適用させた場合の安定
性を向上させる事ができる。
まうのは、ほう素は、シリコン中の未結合手を介して拡
散するからである。一般に、多結晶シリコンの粒界に多
量に存在するこの未結合シリコンがほう素の拡散を早め
る原因となっている。窒素はこのシリコンの未結合手と
結合をつくるために未結合手の濃度を減少させて、ほう
素の多結晶シリコン中の拡散係数を減少させて、Ｐ型多
結晶シリコンをゲート電極材料に適用させた場合の安定
性を向上させる事ができる。
【００１２】
【実施例】以下、本発明の半導体装置を詳細に説明す
る。
る。
【００１３】図１は、本発明による半導体の一実施例で
ある。半導体基板上に、素子の活性領域１０２と厚い酸
化膜でおおわれた素子の分離領域１０３が形成されてお
り、素子の活性領域上にはゲート酸化膜が形成されてい
る。このゲート酸化膜の上部に、たとえば４価の元素と
して、多結晶シリコンを堆積させる。形成条件として
は、６２０℃の雰囲気中でシランの熱分解によって行な
われ、４００ｎｍ堆積した。つぎに、イオン注入法を用
いてイオン化した窒素を加速電圧５０ＫｅＶで１×１０
14［個／ｃｍ2］程度導入させる。この後フォトリソグ
ラフィー技術とエッチング技術によって、ポリシリコン
層を加工し、ゲート電極層１０１として形成させた。こ
ののち、ポリシリコンのグレイン境界に存在するシリコ
ンの未結合手と注入した窒素を結合させるために、９０
０℃の温度で乾燥酸素中２０分熱処理をする。このゲー
ト電極層は、ＮチャネルＭＯＳトランジスタ部１０４と
ＰチャネルＭＯＳトランジスタ部１０５のゲート電極層
を共有しており、例えば図１のような相補型ＭＯＳイン
バーターを形成している。このとき、Ｎチャネルトラン
ジスタ部分にはソース、ドレイン領域を形成するために
Ｎ型不純物を領域１０６中に導入する。このＮ型不純物
の濃度は通常１×１０20［個／ｃｍ-3］以上の燐、また
は砒素が含まれている。同様に、Ｐチャネルトランジス
タ部分にはソース、ドレイン領域を形成するためにＰ型
不純物を領域１０７中に導入する。このＰ型不純物の濃
度は１×１０20［個／ｃｍ3］以上のホウ素が含まれて
いる。この、ソース、ドレイン領域への不純物の導入は
ゲート電極層に対して自己整合的に行なわれるために、
ＮチャネルＭＯＳトランジスタのゲート電極層中にはＮ
型不純物が、ＰチャネルＭＯＳトランジスターのゲート
電極層中にはＰ型不純物が導入されている。さらに、導
入させたＮ型、Ｐ型不純物を活性化させるために、９５
０℃の不活性ガス雰囲気中で２０分熱処理を行なった。
この熱処理によってもトランジスタのしきい値電圧がシ
フトしたり、いわゆる突き抜け現象が現れる等の特性の
劣化はない。
ある。半導体基板上に、素子の活性領域１０２と厚い酸
化膜でおおわれた素子の分離領域１０３が形成されてお
り、素子の活性領域上にはゲート酸化膜が形成されてい
る。このゲート酸化膜の上部に、たとえば４価の元素と
して、多結晶シリコンを堆積させる。形成条件として
は、６２０℃の雰囲気中でシランの熱分解によって行な
われ、４００ｎｍ堆積した。つぎに、イオン注入法を用
いてイオン化した窒素を加速電圧５０ＫｅＶで１×１０
14［個／ｃｍ2］程度導入させる。この後フォトリソグ
ラフィー技術とエッチング技術によって、ポリシリコン
層を加工し、ゲート電極層１０１として形成させた。こ
ののち、ポリシリコンのグレイン境界に存在するシリコ
ンの未結合手と注入した窒素を結合させるために、９０
０℃の温度で乾燥酸素中２０分熱処理をする。このゲー
ト電極層は、ＮチャネルＭＯＳトランジスタ部１０４と
ＰチャネルＭＯＳトランジスタ部１０５のゲート電極層
を共有しており、例えば図１のような相補型ＭＯＳイン
バーターを形成している。このとき、Ｎチャネルトラン
ジスタ部分にはソース、ドレイン領域を形成するために
Ｎ型不純物を領域１０６中に導入する。このＮ型不純物
の濃度は通常１×１０20［個／ｃｍ-3］以上の燐、また
は砒素が含まれている。同様に、Ｐチャネルトランジス
タ部分にはソース、ドレイン領域を形成するためにＰ型
不純物を領域１０７中に導入する。このＰ型不純物の濃
度は１×１０20［個／ｃｍ3］以上のホウ素が含まれて
いる。この、ソース、ドレイン領域への不純物の導入は
ゲート電極層に対して自己整合的に行なわれるために、
ＮチャネルＭＯＳトランジスタのゲート電極層中にはＮ
型不純物が、ＰチャネルＭＯＳトランジスターのゲート
電極層中にはＰ型不純物が導入されている。さらに、導
入させたＮ型、Ｐ型不純物を活性化させるために、９５
０℃の不活性ガス雰囲気中で２０分熱処理を行なった。
この熱処理によってもトランジスタのしきい値電圧がシ
フトしたり、いわゆる突き抜け現象が現れる等の特性の
劣化はない。
【００１４】この後層間絶縁膜を形成した後、配線層で
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた。以上、本実施例は、ＭＯＳトランジスタであ
る場合について述べたが、本発明はバイポーラトランジ
スタの場合についても適用できる。
あるアルミニウムを接続孔を介して多結晶シリコンと接
続させた。以上、本実施例は、ＭＯＳトランジスタであ
る場合について述べたが、本発明はバイポーラトランジ
スタの場合についても適用できる。
【００１５】
【発明の効果】以上本発明によれば、不純物導入後の熱
処理温度及び時間に余裕をもたせることが出来るように
なったため、不純物導入時に形成される結晶欠陥を十分
回復させることが出来るようになり、素子の信頼性を向
上させることが可能になった。さらに、導入した不純物
のイオン化率を高めることが出来るようになったため、
配線層との接触抵抗を下げ、トランジスタ部の移動度も
５パーセント程度向上させることができ、集積回路の性
能を向上させることが出来た。
処理温度及び時間に余裕をもたせることが出来るように
なったため、不純物導入時に形成される結晶欠陥を十分
回復させることが出来るようになり、素子の信頼性を向
上させることが可能になった。さらに、導入した不純物
のイオン化率を高めることが出来るようになったため、
配線層との接触抵抗を下げ、トランジスタ部の移動度も
５パーセント程度向上させることができ、集積回路の性
能を向上させることが出来た。
【図１】本発明の半導体装置の一実施例を示す平面図で
ある。
ある。
【図２】従来の半導体装置の一実施例を示す平面図であ
る。
る。
１０１・・・窒素を含んだ多結晶シリコン層 １０２・・・素子の活性領域 １０３・・・素子の分離領域 １０４・・・Ｎ型ＭＯＳトランジスタ領域 １０５・・・Ｐ型ＭＯＳトランジスタ領域 １０６・・・Ｎ型不純物の導入領域 １０７・・・Ｐ型不純物の導入領域 １０８・・・多結晶シリコンと配線層との接続孔 １０９・・・配線層 ２０１・・・ゲート電極層
Claims (2)
- 【請求項１】 おもに４族の元素からなり多結晶構造を
有している半導体装置に於いて、前記多結晶構造中には
１×１０9［個／ｃｍ3］〜５×１０20［個／ｃｍ3］の
窒素原子が含まれている事を特徴とする半導体装置。 - 【請求項２】 少なくとも多結晶構造を成す半導体装置
を堆積させる工程と、前記窒素原子をおもに多結晶構造
中にイオン注入法を用いて導入させる工程とから成るこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28435191A JPH05121734A (ja) | 1991-10-30 | 1991-10-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28435191A JPH05121734A (ja) | 1991-10-30 | 1991-10-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121734A true JPH05121734A (ja) | 1993-05-18 |
Family
ID=17677464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28435191A Pending JPH05121734A (ja) | 1991-10-30 | 1991-10-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342914A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
| JPH07226510A (ja) * | 1993-10-28 | 1995-08-22 | Lg Semicon Co Ltd | 半導体ポリシリコン層のドーピング方法とこれを用いたｐｍｏｓｆｅｔ製造方法 |
-
1991
- 1991-10-30 JP JP28435191A patent/JPH05121734A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342914A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
| JPH07226510A (ja) * | 1993-10-28 | 1995-08-22 | Lg Semicon Co Ltd | 半導体ポリシリコン層のドーピング方法とこれを用いたｐｍｏｓｆｅｔ製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992391A (en) | Process for fabricating a control gate for a floating gate FET | |
| JPS63141373A (ja) | Ｍｏｓ電界効果トランジスタ構造、集積回路とその製法 | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JP2509690B2 (ja) | 半導体装置 | |
| JPH09330990A (ja) | 半導体装置およびその製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09129764A (ja) | 半導体装置およびその製造方法 | |
| JPH05121734A (ja) | 半導体装置及びその製造方法 | |
| JP2985824B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0345548B2 (ja) | ||
| JPS5931226B2 (ja) | 半導体装置 | |
| JPH05226593A (ja) | 半導体装置の製造方法 | |
| JP2886186B2 (ja) | 半導体装置 | |
| JP3303550B2 (ja) | 半導体装置の製造方法 | |
| JPH01216572A (ja) | 半導体装置の製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2819918B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JP2654011B2 (ja) | 半導体装置の製造方法 | |
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPS6238869B2 (ja) | ||
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPH02302043A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0517701B2 (ja) | ||
| JPS6245179A (ja) | 半導体装置の製造方法 |