DE4402216A1 - Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren - Google Patents

Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren

Info

Publication number
DE4402216A1
DE4402216A1 DE4402216A DE4402216A DE4402216A1 DE 4402216 A1 DE4402216 A1 DE 4402216A1 DE 4402216 A DE4402216 A DE 4402216A DE 4402216 A DE4402216 A DE 4402216A DE 4402216 A1 DE4402216 A1 DE 4402216A1
Authority
DE
Germany
Prior art keywords
layer
dielectric material
electrodes
lower electrodes
ferroelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4402216A
Other languages
English (en)
Other versions
DE4402216C2 (de
Inventor
Kee-Won Kwon
Chnag-Seok Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4402216A1 publication Critical patent/DE4402216A1/de
Application granted granted Critical
Publication of DE4402216C2 publication Critical patent/DE4402216C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1 sowie auf ein zu seiner Herstellung geeignetes Verfahren.
Mit fortschreitendem Integrationsgrad von Speicherbauelementen mit wahlfreiem Zugriff (DRAMs) werden zahlreiche Verfahren zur Erhöhung der Kapazität innerhalb der begrenzten Speicherzellen­ fläche vorgeschlagen. Diese Verfahren können grob in zwei Gruppen unterteilt werden, nämlich in Verfahren, mit denen die Kondensatorstruktur verbessert wird, und in Verfahren, bei denen ein Material mit einer hohen Dielektrizitätskonstante verwendet wird.
Als ein kondensatorstrukturverbesserndes Verfahren ist ein sol­ ches bekannt, bei der die effektive Kondensatorfläche durch Bildung einer dreidimensionalen Speicherelektrode erhöht wird. Diese Erhöhung der Kapazität wird jedoch durch entwurfsregel­ bedingte Beschränkungen und einen komplexen Herstellungsprozeß erschwert. Hingegen sind die Verfahren, bei denen ein Material mit einer hohen Dielektrizitätskonstante als dielektrische Schicht der Kondensatoren verwendet wird, nicht durch Entwurfs­ regeln eingeschränkt. Deshalb kann die Kapazität auf diese Weise problemlos erhöht werden.
Vor kurzem wurde ein Verfahren vorgeschlagen, bei dem ein ferroelektrisches Material für die dielektrische Schicht ver­ wendet wird. Im Gegensatz zu den existierenden Oxid-, Silizium­ nitrid- oder Tantalpentoxid(Ta2O5)-Schichten zeigt ferroelek­ trisches Material spontane Polarisierung und besitzt im allge­ meinen eine Dielektrizitätszahl von wenigstens 1000. Wenn ferroelektrisches Material für die dielektrische Schicht ver­ wendet wird, kann die Dicke einer äquivalenten Oxidschicht ge­ ring gewählt werden, beispielsweise 1 Nm oder weniger, selbst wenn das ferroelektrische Material in einer Dicke von nur wenigen Hundert Nanometern gebildet wird. Zudem kann aufgrund des Effekts spontaner Polarisation eine ein ferroelektrisches Material verwendende dielektrische Schicht sowohl für nicht­ flüchtige Speicherbauelemente wie auch für DRAMs eingesetzt werden.
Materialien wie PZT (PbZrTiO3), BST (BaSrTiO3) und dgl. haben eine hohe Dielektrizitätskonstante, wobei sich zusätzlich ihre ferroelektrischen Eigenschaften abhängig vom Verhältnis ihrer Zusammensetzung unterscheiden, weshalb sie seit kurzem als dielektrische Materialien für DRAM-Kondensatoren populär sind. Wenn solche Materialien für die dielektrische Schicht verwendet werden, wird Platin aufgrund seiner hohen Widerstandsfähigkeit gegen Oxidation als Elektrodenmaterial für die Kondensatoren verwendet.
Fig. 1 zeigt einen Querschnitt eines durch ein herkömmliches Verfahren hergestellten Halbleiterbauelementes mit Konden­ satoren mit ferroelektrischer Schicht. Bezugnehmend auf Fig. 1 ist dort ein Transistorpaar in einem durch eine Feldoxidschicht (10) definierten aktiven Bereich eines Halbleitersubstrates (100) gebildet. Die Transistoren teilen sich ein gemeinsames Drain-Gebiet (7) und besitzen jeweils ein Source-Gebiet (5) sowie eine Gate-Elektrode (15). Mit dem Drain-Gebiet (7) ist eine Bitleitung (20) verbunden, und zur Freilegung vorbe­ stimmter Bereiche jedes Source-Gebietes (5) sind Kontaktlöcher ausgebildet. Jedes Kontaktloch ist mit einem Kontaktstift (25) gefüllt, und auf den Stiften sind jeweilige untere Kondensator­ elektroden gebildet, die jeweils aus einer Titanschicht (30) und einer Platinschicht (35) aufgebaut sind. Über den unteren Elektroden ist eine dünne ferroelektrische Schicht (40) aufge­ bracht, und auf dieser ferroelektrischen dünnen Schicht (40) ist eine gemeinsame obere Elektrode (50) ausgebildet.
Bei einem gemäß diesem oben beschriebenen herkömmlichen Ver­ fahren hergestellten Kondensator kann eine Schwächung der ferroelektrischen Schicht jeweils an der scharfen Kante einer unteren Elektrode (siehe den Bereich "B" in Fig. 1) bei der Bildung dieser Schicht nach der Erzeugung der unteren Elek­ troden auftreten. Da die Dielektrizitätszahl einer ferroelek­ trischen Schicht sehr hoch ist, grob zwischen 1000 und 10 000, besteht außerdem eine hohe Wahrscheinlichkeit für das Auftreten eines Fehlers zwischen benachbarten Kondensatoren über die sich auch zwischen benachbarten unteren Elektroden erstreckende ferroelektrische Schicht (siehe den Bereich "A" in Fig. 1).
Kuniaki Koyama et al. offenbarten 1991 ein neuartiges Verfahren zur Herstellung eines Kondensators zur Vermeidung der oben be­ schriebenen Schwierigkeiten (siehe IEDM ′91, "A Stacked Capa­ citor with (BaxSr1-x)TiO3 for 256M DRAMs"). Die Fig. 2A bis 2E zeigen Querschnitte zur Veranschaulichung eines solchen Kon­ densatorherstellungsverfahrens.
Gemäß Fig. 2A wird eine Isolationsschicht (102) auf ein Halb­ leitersubstrat (100) aufgebracht und durch Ätzen eines vorbe­ stimmten Bereiches der Isolationsschicht (102) ein Kontaktloch (105) erzeugt. Darauf folgt eine ganzflächige Abscheidung von störstellendotiertem Polysilizium auf der resultierenden Struk­ tur. Die Struktur wird dann so weit zurückgeätzt, daß das Kontaktloch (105) mit Polysilizium gefüllt bleibt.
Wie Fig. 2B zeigt, werden nacheinander eine Tantalschicht und eine Platinschicht, jeweils in einer Dicke von 50 Nm auf die resultierende Struktur aufgesputtert. Beide Schichten werden daraufhin durch einen Trockenätzprozeß zur Bildung eines Platinmusters (125) und eines Tantalmusters (120), welche zu­ sammen eine untere Elektrode bilden, strukturiert.
Gemäß Fig. 2C wird (Ba0,5Sr0,5)TiO3 ganzflächig auf der resul­ tierenden Struktur mittels Hochfrequenzmagnetronsputtern abge­ schieden, wodurch eine ferroelektrische Schicht (130) mit einer Dicke zwischen 70 Nm und 200 Nm entsteht.
Gemäß Fig. 2D wird dann mittels chemischer Gasphasenabscheidung (CVD) eine Oxidschicht mit einer Dicke von 100 Nm ganz flächig auf der resultierenden Struktur erzeugt. Diese Struktur wird anisotrop geätzt, so daß eine Seitenwandabstandsschicht (135) entsteht, die Leckströme aufgrund unzureichender Stufenbe­ deckung der ferroelektrischen Schicht (130) reduziert.
Schließlich wird eine Schicht (140) aus Titannitrid (TiN), wie in Fig. 2E gezeigt, als eine obere Elektrode ganz flächig in einer Dicke von 100 Nm auf die resultierende Struktur aufge­ bracht.
Ein nach dem obigen Verfahren hergestellter Kondensator besitzt eine CVD-Oxid-Seitenwandabstandsschicht, die eine ausgezeich­ nete Durchbruchfestigkeit in dem geschwächten Bereich der ferroelektrischen Schicht bereitstellt, um auf diese Weise einen nur sehr geringen Leckstrom und eine stabile Durchbruch­ festigkeitsverteilung zu erreichen. Jedoch besteht aufgrund der hohen Dielektrizitätskonstante der ferroelektrischen Schicht weiter die Gefahr, daß Fehler zwischen benachbarten Konden­ satoren auftreten.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelementes der eingangs genannten Art mit sehr zuverlässiger, fehlersicherer Kondensatorfunktion sowie eines zu seiner Herstellung geeigneten Verfahrens zugrunde.
Dieses Problem wird durch ein Halbleiterbauelement mit den Merkmalen des Patentanspruchs 1 sowie durch ein Verfahren zur Herstellung eines Halbleiterbauelementes mit den Merkmalen des Patentanspruchs 4 gelöst. Die Bildung einer Seitenwandabstands­ schicht aus einem Material mit niedriger Dielektriziätskon­ stante zwischen den unteren Elektroden verhindert das Auftreten von Fehlfunktionen zwischen benachbarten Kondensatoren.
Bevorzugte, nachfolgend beschriebene Ausführungsformen der Er­ findung sowie zu deren besserem Verständnis die oben beschrie­ benen, herkömmlichen Ausführungsbeispiele sind in den Zeich­ nungen dargestellt. Es zeigen:
Fig. 1 einen Querschnitt eines nach einem herkömmlichen Ver­ fahren hergestellten Halbleiterbauelementes mit Kon­ densatoren mit ferroelektrischer Schicht,
Fig. 2A bis 2E Querschnitte zur Veranschaulichung eines weiteren herkömmlichen Verfahrens zur Herstellung eines Halb­ leiterbauelementes mit Kondensatoren mit ferroelek­ trischer Schicht,
Fig. 3 bis 6 Querschnitte zur Veranschaulichung einer ersten er­ findungsgemäßen Verfahrensvariante zur Herstellung eines Halbleiterbauelementes mit Kondensatoren mit ferroelektrischer Schicht,
Fig. 7 und 8 Querschnitte zur Veranschaulichung einer zweiten er­ findungsgemäßen Verfahrensvariante zur Herstellung eines Halbleiterbauelementes mit Kondensatoren mit ferroelektrischer Schicht und
Fig. 9 und 10 Querschnitte zur Veranschaulichung einer dritten erfindungsgemäßen Verfahrensvariante zur Herstellung eines Halbleiterbauelementes mit Kondensatoren mit ferroelektrischer Schicht.
Die Erfindung wird nachfolgend im Detail unter Bezugnahme auf die zugehörigen Figuren beschrieben. Die Fig. 3 bis 6 zeigen Querschnitte eines nach einer ersten Verfahrensvariante herge­ stellten Halbleiterbauelementes in aufeinander folgenden Ferti­ gungsstufen.
Fig. 3 veranschaulicht einen Schritt zur Bildung eines Kon­ taktloches und eines Kontaktstiftes (25) auf einem Halbleiter­ substrat (100), an dessen Oberseite ein Transistorpaar ausge­ bildet ist. Das Halbleitersubstrat (100) wird hierzu zunächst mittels einer Feldoxidschicht (10) in einen aktiven und einen isolierenden Bereich unterteilt. Dann wird im aktiven Bereich des Halbleitersubstrats (100) das Transistorpaar gebildet, wo­ bei sich die beiden Transistoren ein Drain-Gebiet (7) teilen und jeweils ein Source-Gebiet (5) und eine Gate-Elektrode (15) aufweisen. Des weiteren wird im aktiven Bereich eine mit dem Drain-Gebiet (7) verbundene Bitleitung (20) vorgesehen. Darauf­ hin wird eine (nicht gezeigte) Isolationsschicht ganz flächig über dem Substrat (100) aufgebracht. Über der resultierenden Struktur wird ganz flächig eine planarisierende Schicht (23) gebildet, um die aufgrund der Anordnung der Transistoren und der Bitleitung unebene Oberseite des Substrats (100) zu plana­ risieren. Daraufhin werden über den Source-Gebieten (5) befind­ liche Bereiche der planarisierenden Schicht (23) und der Isolationsschicht selektiv geätzt, um jeweilige Kontaktlöcher zur Verbindung einer unteren Kondensatorelektrode mit einem Source-Gebiet zu erzeugen. Anschließend wird phosphordotiertes Polysilizium als leitfähiges Material auf dem mit den Kontakt­ löchern versehenen Substrat (100) abgeschieden und dann so weit zurückgeätzt, daß die Kontaktlöcher mit jeweiligen Kontakt­ stiften (25) gefüllt bleiben.
Fig. 4 veranschaulicht einen Schritt zur Bildung unterer Kondensatorelektroden. Hierzu werden nacheinander mittels eines Sputterverfahrens eine Titanschicht in einer Dicke von ungefähr 50 Nm und eine Platinschicht in einer Dicke von 100 Nm ganz­ flächig auf die mit den Kontaktstiften (25) versehene, resul­ tierende Struktur aufgebracht. Anschließend wird auf der Pla­ tinschicht (obere Schicht) ein (nicht gezeigtes) Photoresist­ muster zur Festlegung einzelner Speicherzellen mittels Be­ schichtung mit einem Photoresist sowie Belichtung und Entwick­ lung desselben erzeugt. Dann werden die beiden Schichten unter Verwendung des Photoresistmusters als Maske gemeinsam geätzt, wodurch die unteren Kondensatorelektroden entstehen, die aus dem Platinmuster (35) und dem Titanmuster (30) aufgebaut sind. Das Photoresistmuster wird daraufhin entfernt. Alternativ kann für den Aufbau der unteren Elektroden Tantal anstelle von Titan verwendet werden.
Fig. 5 veranschaulicht einen Schritt zur Bildung einer Seiten­ wandabstandsschicht (45′). Hierzu wird als ein schwach dielek­ trisches Material plasmaunterstützt hergestelltes SiO2 (PE-SiO2), eine CVD-Oxidschicht, Siliziumnitrid (SixNy), Bornitrid (BN), Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), undotiertes Silikatglas (USG) oder Borsilikatglas (BSG) in einer Dicke von 150 Nm bis 200 Nm auf der mit den unteren Elektroden versehenen, resultierenden Struktur abgeschieden. Das schwach dielektrische Material wird dann anisotrop geätzt, wodurch die Abstandsschicht (45′) an den Seitenflächen der unteren Elektroden entsteht.
Fig. 6 veranschaulicht einen Schritt zur Bildung einer ferro­ elektrischen Schicht (40) und einer oberen Elektrode (50). Als ferroelektrisches Material wird zur Erzeugung der ferroelek­ trischen Schicht (40) PZT, PbTiO3(PLT), PbLaZrTiO3(PLZT), SrTiO3 (STO), BST oder LiNbO3 (LNO) mittels eines CVD-Verfahrens auf der mit der Seitenwandabstandsschicht (45′) versehenen, re­ sultierenden Struktur abgeschieden. Anschließend wird zur Bil­ dung der oberen Elektrode für die Kondensatoren als leitfähiges Material Platin, TiN oder Aluminium auf die ferroelektrische Schicht (40) aufgebracht.
Die Fig. 7 und 8 illustrieren eine zweite erfindungsgemäße Verfahrensvariante zur Herstellung eines Halbleiterbauelementes mit Kondensatoren mit ferroelektrischer Schicht in aufeinander­ folgenden Fertigungsstufen.
Fig. 7 veranschaulicht einen Schritt zur Bildung unterer Kon­ densatorelektroden sowie einer Seitenwandabstandsschicht (60). Nach Erzeugung der unteren Elektroden unter Verwendung des im Zusammenhang mit den Fig. 3 und 4, auf deren Beschreibung insoweit verwiesen wird, wobei gleiche Bezugszeichen für funktionsgleiche Elemente gewählt sind, erläuterten Verfahrens wird als schwach dielektrisches Material BN, BPSG, BSG oder SiO2 in einer Dicke von ungefähr 200 Nm bis 1000 Nm ganz flächig auf der resultierenden Struktur abgeschieden. Das schwach dielek­ trische Material wird dann anisotrop geätzt, so daß sich die Abstandsschicht (60) an den Seitenflächen der unteren Elektroden bildet, die aus dem Platinmuster (35) und dem Titanmuster (30) aufgebaut sind. Dabei ist in diesem Beispiel die Abstandsschicht (60) so gebildet, daß sie den Zwischenraum zwischen benachbarten unteren Elektroden füllt.
Fig. 8 veranschaulicht einen Schritt zur sequentiellen Bildung einer ferroelektrischen Schicht (40) und einer oberen Elektrode (50) auf den unteren Elektroden, deren Seitenflächen mit der Ab­ standsschicht (60) versehen sind, wozu die im Zusammenhang mit der Fig. 6 erläuterte Vorgehensweise benutzt wird, auf deren Beschreibung insoweit verwiesen wird, wobei gleiche Bezugs­ zeichen für funktionsgleiche Elemente gewählt sind.
Die Fig. 9 und 10 illustrieren eine dritte Verfahrensvariante zur erfindungsgemäßen Herstellung eines Halbleiterbauelementes mit Kondensatoren mit ferroelektrischer Schicht in auf­ einanderfolgenden Fertigungsstufen.
Fig. 9 veranschaulicht einen Schritt zur Bildung unterer Elek­ troden sowie einer Seitenabstandsschicht (70). Nach Bildung der unteren Elektroden unter Verwendung des im Zusammenhang mit den Fig. 3 und 4, auf deren Beschreibung insoweit verwiesen wird, wobei gleiche Bezugszeichen für funktionsgleiche Elemente ge­ wählt sind, erläuterten Verfahrens wird als schwach dielek­ trisches Material BPSG, PSG oder BSG in einer Dicke von ungefähr 200 Nm bis 1000 Nm ganzflächig auf der resultierenden Struktur abgeschieden. Dieses schwach dielektrische Material wird dann durch einen Hochtemperatur-Wärmebehandlungsprozeß planarisiert, wonach die resultierende Struktur anisotrop geätzt wird, so daß sich die Abstandsschicht (70) an den Seitenflächen der unteren Elektroden bildet, die aus dem Platinmuster (35) und dem Titan­ muster (30) aufgebaut sind. Bei diesem Beispiel füllt die Abstandsschicht (70) den Zwischenraum zwischen benachbarten unteren Elektroden vollständig dergestalt aus, daß die unteren Elektroden der einzelnen Zellen durch eine Schicht mit planer Oberfläche getrennt voneinander sind.
Fig. 10 veranschaulicht einen Schritt zur sequentiellen Bil­ dung einer ferroelektrischen Schicht (40) und einer oberen Elektrode (50) auf den unteren Elektroden, deren Seitenflächen mit der Abstandsschicht (70) versehen sind, wozu die im Zu­ sammenhang mit Fig. 6 erläuterte Vorgehensweise benutzt wird, auf deren Beschreibung insoweit verwiesen wird, wobei gleiche Bezugszeichen für funktionsgleiche Elemente gewählt sind.
Gemäß der oben beschriebenen, erfindungsgemäßen Ausführungs­ beispiele wird eine aus einem schwach dielektrischen Material bestehende Abstandsschicht an den Seitenflächen der unteren Kondensatorelektroden ausgebildet, so daß Fehlfunktionen, die ansonsten zwischen benachbarten unteren Elektroden hervorgerufen werden können, verhindert werden. Zudem werden die scharfen Kanten der unteren Elektroden durch die Seitenwandabstands­ schicht etwas abgerundet. Als Folge davon wird eine mögliche Schwächung der ferroelektrischen Schicht im Bereich dieser scharfen Kanten verhindert. Da des weiteren in allen obigen Ausführungsbeispielen eine aus schwach dielektrischem Material bestehende Seitenwandabstandsschicht durch einen einfachen anisotropen Ätzprozeß ohne jede zusätzliche Maske erzeugt wird, lassen sich die bei dem herkömmlichen Verfahren auftretenden Schwierigkeiten in einfacher Weise ohne Fertigungsprobleme und ohne Produktionskostenerhöhung vermeiden. Es versteht sich, daß der Fachmann verschiedene Änderungen und Modifikationen der oben beschriebenen, erfindungsgemäßen Ausführungsbeispiele vorzu­ nehmen vermag, ohne vom Umfang der Erfindung abzuweichen.

Claims (7)

1. Halbleiterbauelement mit
  • - einer Mehrzahl von getrennt angeordneten unteren Kondensa­ torelektroden (30, 35),
  • - einer auf den unteren Elektroden gebildeten ferroelektri­ schen Schicht (40) und
  • - wenigstens einer auf der ferroelektrischen Schicht gebil­ deten oberen Elektrode (50), gekennzeichnet durch
  • - eine aus schwach dielektrischem Material bestehende Seiten­ wandabstandsschicht (45′, 60, 70), die sich unter der ferroelektrischen Schicht (40) an Seitenflächen der unteren Elektroden (30, 35) befindet.
2. Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, daß die Seitenwandabstandsschicht aus einem Material besteht, das aus der Gruppe, die PE-SiO2, CVD-Oxid, SixNy, BN, BPSG, PSG, USG und BSG enthält, ausgewählt ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, daß die Seitenwandabstandsschicht aus dem schwach dielektrischen Material den Zwischenraum zwischen benachbarten unteren Elektroden füllt.
4. Verfahren zur Herstellung eines Halbleiterbauele­ mentes mit Kondensatoren mit ferroelektrischer Schicht, ins­ besondere eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Schrittfolge:
  • - Erzeugen einer Mehrzahl voneinander getrennter, unterer Kon­ densatorelektroden (30, 35) mittels Aufbringen einer leit­ fähigen Schicht auf ein vorbereitetes Halbleitersubstrat und Strukturierung derselben,
  • - Einbringen eines sich wenigstens an den Seitenflächen der unteren Elektroden anlagernden, schwach dielektrischen Materials in den Zwischenraum zwischen benachbarten unteren Elektroden,
  • - Aufbringen einer ferroelektrischen Schicht (40) auf die zuvor erhaltene Struktur und
  • - Bildung einer oberen Elektrode (50) auf der ferroelektri­ schen Schicht.
5. Verfahren nach Anspruch 4, weiter dadurch gekenn­ zeichnet, daß das in den Zwischenraum zwischen benachbarte, untere Kondensatorelektroden (30, 35) eingebrachte, schwach di­ elektrische Material eine Seitenwandabstandsschicht (45′, 60, 70) an den Seitenflächen der unteren Elektroden bildet.
6. Verfahren nach Anspruch 4 oder 5, weiter dadurch ge­ kennzeichnet, daß das schwach dielektrische Material den Zwi­ schenraum zwischen benachbarten unteren Kondensatorelektroden auffüllt.
7. Verfahren nach Anspruch 6, weiter dadurch gekenn­ zeichnet, daß das Auffüllen des Zwischenraums zwischen benach­ barten unteren Kondensatorelektroden mit dem schwach dielek­ trischen Material folgende Schritte beinhaltet:
  • - ganzflächiges Abscheiden des schwach dielektrischen Materials auf der mit den unteren Kondensatorelektroden versehenen Struktur,
  • - Planarisierung des schwach dielektrischen Materials und
  • - anisotropes Ätzen des planarisierten, schwach dielektrischen Materials.
DE4402216A 1993-01-27 1994-01-26 Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren Expired - Lifetime DE4402216C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930000963A KR950009813B1 (ko) 1993-01-27 1993-01-27 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4402216A1 true DE4402216A1 (de) 1994-07-28
DE4402216C2 DE4402216C2 (de) 2003-10-02

Family

ID=19350001

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4402216A Expired - Lifetime DE4402216C2 (de) 1993-01-27 1994-01-26 Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren

Country Status (6)

Country Link
US (2) US5834348A (de)
JP (1) JP3384599B2 (de)
KR (1) KR950009813B1 (de)
CA (1) CA2113958C (de)
DE (1) DE4402216C2 (de)
GB (1) GB2274741B (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697717A1 (de) * 1994-08-01 1996-02-21 Texas Instruments Incorporated Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hoher dielektrischer Konstante
EP0697718A1 (de) * 1994-08-01 1996-02-21 Texas Instruments Incorporated Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten
DE19832995C1 (de) * 1998-07-22 1999-11-04 Siemens Ag Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen
DE19832993C1 (de) * 1998-07-22 1999-11-04 Siemens Ag Resistive ferroelektrische Speicherzelle
EP1061582A2 (de) * 1999-06-16 2000-12-20 Matsushita Electronics Corporation Kondensator und dessen Herstellungsverfahren
EP0697720B1 (de) * 1994-08-01 2003-01-15 Texas Instruments Incorporated Leitfähige Barriereschicht aus einem amorphen Nitrid als Elektrode für Material mit hoher dielektrischen Konstante
US7022580B2 (en) 1999-06-30 2006-04-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
JP2956582B2 (ja) * 1995-04-19 1999-10-04 日本電気株式会社 薄膜キャパシタ及びその製造方法
US5883781A (en) * 1995-04-19 1999-03-16 Nec Corporation Highly-integrated thin film capacitor with high dielectric constant layer
DE19543539C1 (de) * 1995-11-22 1997-04-10 Siemens Ag Verfahren zur Herstellung einer Speicherzellenanordnung
KR100189982B1 (ko) * 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
US6147857A (en) * 1997-10-07 2000-11-14 E. R. W. Optional on chip power supply bypass capacitor
US6590250B2 (en) 1997-11-25 2003-07-08 Micron Technology, Inc. DRAM capacitor array and integrated device array of substantially identically shaped devices
JPH11176833A (ja) * 1997-12-10 1999-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US5933761A (en) * 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
US5972722A (en) * 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures
JP2000012804A (ja) * 1998-06-24 2000-01-14 Matsushita Electron Corp 半導体記憶装置
US6008095A (en) * 1998-08-07 1999-12-28 Advanced Micro Devices, Inc. Process for formation of isolation trenches with high-K gate dielectrics
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
JP4416055B2 (ja) * 1998-12-01 2010-02-17 ローム株式会社 強誘電体メモリおよびその製造方法
IT1308465B1 (it) * 1999-04-30 2001-12-17 St Microelectronics Srl Struttura di cella di memoriadi tipo impilato, in particolare cellaferroelettrica
US6872996B2 (en) * 1999-04-30 2005-03-29 Stmicroelectronics S.R.L. Method of fabricating a ferroelectric stacked memory cell
EP1067605A1 (de) * 1999-07-05 2001-01-10 STMicroelectronics S.r.l. Ferroelektrische Speicherzelle und deren Herstellungsverfahren
WO2001024236A1 (en) * 1999-09-27 2001-04-05 Infineon Technologies North America Corp. Semiconductor structures having a capacitor and manufacturing methods
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
US6344964B1 (en) 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP3833887B2 (ja) * 2000-10-30 2006-10-18 株式会社東芝 強誘電体メモリ及びその製造方法
US7550799B2 (en) 2002-11-18 2009-06-23 Fujitsu Microelectronics Limited Semiconductor device and fabrication method of a semiconductor device
US6940111B2 (en) * 2002-11-29 2005-09-06 Infineon Technologies Aktiengesellschaft Radiation protection in integrated circuits
KR100536030B1 (ko) * 2003-02-25 2005-12-12 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US7230292B2 (en) * 2003-08-05 2007-06-12 Micron Technology, Inc. Stud electrode and process for making same
US7164166B2 (en) * 2004-03-19 2007-01-16 Intel Corporation Memory circuit with spacers between ferroelectric layer and electrodes
US8084799B2 (en) * 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
FR2955419B1 (fr) 2010-01-21 2012-07-13 St Microelectronics Crolles 2 Dispositif integre de memoire du type dram
JP5327139B2 (ja) * 2010-05-31 2013-10-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971924A (en) * 1985-05-01 1990-11-20 Texas Instruments Incorporated Metal plate capacitor and method for making the same
US4839305A (en) * 1988-06-28 1989-06-13 Texas Instruments Incorporated Method of making single polysilicon self-aligned transistor
US5010028A (en) * 1989-12-29 1991-04-23 Texas Instruments Incorporated Method of making hot electron programmable, tunnel electron erasable contactless EEPROM
US5156993A (en) * 1990-08-17 1992-10-20 Industrial Technology Research Institute Fabricating a memory cell with an improved capacitor
JP3210007B2 (ja) * 1990-11-30 2001-09-17 松下電器産業株式会社 半導体装置
US5262343A (en) * 1991-04-12 1993-11-16 Micron Technology, Inc. DRAM stacked capacitor fabrication process
US5198384A (en) * 1991-05-15 1993-03-30 Micron Technology, Inc. Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction
JP2723386B2 (ja) * 1991-07-02 1998-03-09 シャープ株式会社 不揮発性ランダムアクセスメモリ
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
JP3181406B2 (ja) * 1992-02-18 2001-07-03 松下電器産業株式会社 半導体記憶装置
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP3161836B2 (ja) * 1992-10-19 2001-04-25 シャープ株式会社 半導体記憶装置
JPH0783061B2 (ja) * 1993-01-05 1995-09-06 日本電気株式会社 半導体装置
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JPH0730077A (ja) * 1993-06-23 1995-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697720B1 (de) * 1994-08-01 2003-01-15 Texas Instruments Incorporated Leitfähige Barriereschicht aus einem amorphen Nitrid als Elektrode für Material mit hoher dielektrischen Konstante
KR100371891B1 (ko) * 1994-08-01 2003-05-01 텍사스 인스트루먼츠 인코포레이티드 마이크로 일렉트로닉 구조물 및 이의 형성 방법
US5554866A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5605858A (en) * 1994-08-01 1997-02-25 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising conductive sidewall spacers of same material as electrodes
US5656852A (en) * 1994-08-01 1997-08-12 Texas Instruments Incorporated High-dielectric-constant material electrodes comprising sidewall spacers
EP0697717A1 (de) * 1994-08-01 1996-02-21 Texas Instruments Incorporated Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hoher dielektrischer Konstante
EP0697718A1 (de) * 1994-08-01 1996-02-21 Texas Instruments Incorporated Herstellungsverfahren für elektrische Verbindungen zu Materialien mit hohen dielektrischen Konstanten
DE19832993C1 (de) * 1998-07-22 1999-11-04 Siemens Ag Resistive ferroelektrische Speicherzelle
DE19832995C1 (de) * 1998-07-22 1999-11-04 Siemens Ag Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen
EP1061582A2 (de) * 1999-06-16 2000-12-20 Matsushita Electronics Corporation Kondensator und dessen Herstellungsverfahren
EP1061582A3 (de) * 1999-06-16 2002-06-19 Matsushita Electric Industrial Co., Ltd. Kondensator und dessen Herstellungsverfahren
US7022580B2 (en) 1999-06-30 2006-04-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7405133B2 (en) 1999-06-30 2008-07-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
DE10031881B4 (de) * 1999-06-30 2008-09-04 Kabushiki Kaisha Toshiba, Kawasaki Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Also Published As

Publication number Publication date
DE4402216C2 (de) 2003-10-02
US5834348A (en) 1998-11-10
GB2274741B (en) 1996-07-03
JP3384599B2 (ja) 2003-03-10
GB9401561D0 (en) 1994-03-23
CA2113958C (en) 2005-06-14
CA2113958A1 (en) 1994-07-28
US5796133A (en) 1998-08-18
GB2274741A (en) 1994-08-03
KR950009813B1 (ko) 1995-08-28
JPH06244435A (ja) 1994-09-02

Similar Documents

Publication Publication Date Title
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE4430780C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4031411C2 (de) Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung
EP0744772B1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE4323363A1 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE19843979C1 (de) Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren
DE4029256C2 (de) Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE4126046A1 (de) Herstellungsverfahren und struktur eines dram-speicherzellenkondensators
DE4341698A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4406850C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
EP1202333A2 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE4101940A1 (de) Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right