DE434090T1 - Differentieller c-mos-leserverstaerker. - Google Patents
Differentieller c-mos-leserverstaerker.Info
- Publication number
- DE434090T1 DE434090T1 DE199090125222T DE90125222T DE434090T1 DE 434090 T1 DE434090 T1 DE 434090T1 DE 199090125222 T DE199090125222 T DE 199090125222T DE 90125222 T DE90125222 T DE 90125222T DE 434090 T1 DE434090 T1 DE 434090T1
- Authority
- DE
- Germany
- Prior art keywords
- channel mosfet
- gate
- output
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims 12
- 230000003111 delayed effect Effects 0.000 claims 3
- 230000007704 transition Effects 0.000 claims 3
- 239000012073 inactive phase Substances 0.000 claims 1
- 239000012071 phase Substances 0.000 claims 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Dram (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Claims (9)
- LEDERER, KELLER & RIEDERER DR^VANDERWERTHPatentanwälte - European Patent AttorneysDipL Chem. München&ngr; DR. GÜNTER KELLERUt U H U 3 U <■ ANTON FREIHERRRIEDERERv. PAAR&Ogr;&rgr;&iacgr;-lng. LandshutLederer. Keller & Riederer, Postfach 2664. D-8300 LandshutEuropäische Patentanmeldung 90 125 222.1 D-8300 LandshutVeröffentlichungsnummer 0 434 090 Postfach2664,Freyung 615CSELT Centro Studi e Laboratori S.p.A. Telefon (08 71)2 21 70Turin, Italien TeIefax (0871)PatentansprücheC-MOS-Differenzsensorverstärker zum Feststellen von Spannungsdifferenzen zwischen den an seinen Eingängen (I, IN) angelegten Signalen entsprechend dem Pegelübergang eines Taktsignals (CKD), gekennzeichnet durch:einen Pegelwandler (LS), der an seinen Eingangsanschlüssen (I, IN) die festzustellenden Signale empfängt und die Gleichtaktspannungen dieser Signale erniedrigen kann, ohne ihre Spannungsdifferenz zu verringern, und zwar unter der Steuerung durch Taktsignale (CKD, CKN) und durch von einem Rückkopplungsblock (FB) erzeugten Signalen;eine Sensorschaltung (DD), die an ihrem ersten Eingang (C) und ihrem zweiten Eingang (CN) die vom Pegelwandler (LS) gelieferten Signale empfängt und die an den Eingängen vorhandene Spannungsdifferenz zu einem ersten Ausgang (O) und einem zweiten Ausgang (ON) überträgt, und zwar aufgrund einer hohen positiven Rückkopplung erheblich verstärkt und unter der Steuerung durch die Taktsignale (CKD, CKR) ;den Rückführungsblock (FB), der an den Eingängen die Signale an den Ausgängen (O, ON) der Sensorschaltung (DD) empfängt und ein Rückkopplungssignal (RE, C, CN) erzeugt;und weiterhin dadurch gekennzeichnet, daß in einer ersten, inaktiven Phase des Taktsignals (CKD) der Pegelwandler (LS), die Sensorschaltung (DD) und der Rückkopplungsblock (FB) inaktiv sind und in einer zweiten, aktiven Phase des Taktsignals (CKD), unmittelbar nach dem Taktsignalübergang, der Differenzsensorverstärker den Betriebspunkt erreicht, der ' erforderlich ist, um den Pegelwandler (LS) und die Sensorschaltung (DD) aktiv zu machen, woraufhin die hohe positive Rückkopplung beginnt, die die Sensorschaltung (DD) schaltet, und daß schließlich, nach dem Pegelübergang eines verzögerten Taktsignals (CKR), das vom Rückkopplungsblock (FB) erzeugte Rückkopplungssignal (RE, C, CN) die Verlustleistung des gesamten Differenzsensorverstärkers auf null reduziert.
- 2. C-MOS-Differenzsensorverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Eingänge (I, IN) des Pegelwandlers (LS) mit den gate-Anschlüssen eines ersten und eines zweiten n-Kanal-MOSFETs (MIO, MIl) verbunden sind, deren Quellenanschlüsse miteinander und mit dem Abfluß eines dritten n-Kanal-MOSFETs (MOO) verbunden sind, dessen Quelle geerdet ist und dessen gate mit einem ersten Leiter (CKD) verbunden ist, der von außen kontaktierbar ist; und daß ein vierter und ein fünfter p-Kanal-MOSFET (M12, M13) mit den Quellenanschlüssen an die Speisespannung (Vcc) angeschlossen sind, mit den Abflußanschlüssen an die betreffenden Abschlußanschlüsse des ersten und des zweiten MOSFETs (MIO, MIl) angeschlossen sind, die von außen (C, CN) kontaktierbar sind, und mit den gate-Anschlüssen aneinander und an den Ausgang (RE) des Rückkopplungsblocks (FB) angeschlossen sind, der außerdem mit dem Abfluß eines sechsten n-Kanal-MOSFETs (M16) verbunden ist, dessen gate von außen über einen zweiten Leiter (CKN) kontaktierbar ist und dessen Quelle geerdet ist.
- 3. C-MOS-Differenzsensorverstärker nach Anspruch 2, dadurch gekennzeichnet, daß sich im Pegelwandler (LS) ein siebzehnter und ein achtzehnter p-Kanal-diodenverbundener MOSFET (M30, M31). befinden, die in Reihe mit den Abflüssen des vierten p-Kanal-MOSFETs (M12) und des fünften p-Kanal-MOSFETs (M13)geschaltet sind.
- 4. C-MOS-Differenzsensorverstärker nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Rückkopplungsblock (FB) aus einem siebten p-Kanal-MOSFET (Ml5) und einem achten p-Kanal-MOSFET (M14) besteht, deren Abflußanschlüsse miteinander und mit dem Ausgang (RE) verbunden sind, und daß die Quelle des siebten MOSFETs (M15) mit dem ersten Ausgang (O) und sein gate mit dem zweiten Ausgang (ON) verbunden sind, während der achte MOSFET (M14) mit seiner Quelle mit dem zweiten Ausgang (ON) und mit seinem gate mit dem ersten Ausgang (O) verbunden ist.
- 5. C-MOS-Differenzsensorverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangsanschlüsse (I, IN) des Pegelwandlers (LS) mit den gate-Anschlüssen eines ersten n-Kanal-MOSFETs (MIO) und eines zweiten n-Kanal-MOSFETs (MIl) verbunden sind, deren Quellenanschlüsse miteinander und mit dem Abfluß eines dritten &eegr;-Kanal-MOSFETs (MOO) verbunden sind, von dem wiederum die Quelle geerdet ist und das gate mit einem ersten Leiter (CKD) verbunden ist, der von außen kontaktierbar ist; und daß ein neunter p-Kanal-MOSFET (M21) und ein zehnter p-Kanal-MOSFET (M24) mit den Quellenanschlüssen an die Speisespannung (Vcc), mit den Abflußanschlüssen an die entsprechenden Abflußanschlüsse des ersten MOSFETs (MIO) und des zweiten MOSFETs (MIl), die von außen (C, CN) kontaktierbar sind, und mit den gate-Anschlüssen aneinander und über den ersten Leiter (CKD) nach außen angeschlossen sind.
- 6. C-MOS-Differenzsensorverstärker nach Anspruch 1 oder 5, dadurch gekennzeichnet, daß der Rückkopplungsblock (FE) aus einem elften n-Kanal-MOSFET und einem zwölften n-Kanal-MOSFET (M20) besteht, von denen der elfte MOSFET (M18) mit der Quelle am ersten Eingangsanschluß (C), mit dem Abfluß am ersten Ausgang (O) und mit dem gate an den zweiten Ausgang (ON) angeschlossen ist, während der zwölfte MOSFET (M20) mit der Quelle an den zweiten Eingangsanschluß (CN), mit demAbfluß an den zweiten Ausgang (ON) und mit dem gate an den ersten Ausgang (O) angeschlossen ist.
- 7. C-MOS-Differenzsensorverstärker nach einem der Ansprüche l bis 6, dadurch gekennzeichnet, daß die Sensorschaltung (DD) einen dreizehnten p-Kanal-MOSFET (Ml) umfaßt, dessen Abfluß und dessen Quelle mit den Ausgangsleitern (O, ON) verbunden sind und dessen gate mit einem dritten Leiter (CKR) verbunden ist, der von außen kontaktierbar ist.
- 8. C-MOS-Differenzsensorverstärker nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Taktsignal am ersten Leiter (CKD) vorliegt, ein invertiertes Taktsignal am zweiten Leiter (CKN) vorliegt und das verzögerte Taktsignal am dritten Leiter (CKR) vorliegt.
- 9. C-MOS-Differenzsensorverstärker nach Ansprüche 8, dadurch gekennzeichnet, daß das verzögerte Taktsignal aus dem Taktsignal durch eine Verzögerungsschaltung erhalten wird, die aus einem vierzehnten n-Kanal-MOSFET (M32), dessen Quelle mit Erde verbunden ist, dessen Abfluß mit dem dritten Leiter (CKR) verbunden ist und dessen gate mit dem zweiten Leiter (CKN) verbunden ist, und aus einem fünfzehnten p-Kanal-MOSFET (M30) und einem sechzehnten p-Kanal-MOSFET (M31), deren Abflußanschlüsse miteinander und mit dem dritten' Leiter (CKR), deren Quellenanschlüsse mit der Speisespannung (Vcc) und deren gate-Anschlüsse mit den ersten und den zweiten Eingangsanschlüssen (C, CN) verbunden sind, aufgebaut ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT06815589A IT1238022B (it) | 1989-12-22 | 1989-12-22 | Discriminatore differenziale di tensione in tecnologia c-mos. |
Publications (1)
Publication Number | Publication Date |
---|---|
DE434090T1 true DE434090T1 (de) | 1991-11-28 |
Family
ID=11308223
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69018948T Expired - Fee Related DE69018948T2 (de) | 1989-12-22 | 1990-12-21 | Differentieller C-MOS-Leserverstärker. |
DE199090125222T Pending DE434090T1 (de) | 1989-12-22 | 1990-12-21 | Differentieller c-mos-leserverstaerker. |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69018948T Expired - Fee Related DE69018948T2 (de) | 1989-12-22 | 1990-12-21 | Differentieller C-MOS-Leserverstärker. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5155397A (de) |
EP (1) | EP0434090B1 (de) |
CA (1) | CA2033020C (de) |
DE (2) | DE69018948T2 (de) |
IT (1) | IT1238022B (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467300A (en) * | 1990-06-14 | 1995-11-14 | Creative Integrated Systems, Inc. | Grounded memory core for Roms, Eproms, and EEpproms having an address decoder, and sense amplifier |
US5347183A (en) * | 1992-10-05 | 1994-09-13 | Cypress Semiconductor Corporation | Sense amplifier with limited output voltage swing and cross-coupled tail device feedback |
US5485430A (en) * | 1992-12-22 | 1996-01-16 | Sgs-Thomson Microelectronics, Inc. | Multiple clocked dynamic sense amplifier |
US5306970A (en) * | 1992-12-23 | 1994-04-26 | Northern Telecom Limited | Sense amplifier and method for its operation |
KR100256120B1 (ko) * | 1993-09-22 | 2000-05-15 | 김영환 | 고속 감지 증폭기 |
KR960009953B1 (ko) * | 1994-01-27 | 1996-07-25 | 삼성전자 주식회사 | 반도체 메모리 장치의 센스앰프 제어회로 |
US5729160A (en) * | 1994-07-20 | 1998-03-17 | Mosaid Technologies Incorporated | Self-timed circuit control device and method |
US5504443A (en) * | 1994-09-07 | 1996-04-02 | Cypress Semiconductor Corp. | Differential latch sense amlifiers using feedback |
FR2735630B1 (fr) * | 1995-06-19 | 1997-08-14 | Matra Mhs | Amplificateur de ligne pour memoire statique ram |
US5568438A (en) * | 1995-07-18 | 1996-10-22 | Analog Devices, Inc. | Sense amplifier with offset autonulling |
DE69532377D1 (de) * | 1995-10-12 | 2004-02-05 | St Microelectronics Srl | Implementierung einer Flip-Flop-Schaltung niedrigen Verbrauchs und hoher Packungsdichte, insbesondere für Standardzellen-Bibliotheken |
JP2845264B2 (ja) * | 1996-08-28 | 1999-01-13 | 日本電気株式会社 | セルフカットオフ型センスアンプ回路 |
US5982673A (en) * | 1997-09-30 | 1999-11-09 | Siemens Aktiengesellschaft | Secondary sense amplifier with window discriminator for self-timed operation |
JP3510507B2 (ja) * | 1998-11-27 | 2004-03-29 | Necマイクロシステム株式会社 | ラッチ回路 |
JP2001101872A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | 増幅回路 |
KR100366626B1 (ko) * | 2000-08-14 | 2003-01-09 | 삼성전자 주식회사 | 부정합에 둔감한 듀티사이클 검출회로 |
US6300816B1 (en) * | 2000-10-24 | 2001-10-09 | Rosun Technologies, Inc. | Feedforward-controlled sense amplifier |
US6700415B2 (en) * | 2001-06-07 | 2004-03-02 | Atmel Corporation | Sense amplifier with configurable voltage swing control |
US6518798B2 (en) * | 2001-06-07 | 2003-02-11 | Atmel Corporation | Sense amplifier with improved latching |
US6882200B2 (en) * | 2001-07-23 | 2005-04-19 | Intel Corporation | Controlling signal states and leakage current during a sleep mode |
US6476645B1 (en) * | 2001-08-10 | 2002-11-05 | Hewlett-Packard Company | Method and apparatus for mitigating the history effect in a silicon-on-insulator (SOI)-based circuit |
KR100560660B1 (ko) * | 2003-03-28 | 2006-03-16 | 삼성전자주식회사 | 듀티 사이클 보정을 위한 장치 및 방법 |
DE10350337A1 (de) * | 2003-10-29 | 2005-06-16 | Infineon Technologies Ag | Booster-Schaltung |
KR100673903B1 (ko) * | 2005-04-30 | 2007-01-25 | 주식회사 하이닉스반도체 | 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자 및 그의 비트라인 감지증폭기 구동방법 |
KR20130123934A (ko) * | 2012-05-04 | 2013-11-13 | 에스케이하이닉스 주식회사 | 입출력센스앰프 및 이를 포함하는 반도체 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2460146C3 (de) * | 1974-12-19 | 1981-11-05 | Ibm Deutschland Gmbh, 7000 Stuttgart | Bipolare Leseschaltung für integrierte Speichermatrix |
US4456841A (en) * | 1982-02-05 | 1984-06-26 | International Business Machines Corporation | Field effect level sensitive circuit |
US4727519A (en) * | 1985-11-25 | 1988-02-23 | Motorola, Inc. | Memory device including a clock generator with process tracking |
US4823031A (en) * | 1988-02-01 | 1989-04-18 | Texas Instruments Incorporated | Single-ended sense amplifier with positive feedback |
-
1989
- 1989-12-22 IT IT06815589A patent/IT1238022B/it active IP Right Grant
-
1990
- 1990-12-19 US US07/630,277 patent/US5155397A/en not_active Expired - Fee Related
- 1990-12-21 CA CA002033020A patent/CA2033020C/en not_active Expired - Fee Related
- 1990-12-21 EP EP90125222A patent/EP0434090B1/de not_active Expired - Lifetime
- 1990-12-21 DE DE69018948T patent/DE69018948T2/de not_active Expired - Fee Related
- 1990-12-21 DE DE199090125222T patent/DE434090T1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0434090A1 (de) | 1991-06-26 |
US5155397A (en) | 1992-10-13 |
IT8968155A0 (it) | 1989-12-22 |
EP0434090B1 (de) | 1995-04-26 |
DE69018948D1 (de) | 1995-06-01 |
IT8968155A1 (it) | 1991-06-22 |
CA2033020C (en) | 1996-01-30 |
DE69018948T2 (de) | 1995-09-28 |
IT1238022B (it) | 1993-06-23 |
CA2033020A1 (en) | 1991-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE434090T1 (de) | Differentieller c-mos-leserverstaerker. | |
DE3943170C2 (de) | Verstärkerschaltung zur Pulsbreiten-Modulation | |
DE2616641A1 (de) | Schaltung zur spannungserhoehung | |
DE3786778T2 (de) | Spannungsvergleichsschaltung. | |
DE60131141T2 (de) | Geschaltete operationsverstärker-technik für schaltungen mit geschalteter kapazität unter niedriger spannung | |
DE112006003020B4 (de) | Operationsverstärker mit Null-Offset | |
DE19744152A9 (de) | Schaltungsanordnung zur Erfassung der Kapazität bzw. einer Kapazitätsänderung eines kapazitiven Schaltungs- oder Bauelementes | |
DE102004010356B4 (de) | Tiefpassfilter mit geschaltetem Kondensator und Halbleiter-Drucksensorvorrichtung mit diesem Filter | |
DE2854338A1 (de) | Spannungserhoehungsschaltung | |
EP0080740A3 (de) | Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung von Hochspannungs-MOS-Transistoren | |
DE2711740A1 (de) | Vorrichtung und verfahren zur analog-digital-umsetzung | |
EP0142614B1 (de) | Schaltung mit Magnetfeldsensor zum Messen eines Magnetfeldes | |
DE4040046C1 (de) | ||
EP0064569A1 (de) | Eingangsschaltung für einen monolithisch integrierten Halbleiterspeicher mit Feldeffekttransistoren | |
DE2608576C2 (de) | Aus Feldeffekt-Transistoren vom gleichen Kanaltyp aufgebauter Differenzverstärker mit hoher Gleichtaktunterdrückung | |
DE69630505T2 (de) | Verstärkerstufe und Verfahren für Nullpunktsspannungsunterdrückung | |
DE4207085A1 (de) | Datenleseschaltkreis | |
DE2650367A1 (de) | Steuerung eines fuer die zeitmessung benutzten schrittmotors | |
DE60002403T2 (de) | Verbrauchsarmer Oszillator | |
DE10354892B4 (de) | Schaltungsanordnung mit einer Halbbrückenschaltung und einer Strommessanordnung | |
DE2846687C2 (de) | Feldeffekttransistor-Spannungsverstärker | |
DE2620999A1 (de) | Als integrierte schaltung ausgebildete verstaerkungszelle | |
DE3109441A1 (de) | Operationsverstaerker mit erhoehter einschwinggeschwindigkeit | |
EP0822656B1 (de) | Schaltungsanordnung mit einem Operationsverstärker | |
DE2344192C3 (de) | Schaltungsanordnung zum Verstärken der Differenz von Gleich- und Wechselspannungen |