DE69630505T2

DE69630505T2 - Verstärkerstufe und Verfahren für Nullpunktsspannungsunterdrückung

Info

Publication number: DE69630505T2
Application number: DE69630505T
Authority: DE
Inventors: Shoichi Iwamoto; Takeshi Suyama
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-10-19
Filing date: 1996-10-17
Publication date: 2004-08-05
Anticipated expiration: 2016-10-18
Also published as: KR100244798B1; EP0769848A2; US5880630A; TW328191B; EP0769848A3; KR970024530A; EP0769848B1; DE69630505D1

Description

Technisches Gebiet, auf das sich die Erfindung bezieht
Die vorliegende Erfindung bezieht sich auf eine Verstärkerstufe mit einem Schalterhandlungskondensator und einem Offsetspannungs-Beseitigungsverfahren.
Stand der Technik
Im Allgemeinen ist es sehr effektiv, einen Kondensator zu verwenden, und nicht einen einfachen Widerstand als die Komponente zu verwenden, um Steuerbarkeit der Verstärkung einer Verstärkerstufe mit einem OP-Verstärker zu erhalten. 1 ist ein Schaltungsdiagramm, das ein Beispiel der Verstärkerstufe zeigt, die in USP 4,404,525 erwähnt wird. In 1 ist ein Eingangsanschluss 1 mit einem Knoten X eines Kondensators 15 durch einen MOS-Schalter 13 gekoppelt, und ein Referenzeingangsanschluss 29 ist auch mit dem Knoten X durch einen MOS-Schalter 25 gekoppelt. Der andere Knoten Y des Kondensators 15 ist mit einem Invertierungseingangsknoten 7 eines OP-Verstärkers 5 gekoppelt, und ein Referenzeingangsanschluss 30 ist mit einem Nicht-Invertierungseingangsknoten 9 des OP-Verstärkers 5 gekoppelt. Ein Ausgangsknoten 11 des OP-Verstärkers 5 ist mit einem Ausgangsanschluss 3 gekoppelt. Auch sind der Ausgangsknoten 11 und der Eingangsknoten 7 des OP-Verstärkers 5 durch einen MOS-Schalter 17 und durch die serielle Verbindung eines MOS-Schalters 21 und eines Kondensators 19 gekoppelt. Ein Referenzeingangsanschluss 31 ist mit Knoten Z durch einen MOS-Schalter 27 gekoppelt. Jeder der MOS-Schalter hat ein Steuergatter, und ein Steuersignal ∅10 wird in das Steuergatter der MOS-Schalter 17, 25 und 27 eingegeben, und ein Steuersignal ∅20 wird in das Steuergatter der MOS-Schalter 13, 21 eingegeben.
Die Steuersignale ∅10, ∅20 schalten die MOS-Schalter in dem Zeitpunkt eines Pegels "L" AUS, und in dem Zeitpunkt eines Pegels "H" EIN. 2 ist ein Zeiteinstellungsdiagramm, wo die Steuersignale ∅10, ∅20 gezeigt werden, und 2 ist in eine Initialisierungsperiode und einer Ausgabeperiode unterteilt.
In der Initialisierungsperiode (von t0 bis t3) ist das Steuersignal ∅20 auf Pegel "L", somit sind die MOS-Schalter 13, 21 AUS. Im Zeitpunkt t0 ist das Steuersignal ∅10 auf dem Pegel "H", sodass die MOS-Schalter 17, 25, 27 eingeschaltet sind. Der Knoten X wird durch den MOS-Schalter 25 zu dem Referenzeingangsspannungspegel (Vref) geladen, der Knoten Z wird durch den MOS-Schalter 27 auf Vref geladen und der Knoten Y wird auf Vref plus dem charakteristischen Offsetspannungspegel (Voff) des OP-Verstärkers 5 (Vref + Voff) durch den MOS-Schalter 17 geladen, sodass der OP-Verstärker 5 Vref + Voff ausgibt, da er als eine Spannungsfolgeschaltung wegen der Verbindung des Ausgangsknotens 11 mit dem invertierten Eingangsknoten 7 durch den MOS-Schalter 17 agiert. Im Zeitpunkt t2 fällt ∅10 auf den Pegel "L" und die MOS-Schalter 17, 25, 27 schalten AUS.
In der Ausgabeperiode (von t3 bis t5) ist das Steuersignal ∅10 auf dem Pegel "L" und die MOS-Schalter 17, 25, 27 sind noch in dem AUS-Zustand. Im Zeitpunkt t4 steigt das Steuersignal ∅20 auf den Pegel "H" an, sodass die MOS-Schalter 13, 21 einschalten. So wird der Eingangspannungspegel (Vin) an den Knoten X durch den MOS-Schalter 13 angelegt, und der Ausgangspannungspegel (Vout) wird an den Knoten Z durch den MOS- Schalter 21 angelegt. Während dieser Periode ist der Knoten Y in einem Zustand hoher Impedanz.
Die Ladung in den Kondensatoren 15, 19 wird durch die nachstehenden Gleichungen bestimmt, wobei q1 die Ladung des Kondensators 15 in der Initialisierungsperiode ist, Q1 die Ladung des Kondensators 15 in der Ausgabeperiode ist, und q2 und Q2 die Ladung in dem Kondensator 19 unter den gleichen Bedingungen wie für den Kondensator 15 erwähnt beschreiben. C1 und C2 sind jeweilige Kapazitäten der Kondensatoren 15, 19.
In der Initialisierungsperiode: q1 = C1*((Vref + Voff) – Vref) Gleichung (1) q2 = C2*((Vref + Voff) – Vref) Gleichung (2)
In der Ausgabeperiode: Q1 = C1*((Vref + Voff) – Vin) Gleichung (3) Q2 = C2*((Vref + Voff) – Vout) Gleichung (4)
Gemäß dem Gesetz der Ladungserhaltung gilt die folgende Gleichung. (1) + (2) = (3) + (4) Gleichung (5)Somit Vout = Vref + (C1/C2)*(Vref – Vin) Gleichung (6)
Da Voff in Gleichung (6) fehlt, ist somit die Offsetspannung in dieser Schaltung beseitigt.
In einem besonderen Fall von oben, in dem Vref GND-Pegel (0V) ist, wird Gleichung (6) wie nachstehend vereinfacht. Vout = –(C1/C2)*Vin Gleichung (7)
Und in einem spezielleren Fall, C1 = C2, wird Gleichung (7) wie nachstehend vereinfacht. Vout = –Vin Gleichung (8)
Wie Gleichung (8) wird die Verstärkerstufe auch als ein einfacher Umkehrverstärker verwendet, der die Offsetspannung beseitigt.
Ferner legt WO 93/17436 eine offset-kompensierte Abtastungs- und Halteanordnung und ein Verfahren für ihren Betrieb mit einem Operationsverstärker, einem ersten Kondensator, der mit dem Invertierungseingang des Verstärkers verbunden ist, und einem zweiten Kondensator, der zwischen dem Ausgang des Verstärkers und dem Invertierungseingang des Verstärkers verbunden ist, offen. Des Weitern ist eine Vielzahl von Schaltern vorgesehen, hauptsächlich ist ein Schalter zwischen einer Spannungsquelle und dem ersten Kondensator vorgesehen, ein anderer zwischen dem ersten Kondensator und dem Verstärker und ein anderer zwischen dem Eingang des Verstärkers und dem zweiten Kondensator, und ein anderer zwischen dem Ausgang des Verstärkers und dem zweiten Kondensator.
Technisches Problem und die Lösung
In der oben erwähnten Verstärkerstufe gibt es jedoch das folgende Problem. 3 ist ein Beispiel von einem Zeiteinstellungsdiagramm, das das Problem zeigt. In der Initialisierungsperiode werden die Knoten X, Z auf Vref geladen, und der Knoten Y wird auf Vref + Voff durch den Ausgang 11 des OP- Verstärkers 5 geladen. Wenn das Steuersignal ∅10 auf den Pegel "H" steigt, dann werden die Knoten X, Z auf Vref geladen, und der Knoten Y wird auf den letzten Ausgabepegel der Verstärkerstufe geladen, und danach wird der Knoten Y durch OP-Verstärker 5 auf Vref + Voff geladen. Während einer Ladung des Knotens Y agieren beide Kondensatoren 15, 19 als eine kapazitive Last für den OP-Verstärker 5. So ist die Ladegeschwindigkeit kleiner als die Geschwindigkeit, die durch die Flankensteilheit des OP-Verstärkers 5 bestimmt wird. Aus diesem Grund kann ein Verfahren zum Verkürzen der Initialisierungsperiode darin bestehen, die Flankensteilheit von OP-Verstärker 5 zu verbessern. Unter Verwendung der Flankensteilheit, um die Änderungsgeschwindigkeit der elektrischen Spannung des obigen Knotens Y zu bestimmen, ist es gut, falls der Betriebsstrom des OP-Verstärkers 5 erhöht werden kann, um die Ladezeit zu verkürzen. In der vorliegenden Situation, wo niedriger Energieverbrauch erforderlich ist, ist dieses Verfahren jedoch unpraktisch.
Die charakteristische Offsetspannung Voff muss an den Knoten Y zwischen den Kondensatoren 15, 19, die in 1 gezeigt werden, angelegt werden, um die charakteristische Offsetspannung des OP-Verstärkers 5 zu entfernen, wie mit der obigen Technik erläutert wird. Entsprechend müssen in der Initialisierungsperiode die Knoten X und Z auf Vref eingestellt werden. Aber es ist eine gewisse Zeitdauer notwendig, da in Wirklichkeit die Vref-Versorgung eine Eingangsimpedanz hat und es den elektrischen Verdrahtungswiderstand in einer integrierten MOS-Schaltung gibt, bevor die Knoten X und Z bei Vref stabil werden.
Es ist ein Ziel der vorliegenden Erfindung, eine kurze Initialisierungszeit für eine Verstärkerstufe vorzusehen.
Die vorliegende Erfindung sieht einen Kondensatorkurzschluss in der Initialisierungsperiode vor, sodass die Kondensatoren keine kapazitive Last für den OP-Verstärker und die Referenzeingangsspannungsversorgung vorsehen.
Kurze Beschreibung der Zeichnungen
Die begleitenden Zeichnungen, die in die Beschreibung einbezogen sind und einen Teil von ihr bilden, veranschaulichen gegenwärtig bevorzugte Ausführungsformen der Erfindung, und dienen gemeinsam mit der allgemeinen Beschreibung der nachstehend angegebenen bevorzugten Ausführungsformen dazu, die Prinzipien der Erfindung zu erläutern.
1 ist ein Schaltungsdiagramm einer Verstärkerstufe im Stand der Technik.
2 ist ein Zeiteinstellungsdiagramm bezüglich der Verstärkerstufe, die in 1 gezeigt wird.
3 ist ein Zeiteinstellungsdiagramm bezüglich der Verstärkerstufe, die in 1 gezeigt wird.
4 ist ein Schaltungsdiagramm einer Verstärkerstufe gemäß der Erfindung.
5 ist ein Zeiteinstellungsdiagramm bezüglich der Verstärkerstufe, die in 4 gezeigt wird.
6 ist ein Zeiteinstellungsdiagramm bezüglich der Verstärkerstufe, die in 4 gezeigt wird.
7 ist ein Schaltungsdiagramm einer Verstärkerstufe gemäß der Erfindung.
8 ist ein Schaltungsdiagramm einer Verstärkerstufe gemäß der Erfindung.
9 ist ein Schaltungsdiagramm einer Verstärkerstufe gemäß der Erfindung.
10 ist ein Schaltungsdiagramm eines CMOS-Schalters.
Detaillierte Beschreibung der Ausführungsformen
Es werden nachstehend Ausführungsformen der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.
Es wird nun Bezug auf 4 genommen, die eine Verstärkerstufe gemäß einer ersten Ausführungsform dieser Erfindung zeigt. In 4 ist ein Eingangsanschluss 1 mit einem Knoten X von einem Kondensator 15 durch einen MOS-Schalter 13 gekoppelt, und ein Referenzeingangsanschluss 29 ist auch mit dem Knoten X durch einen MOS-Schalter 25 gekoppelt. Der andere Knoten Y des Kondensators 15 ist mit einem Invertierungseingangsknoten 7 von einem OP-Verstärker 5 gekoppelt, und ein Referenzeingangsanschluss 30 ist mit einem Nicht-Invertierungseingangsknoten 9 des OP-Verstärkers 5 gekoppelt. Ein Ausgangsknoten 11 des OP-Verstärkers 5 ist mit einem Ausgangsanschluss 3 gekoppelt. Auch ist der Ausgangsknoten 11 des OP-Verstärkers 5 mit dem Invertierungseingangsknoten 7 des OP-Verstärkers 5 durch einen MOS-Schalter 17 und durch die serielle Verbindung eines MOS-Schalters 21 und eines Kondensators 13 gekoppelt. Der Ausgangsknoten 11 ist mit dem Knoten Z durch einen MOS-Schalter 35 gekoppelt. Ein Referenzeingangsanschluss 31 ist mit dem Knoten Z durch einen MOS-Schalter 27 gekoppelt. Der Ausgangsknoten 11 ist auch mit dem Knoten X durch einen MOS-Schalter 37 gekoppelt. Jeder der MOS-Schalter hat ein Steuergatter, und Steuersignal ∅1 wird in die Steuergatter der MOS-Schalter 35, 37 eingegeben, Steuersignal ∅2 wird in die Steuergatter der MOS-Schalter 25, 27 eingegeben, Steuersignal ∅3 wird in die Steuergatter des MOS-Schalters 17 eingegeben und Steuersignal ∅4 wird in die Steuergatter der MOS-Schalter 13, 21 eingegeben.
Die Steuersignale ∅1, ∅2, ∅3, ∅4 schalten die MOS-Schalter während der Periode von Pegel "L" AUS und während der Periode von Pegel "H" EIN. 5 ist ein Zeiteinstellungsdiagramm, das die Steuersignale ∅1, ∅2, ∅3, ∅4 zeigt und ist in erste und zweite Initialisierungsperioden und eine Ausgabeperiode unterteilt.
In der Initialisierungsperiode 51 (von T0 bis T1) sind die Steuersignale ∅2, ∅4 auf dem Pegel "L", somit sind die MOS-Schalter 13, 21, 25, 27 AUS. Im Zeitpunkt T0 sind die Steuersignale ∅1, ∅3 auf dem Pegel "H", sodass die MOS-Schalter 17, 35, 37 EIN sind. Durch MOS-Schalter 17 und 35 sind die Knoten Y und Z (Enden von Kondensator 19) kurzgeschlossen, und da MOS-Schalter 17 und 35 EIN sind, werden Knoten X und Y (Enden von Kondensator 15) kurzgeschlossen. Entsprechend wird die Ladung, die in beiden Kondensatoren 15, 19 gespeichert ist, entladen und die Knoten X, Y, Z sind auf dem gleichen Spannungspegel. Da der OP-Verstärker 5 in diesem Punkt eine Spannungsfolgeschaltung ist, sind die Knoten X, Y, Z auf Vref + Voff. Im Zeitpunkt T1 fällt ∅1 auf den Pegel "L" und die MOS-Schalter 35, 37 schalten AUS und die Knoten X, Y, Z sind voneinander getrennt.
In der Initialisierungsperiode 52 (von T1 bis T3) sind die Steuersignale ∅1, ∅4 auf dem Pegel "L", somit sind die MOS-Schalter 13, 21, 35, 37 AUS. Im Zeitpunkt T1 ist das Steuersignal ∅3 noch auf dem Pegel "H", sodass der MOS-Schalter 17 EIN ist. Auch steigt in dem Zeitpunkt T1 das Steuersignal ∅2 auf den Pegel "H", sodass die MOS-Schalter 25, 27 einschal ten. Knoten X, Y werden durch die MOS-Schalter 25, 27 auf Vref geladen, und Knoten Y verbleibt auf Vref + Voff, da der MOS-Schalter 17 noch EIN ist. Im Zeitpunkt T2 sind ∅2, ∅3 auf den Pegel "L" gefallen und die MOS-Schalter 17, 25, 27 sind ausgeschaltet.
In der Ausgabeperiode (von T3 bis T5) sind die Steuersignale ∅1, ∅2, ∅3 auf dem Pegel "L" und die MOS-Schalter 17, 25, 27, 35, 37 sind noch AUS. Im Zeitpunkt T4 ist das Steuersignal ∅4 auf den Pegel "H" gestiegen, sodass die MOS-Schalter 13, 21 einschalten. Vin wird durch den MOS-Schalter 13 an Knoten X angelegt, und Vout wird durch den MOS-Schalter 21 an Knoten Z angelegt. Während dieser Periode befindet sich der Knoten Y in einem Zustand hoher Impedanz. Die Verstärkerstufe gibt den Spannungspegel aus, der den Eingangspannungspegel über Vref invertiert und die charakteristische Offsetspannung des OP-Verstärkers entfernt.
In dieser Ausführungsform wird der Pegelübergang der Knoten X, Y, Z in den obigen Perioden in 6 gezeigt. 6 ist ein Beispiel eines Zeiteinstellungsdiagramms, das sich auf die Verstärkerstufe in 4 bezieht. In der Initialisierungsperiode 51 sind die Knoten X, Y, Z auf Vref + Voff durch den Ausgang 11 des OP-Verstärkers 5 geladen. Wenn das Steuersignal ∅1 auf Pegel "H" ansteigt, dann werden die Knoten X, Y, Z durch die MOS-Schalter 17, 35, 37 kurzgeschlossen. Somit werden zuerst die Knoten X, Y, Z zu dem letzten Ausgabepegel der Verstärkerstufe geladen, und als Nächstes werden die Knoten X, Y, Z auf Vref + Voff durch den Ausgang 11 des OP-Verstärkers 5 geladen, der als eine Komponente der Spannungsfolgeschaltung agiert. Während dieser Periode agieren die beiden Kondensatoren 15, 19 nicht als eine kapazitive Last für den OP-Verstärker 5, da die Elektroden der Kondensatoren 15, 19 kurzgeschlossen sind. So ist die Ladegeschwindigkeit nahezu gleich der Geschwindigkeit, die durch eine Flankensteilheit des OP-Verstärkers 5 bestimmt wird. In der Initialisierungsperiode 52 ist der Knoten Y noch auf Vref + Voff, und die Knoten X, Y werden auf Vref geladen. Diese Ladung ist einfach, sodass der Übergangspegel nur von Vref + Voff zu Vref ist, wobei der Differenzpegel Voff stets sehr klein ist. Auf diesem Weg wird gemäß dieser Ausführungsform die Initialisierungsperiode verkürzt, und der verbrauchte elektrische Strom kann beschränkt werden.
Auch werden die oben erwähnten drei Perioden als getrennt voneinander gezeigt, aber dem Ende der Initialisierungsperiode 51 und dem Beginn der Initialisierungsperiode 52 kann erlaubt werden, sich zu überlappen. Natürlich gibt es einen Strom, der zwischen den Ausgang 11 des OP-Verstärkers 5 und Vref fließt, aber er ist klein genug um ignoriert zu werden, da der Differenzspannungspegel zwischen dem Ausgang 11 des OP-Verstärkers 5 und Vref nur Voff ist.
7 ist das Schaltungsdiagramm, das die Konfiguration einer Verstärkerstufe gemäß der zweiten Ausführungsform dieser Erfindung veranschaulicht. Diese Verstärkerstufe hat die gleiche Konfiguration, wie in 5 gezeigt, mit Ausnahme dessen, dass der MOS-Schalter 37 durch einen MOS-Schalter 39 ersetzt wird, der durch ∅1 gesteuert wird. Es kann die gleiche Wirkung wie in der ersten Ausführungsform erhalten werden. MOS-Schalter 39 ist nämlich während einer Periode von T0 bis T1 EIN, was Knoten X mit dem Ausgang 11 des OP-Verstärkers 5 kurzschließt, da der MOS-Schalter 17 auch EIN ist.
8 ist das Schaltungsdiagramm, das die Konfiguration einer Verstärkerstufe gemäß einer dritten Ausführungsform dieser Erfindung veranschaulicht. In dieser Verstärkerstufe wurden der MOS-Schalter 35 und der MOS-Schalter 21, die in 4 gezeigt werden, durch einen MOS-Schalter 21 ersetzt, der durch die Ausgabe eines OR-Gatters 41 gesteuert wird, dessen Eingänge Steuersignale ∅1, ∅4 sind. Da es typischerweise viele Verstärkerstufen in einer Vorrichtung gibt, kann eine Beseitigung eines MOS-Schalters gemäß dieser Ausführungsform die Vorrichtungsfläche reduzieren, da nur ein OR-Gatter viele Verstärkerstufen ansteuern kann.
9 ist das Schaltungsdiagramm, das die Konfiguration einer Verstärkerstufe gemäß einer vierten Ausführungsform dieser Erfindung veranschaulicht. In dieser Verstärkerstufe wurde der MOS-Schalter 17, der in 4 gezeigt wird, durch zwei MOS-Schalter 17a, 17b ersetzt, die jeweils durch ∅2, ∅1 gesteuert werden. Somit gibt es keine Notwendigkeit für das Steuersignal ∅3.
Ein MOS-Schalter in den Verstärkerstufen der oben erwähnten Ausführungsformen kann durch einen CMOS-Schalter ersetzt werden. Der Schalter besteht im allgemeinen aus einem P-Kanal-MOS-Transistor PT und einem N-Kanal-MOS-Transistor NT, wie in 10 gezeigt, dem Schaltungsdiagramm eines CMOS-Schalters. Beide der Drain/Source der Transistoren NT, PT sind miteinander verbunden, und es wird ein Steuersignal durch Taktanschluss CK zu dem Gate des N-Kanal-MOS-Transistors NT eingegeben, und es wird ein invertiertes Steuersignal durch den invertierten Taktanschluss CKN zu dem Gate des P-Kanal-MOS-Transistors PT eingegeben. Eine Verwendung des CMOS-Schalters ist wirksam, den Schaltwiderstand zu beseitigen.
Angesichts der obigen Unterweisungen sind zahlreiche Modifikationen und Variationen der vorliegenden Erfindung möglich. Es ist deshalb zu verstehen, dass innerhalb des Bereichs der angefügten Ansprüche die vorliegende Erfindung auf eine andere Art und Weise als in den speziellen Ausführungsformen dargelegt praktiziert werden kann.

Claims

Eine Verstärkerstufe, umfassend: eine Eingangsklemme (1); einen ersten Kondensator (15), der ein Ende (X) aufweist, das mit der Eingansklemme (1) gekoppelt ist; einen OP-Verstärker (5), der einen Eingangsknoten (7) aufweist, der mit einem anderen Ende (Y) des ersten Kondensators (15) gekoppelt ist; einen zweiten Kondensator (19), der zwischen den Eingangsknoten (7) des OP-Verstärkers und einen Ausgangsknoten (11) des OP-Verstärkers (5) gekoppelt ist; und eine Mehrzahl von Schaltern (17, 35, 37; 17, 35, 39; 17, 21, 37; 17b, 35, 37), die mit den Kondensatoren (15, 19) verbunden sind und durch Taktsignale (∅1, ∅2, ∅3, ∅4) gesteuert werden, dadurch gekennzeichnet, dass die Mehrzahl von Schaltern einen ersten Schalter (25) umfasst, der zwischen einer ersten Referenzeingangsquelle (29) und dem einen Ende (X) des ersten Kondensators verbunden ist, und die Mehrzahl von Schaltern (17, 35, 37; 17, 35, 39; 17, 21, 37; 17b, 35, 37) und die Taktsignale (∅1, ∅2, ∅3, ∅4) angeordnet sind, um die ersten und zweiten Kondensatoren (15, 19) kurz zu schließen, um die Enden (X, Y, Z) der Kondensatoren (15, 19) auf eine gleiche Spannung in einer ersten Initialisierungsperiode (51) zu setzen, so dass die Kondensatoren (15, 19) keine kapazitive Last für den OP-Verstärker (5) und eine Referenzeingangsspannungsversorgung (29, 31) in der ersten Initialisierungsperiode (51) sind, wobei die gleiche Spannung die Summe von einer Referenzspannung (Vref) und einer Offsetspannung (Voff) des OP-Verstärkers (5) ist, und angeordnet sind, um den Eingangsknoten (7) des OP-Verstärkers auf die Summe der Referenzspannung (Vref) und der Offsetspannung (Voff) zu laden, während einer zweiten Initialisierungsperiode (52) und während einer Ausgabeperiode.
Verstärkerstufe gemäß Anspruch 1, umfassend: einen zweiten Schalter (17; 17b), der zwischen den Eingangsknoten (7) des OP-Verstärkers (5) und den Ausgangsknoten (11) des OP-Verstärkers (5) gekoppelt ist; und einen dritten Schalter (37; 39), der zwischen den Ausgangsknoten (11) des OP-Verstärkers (5) und dem einen Ende (X) des ersten Kondensators (15) gekoppelt ist, gekoppelt mit der Eingangsklemme (1).
Verstärkerstufe gemäß Anspruch 2, umfassend: eine zweite Referenzeingangsquelle (31), die mit einem Ende (Z) des zweiten Kondensators (19) durch einen vierten Schalter (27) verbunden ist.
Verstärkerstufe gemäß Anspruch 3, umfassend: einen fünften Schalter (21), der zwischen einem Ende (Z) des zweiten Kondensators (19) und dem Ausgangsknoten (11) des OP-Verstärkers (5) verbunden ist; und wobei ein anderes Ende des zweien Kondensators (19) mit dem Eingangsknoten (7) des OP-Verstärkers (5) verbunden ist.
Verstärkerstufe gemäß Anspruch 4, umfassend: einen sechsten Schalter (35), der parallel mit dem fünften Schalter (21) verbunden ist; und einen siebten Schalter (13), der zwischen der Eingangsklemme (1) und dem einen Ende (X) des ersten Kondensators (15) verbunden ist.
Verstärkerstufe gemäß Anspruch 5, umfassend: einen ersten Takt (∅1), der mit dem dritten und sechsten Schalter (37; 39; 35) verbunden ist; einen zweiten Takt (∅2), der mit dem ersten und vierten Schalter (25; 27) verbunden ist; einen dritten Takt (∅3), der mit dem zweiten Schalter (17; 17b) verbunden ist; und einen vierten Takt (∅4), der mit dem fünften und siebten Schalter (21; 13) verbunden ist, wobei während der ersten Initialisierungsperiode (51) der erste und dritte Takt (∅1, ∅3) die damit verbundenen Schalter anschaltet, und der zweite und vierte Takt (∅2, ∅4) die damit verbundenen Schalter ausschaltet.
Verstärkerstufe gemäß Anspruch 2, wobei: der zweite Schalter (17; 17b) zwischen dem dritten Schalter (39) und dem Ausgangsknoten (11) des OP-Verstärkers (5) verbunden ist.
Verstärkerstufe gemäß Anspruch 7, umfassend: eine zweite Referenzeingangsquelle (31), die mit einem Ende (Z) des zweiten Kondensators (19) durch einen vierten Schalter (27) verbunden ist, wobei ein anderes Ende des zweiten Kondensators (19) mit dem Eingangsknoten (7) des OP-Verstärkers (5) verbunden ist; einen fünften Schalter (21), der zwischen dem einen Ende (Z) des zweiten Kondensators (19) und dem Eingangsknoten (11) des OP-Verstärkers (5) verbunden ist; einen sechsten Schalter (35), der parallel mit dem fünften Schalter (21) verbunden ist; einen siebten Schalter (13), der zwischen der Eingangsklemme (1) und dem einen Ende (X) des ersten Kondensators (15) verbunden ist.
Verstärkerstufe gemäß Anspruch 8, umfassend: einen ersten Takt (∅1), der mit dem dritten und sechsten Schalter (37; 39; 35) verbunden ist; einen zweiten Takt (∅2), der mit dem ersten und vierten Schalter (25; 27) verbunden ist; einen dritten Takt (∅3), der mit dem zweiten Schalter (17; 17b) verbunden ist; und einen vierten Takt (∅4), der mit dem fünften und siebten Schalter (21; 13) verbunden ist; wobei während der ersten Initialisierungsperiode (51) der erste und dritte Takt (∅1, ∅3) die damit verbundenen Schalter anschaltet, und der zweite und vierte Takt (∅2, ∅4) die damit verbundenen Schalter ausschaltet.
Verstärkerstufe gemäß Anspruch 2, umfassend: einen vierten Schalter (21), der zwischen dem einen Ende (Z) des zweiten Kondensators (19) und dem Ausgangsknoten (11) des OP-Verstärkers (5) verbunden ist, wobei ein anderes Ende des zweiten Kondensators (19) mit dem Eingangsknoten (7) des OP-Verstärkers (5) verbunden ist; und ein logisches Gatter (41), das mit dem vierten Schalter (21) verbunden ist.
Verstärkerstufe gemäß Anspruch 10 umfassend: eine zweite Referenzeingangsquelle (31), die mit dem einen Ende (Z) des zweiten Kondensators (19) durch einen fünften Schalter (27) verbunden ist; einen sechsten Schalter (13), der zwischen der Eingangsklemme (1) und dem einen Ende (X) des ersten Kondensators (15) verbunden ist.
Verstärkerstufe gemäß Anspruch 11, umfassend: einen ersten Takt (∅1), der mit dem dritten Schalter (37) und dem logischen Gatter (41) verbunden ist; einen zweiten Takt (∅2), der mit dem ersten (25) und fünften (27) Schalter verbunden ist; einen dritten Takt (∅3), der mit dem zweiten Schalter (17, 17b) verbunden ist; und einen vierten Takt (∅4), der mit dem sechsten Schalter (13) und dem logischen Gatter (41) verbunden ist, wobei während der ersten Initialisierungsperiode (51) der erste und dritte Takt (∅1, ∅3) die damit verbundenen Schalter anschaltet, und der zweite und vierte Takt (∅2, ∅4) die damit verbundenen Schalter ausschaltet, und das logische Gatter (41) ein ODER-Gatter ist.
Verstärkerstufe gemäß Anspruch 2, umfassend: einen vierten Schalter (17a), der parallel mit dem zweiten Schalter (17b) verbunden ist.
Verstärkerstufe gemäß Anspruch 13, umfassend: eine zweite Referenzeingangsquelle (31), die mit einem Ende (Z) des zweiten Kondensators (19) durch einen fünften Schalter (27) verbunden ist; einen sechsten Schalter (21), der zwischen dem einen Ende (Z) des zweiten Kondensators (19) und dem Ausgangsknoten (11) des OP-Verstärkers (5) verbunden ist, wobei ein anderes Ende des zweiten Kondensators (19) mit dem Eingangsknoten (7) des OP-Verstärkers (5) verbunden ist; einen siebten Schalter (35), der parallel mit dem sechsten Schalter (21) verbunden ist; einen achten Schalter (13), der zwischen der Eingangsklemme (1) und dem einen Ende (X) des ersten Kondensators (15) verbunden ist.
Verstärkerstufe gemäß Anspruch 14, umfassend: einen ersten Takt (∅1), der mit dem zweiten, dritten und siebten (17b; 37; 35) Schalter verbunden ist; einen zweiten Takt (∅2), der mit dem ersten, vierten und fünften Schalter (17a; 25; 27) verbunden ist; und einen dritten Takt (∅4), der mit dem sechsten und achten Schalter (21; 13) verbunden ist; wobei während der ersten Initialisierungsperiode (51) der erste Takt (∅1) die damit verbundenen Schalter anschaltet, und der zweite und dritte Takt (∅2, ∅4) die damit verbundenen Schalter ausschaltet.
Verstärkerstufe gemäß einem der Ansprüche 1 bis 15, wobei wenigstens einer der Schalter einen CMOS-Schalter umfasst.
Ein Verfahren zum Eliminieren einer Offset-Spannung eines OP-Vestärkers (5) in einer Verstärkerstufe, wie durch Anspruch 1 definiert, wobei eine Mehrzahl von Kondensatoren (15, 19) mit dem OP-Verstärker (5) verbunden sind, umfassend: Entladen der Kondensatoren (15, 19) in einer ersten Initialisierungsperiode (51) durch Kurzschließen der Kondensatoren; Einstellen einer Spannung über die Kondensatoren (15, 19) in einer zweiten Initialisierungsperiode (52), die im Wesentlichen gleich der Offsetspannung (Voff) ist; und Eingeben einer Eingangsspannung in die Verstärkerstufe in einer Ausgabeperiode.
Verfahren gemäß Anspruch 17, wobei der Einstellschritt umfasst: Anlegen einer Referenzeingangsspannung (Vref) an ein Ende jedes Kondensators (15, 19); und Anlegen einer Spannung an ein anderes Ende der Kondensatoren (15, 19), die gleich der Summe der Referenzeingangsspannung (Vref) und der Offsetspannung (Voff) ist.
Verfahren gemäß Anspruch 18, wobei der Einstellschritt umfasst: Verbinden eines Endes sowohl eines ersten, als auch eines zweiten Kondensators (15, 19) mit einem Eingang des OP-Verstärkers (5); Anlegen einer Referenzeingangsspannung (Vref) an einen anderen Eingang des OP-Verstärkers (5) und an ein anderes Ende sowohl des ersten, als auch des zweiten Kondensators (15, 19).