DE4238081A1 - Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process - Google Patents

Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process

Info

Publication number
DE4238081A1
DE4238081A1 DE4238081A DE4238081A DE4238081A1 DE 4238081 A1 DE4238081 A1 DE 4238081A1 DE 4238081 A DE4238081 A DE 4238081A DE 4238081 A DE4238081 A DE 4238081A DE 4238081 A1 DE4238081 A1 DE 4238081A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
conductive
stacked capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4238081A
Other languages
English (en)
Other versions
DE4238081C2 (de
Inventor
Yasuo Nakatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4238081A1 publication Critical patent/DE4238081A1/de
Application granted granted Critical
Publication of DE4238081C2 publication Critical patent/DE4238081C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Description

Die vorliegende Erfindung bezieht sich auf einen Stapelkondensator sowie auf ein Verfahren zu dessen Herstellung.
Ein Kondensator, der einen Grundtyp eines passiven Halbleiterele­ mentes darstellt, weist zwei Elektrodenschichten und eine dazwi­ schenliegende dielektrische Schicht auf. Die Kapazität eines Kon­ densators wächst proportional zur einander gegenüberliegenden Flä­ che der beiden Elektrodenschichten und ist umgekehrt proportional zur Dicke der dielektrischen Schicht. Eine typische Halbleitervor­ richtung mit einem Kondensator ist ein DRAM (dynamischer Direktzu­ griffsspeicher). Um den Anforderungen einer Erhöhung der Integra­ tionsdichte gerecht zu werden, wird bei derartigen DRAMs die Flä­ che der den Kondensator enthaltenen Speicherzellen zunehmend ver­ ringert. Im Zusammenhang damit wurden verschiedene Kondensator- Konfigurationen vorgeschlagen, um den Erhalt einer erforderlichen Speicherkapazität zu sichern. Fig. 18 ist eine Querschnittsdar­ stellung einer DRAM-Speicherzelle mit einem sogenannten Stapelkon­ densator. Eine Speicherzelle 3 des DRAM weist einen Transfergate- Transistor 4 und einen Kondensator 5 auf. Der Transfergate-Transi­ stor 4 weist ein Paar von Source/Drain-Gebieten 6, 6, einen Gate­ isolierfilm 7 und eine Gateelektrode 8 auf. Eine Bitleitung 2 ist über ein Kontaktloch 15 mit einem der Source/Drain-Gebiete 6 des Transfergate-Transistors 4 verbunden. Der Kondensator 5 hat einen geschichteten Aufbau aus einer unteren Elektrode 9, einer dielek­ trischen Schicht 10 und einer oberen Elektrode 11. Die untere Elektrode 9 erstreckt sich über die Oberfläche von Isolierschich­ ten 12, 12, die jeweils die Oberfläche der Gateelektrode 8 und einer Wortleitung 1d bedecken. Ein Abschnitt der unteren Elektrode 9 ist mit einem Source/Drain-Gebiet 6 des Transfergate-Transistors 4 verbunden. Ein Kondensator, dessen untere Elektrode auf die Oberfläche des Siliziumsubstrates 40 geschichtet ist, wird Stapel­ kondensator genannt. Bei einem Stapelkondensator ist die einander gegenüberliegende Fläche der unteren Elektrode 9 und der oberen Elektrode 11 mit der dielektrischen Schicht 10 dazwischen durch Stapeln der unteren Elektrode 9 auf der Oberfläche des Silizium­ substrates 40 vergrößert.
Die Fig. 19-22 sind Querschnittsdarstellungen der Speicherzelle der Fig. 18, die aufeinanderfolgende Herstellungsschritte (Schritt 1 bis Schritt 4) zeigen. Die Herstellungsschritte der Speicherzelle werden nachfolgend unter Bezugnahme auf die Zeich­ nungen erklärt.
Wie Fig. 19 zeigt, wird auf der Oberfläche des Siliziumsubstrates 40 unter Anwendung des LOCOS-Verfahrens (der lokalen Oxidation von Silizium) eine Feldisolierschicht 13 gebildet.
Wie Fig. 20 zeigt, wird über der Oberfläche des Siliziumsub­ strates 40 mit einem Gateisolierfilm 7 dazwischen eine Gateelek­ trode 8 gebildet. Gleichzeitig wird in einer vorbestimmten Lage auf der Feldisolierschicht 13 eine Wortleitung 1d gebildet. Unter Verwendung der Gateelektrode 8 als Maske wird im Siliziumsubstrat 40 ein Paar von Dotierungsgebieten niedriger Konzentration gebil­ det. Die Gateelektrode 8 und die Wortleitung 1d werden dann je­ weils mit einem Isolierfilm 12 bedeckt. Unter Verwendung der mit dem Isolierfilm 12 bedeckten Gateelektrode 8 als Maske werden Do­ tierungsstoffe in das Siliziumsubstrat 40 eingeführt, um Source/ Drain-Gebiete 6, 6 mit einer Zweifachstruktur aus einem Gebiet niedriger Konzentration und einem Gebiet hoher Konzentration zu bilden.
Wie Fig. 21 zeigt, wird über dem gesamten Siliziumsubstrat 40 eine polykristalline Siliziumschicht gebildet. Die polykristalli­ ne Siliziumschicht wird in eine vorbestimmte Konfiguration gemu­ stert, um eine untere Elektrode 9 zu bilden, die sich über der Gateelektrode 8 bis über den Feldisolierfilm 13 erstreckt und mit einem Source/Drain-Gebiet 8 verbunden ist.
Wie Fig. 22 zeigt, werden eine dielektrische Schicht 19, etwa ein Oxidfilm, und eine obere Elektrode 11 aus polykristallinem Sili­ zium auf der Oberfläche der unteren Elektrode 9 gebildet.
Als nächstes wird ein dicker Zwischenschicht-Isolierfilm 14 über der gesamten Oberfläche gebildet. Ein Kontaktloch 10 wird an einer vorbestimmten Stelle gebildet. Danach wird eine Bitleitung 2b ge­ bildet. So wird die Speicherzelle 3 eines DRAM durch die oben be­ schriebenen Schritte hergestellt.
Wenn die Abmessungen eines solchen Kondensators entsprechend dem Anwachsen der Integrationsdichte verringert werden, ist es schwie­ rig, für einen solchen Stapelkondensator eine bestimmte Kapazität zu erhalten. Es wurden verschiedene Kondensatoren vorgeschlagen, um die Kapazität ohne Vergrößerung der Fläche des Kondensators in der Ebene zu erhöhen. Der Hauptgedanke besteht dabei darin, die einander gegenüberliegende Fläche der Elektroden des Kondensators zu vergrößern.
Ein solcher Kondensator ist zum Beispiel in der japanischen Pa­ tent-Offenlegungsschrift Nr. 2-94 661 beschrieben. Fig. 23 ist eine Querschnittsdarstellung des darin beschriebenen Kondensators. Dieser Kondensator hat eine Schichtstruktur, bei der ein Silizium­ nitridfilm 22a und Siliziumoxidfilm 22b abwechselnd in vier Schi­ chten geschichtet und auf der Oberfläche eines Siliziumsubstrates 40 mit einer Isolierschicht 21 dazwischen gebildet sind. Eine un­ tere Elektrode 23 aus Aluminium, eine dielektrische Schicht 24 und eine obere Elektrode 25 aus Aluminium sind auf der konkav-konvexen Oberfläche der Schichtstruktur gebildet. Die konkav-konvexe Kon­ figuration der Schichtstruktur der Siliziumnitridschicht 22a und der Siliziumoxidschicht 22b wird durch selektives Ätzen nur der Seitenwand-Oberfläche der Siliziumnitridschicht 22a erzeugt.
Der in Fig. 23 gezeigte Kondensator weist den Nachteil auf, daß er eine beträchtliche Gesamthöhe hat. Da der Kondensator aus der Schichtstruktur der unteren Elektrode 23, der dielektrischen Schicht und der oberen Elektrode 25 längs der konkaven Oberfläche zwischen den Siliziumoxidfilmen 22b und 22d gebildet ist, war es erforderlich, die Abmessung des konkaven Abschnitts, das heißt die Schichtdicke der Siliziumnitridfilme 22a und 22c, zu erhöhen. Beim vorliegenden Beispiel sind die Siliziumnitridfilme 22a und 22d oder die Siliziumoxidfilme 22b und 22c mit einer Dicke von 8000 Å gebildet. Ein hoher Kondensator führt zu einer starken Ab­ stufung z. B. einer Verbindungsschicht auf der Oberseite des Kon­ densators, was zu Schwierigkeiten bei der Strukturierung führt.
Es ist Aufgabe der Erfindung, einen Stapelkondensator mit erhöhter Kapazität ohne Vergrößerung der Kondensatorfläche in der Ebene sowie mit einer gegenüber bekannten Kondensatoren verringerten Gesamthöhe über dem Substrat sowie ein Verfahren zur Herstellung eines solchen Stapelkondensators anzugeben.
Dazu soll insbesondere ein Stapelkondensator realisiert werden, der eine Stufe in der Oberfläche der unteren Elektrode aufweist. Nach einem Aspekt der vorliegenden Erfindung enthält ein Stapel­ kondensator eine erste leitende Schicht, die über der Oberfläche eines Halbleitersubstrates mit einem Isolierfilm dazwischen gebil­ det ist, wobei ein Abschnitt mit einem Dotierungsgebiet verbunden ist, einer zweiten leitenden Schicht, die auf die Oberfläche der ersten leitenden Schicht gestapelt ist und eine Seitenfläche auf­ weist, die gegenüber der Seitenfläche der ersten leitenden Schicht nach außen vorsteht, eine die Oberflächen der ersten leitenden Schicht und der zweiten leitenden Schicht bedeckende dielektrische und eine die Oberfläche der dielektrischen Schicht bedeckende wei­ tere Elektrodenschicht.
Nach einem weiteren Aspekt der vorliegenden Erfindung enthält ein Kondensator eine erste leitende Schicht, die über die Oberfläche eines Halbleitersubstrates mit einer Isolierschicht dazwischen gebildet ist und von der ein Abschnitt mit einem Dotierungsgebiet verbunden ist, eine auf die Oberfläche der ersten leitenden Schicht gestapelte zweite leitende Schicht, die eine gegenüber der Seitenfläche der ersten leitenden Schicht nach innen gerückte Sei­ tenfläche aufweist, und eine dritte leitende Schicht, die auf der Oberfläche der zweiten leitenden Schicht gebildet ist und eine Seitenfläche hat, die nach außen gegenüber der Seitenfläche der zweiten leitenden Schicht vorsteht. Eine dielektrische Schicht ist auf der Oberfläche der ersten leitenden Schicht, der zweiten lei­ tenden Schicht und der dritten leitenden Schicht gebildet. Eine Elektrodenschicht ist auf der Oberfläche der dielektrischen Schicht gebildet.
Ein Verfahren zur Herstellung eines erfindungsgemäßen Stapelkon­ densators enthält die Schritte des aufeinanderfolgenden Bildens einer ersten leitenden Schicht und einer zweiten leitenden Schicht aus unterschiedlichen Materialien auf der Oberfläche einer Iso­ lierschicht, des Musterns der ersten leitenden Schicht und der zweiten leitenden Schicht in eine vorbestimmte Konfiguration, wo­ bei dieses Mustern so ausgeführt wird, daß die Seitenfläche der ersten leitenden Schicht innerhalb der Seitenfläche der zweiten leitenden Schicht liegt, des Bildens einer dielektrischen Schicht auf der Oberfläche der ersten und zweiten leitenden Schicht und des Bildens einer dritten leitenden Schicht auf der Oberfläche der dielektrischen Schicht.
Bei dem Kondensator entsprechend der Erfindung ist die untere Elektrode des Kondensators mit einem im Halbleitersubstrat gebil­ deten Dotierungsgebiet verbunden und aus einer Schichtstruktur aus einer Mehrzahl von leitenden Schichten gebildet. Jede der Schich­ ten ist aus einem Material gebildet, dessen Ätzrate sich von der­ jenigen der benachbarten Schicht unterscheidet. Durch einen Ätz­ schritt, der die unterschiedliche Ätzselektivität zwischen den Schichten ausnutzt, kann auf der Seitenfläche der geschichteten Struktur der unteren Elektrode leicht ein konkav-konvexer Ab­ schnitt gebildet werden. Durch Bildung einer dielektrischen Schicht längs der konkav-konvexen Oberfläche und Bedecken der Oberfläche der dielektrischen Schicht mit einer oberen Elektrode kann ein Kondensator gebildet werden, der sich über dem Halblei­ tersubstrat erstreckt und auf der Seitenwand eine konkav-konvexe Oberfläche hat. Die konkav-konvexe Oberfläche der Seitenwand der Schichtstruktur führt zu einer größeren einander gegenüberliegen­ den Fläche der unteren Elektrode und der oberen Elektrode des Kon­ densators und erhöht damit die Kapazität. Da nur die dielektrische Schicht und die obere Elektrode auf dem konkaven Abschnitt der Schichtstruktur der unteren Elektrode gebildet werden, kann eine Oberfläche mit viel mehr konkaven und konvexen Teilen als bei dem herkömmlichen Kondensator der Fig. 23 bei gleicher Höhe gebildet werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen
Fig. 1 eine Querschnittsdarstellung des Aufbaus einer Spei­ cherzelle eines DRAM nach einer ersten Ausführungs­ form, geschnitten längs der Linie I-I in Fig. 3,
Fig. 2 eine Querschnittsdarstellung einer Speicherzelle ähnlich zur Fig. 1, geschnitten längs der Linie II-II der Fig. 3,
Fig. 3 eine Draufsicht einer Speicherzelle eines DRAM der ersten Ausführungsform,
Fig. 5-11 Querschnittsdarstellungen der Speicherzelle der Fig. 1, die aufeinanderfolgend die Schritte zu deren Herstellung zeigen,
Fig. 12-15 Querschnittsdarstellungen der Speicherzelle der Fig. 2, die aufeinanderfolgend die Schritte zu deren Herstellung zeigen,
Fig. 16 eine Querschnittsdarstellung einer Speicherzelle eines DRAM nach einer zweiten Ausführungsform,
Fig. 17 eine Querschnittsdarstellung einer Speicherzelle eines DRAM nach einer dritten Ausführungsform,
Fig. 18 eine Querschnittsdarstellung einer Speicherzelle eines DRAM herkömmlicher Bauart,
Fig. 19-22 Querschnittsdarstellungen der Speicherzelle der Fig. 18, die aufeinanderfolgend die Schritte zu deren Herstellung zeigen, und
Fig. 23 eine Querschnittsdarstellung eines Beispiels eines herkömmlichen Kondensators.
Nachfolgend wird zuerst eine erste Ausführungsform der Erfindung beschrieben. Wie die Fig. 1-4 zeigen, weist ein DRAM ein Paar von Bitleitungen 2a und 2b, die mit einem Leseverstärker verbunden sind, und eine Mehrzahl von Wortleitungen 1a, 1b, 1c und 1d auf, die sich jeweils in einer zu den Bitleitungen 2a und 2b senkrech­ ten Richtung erstrecken. Eine Speicherzelle 3 ist in der Nähe des Schnittpunktes einer Bitleitung und einer Wortleitung gebildet. Die Speicherzelle 3 weist einen Transfergate-Transistor 4 und ei­ nen Kondensator 5 auf. Der Transfergate-Transistor 4 weist ein Paar von Source/Drain-Gebieten 6, 6, die in der Oberfläche des Silizi­ umsubstrats 40 gebildet sind, und eine auf der Oberfläche des Si­ liziumsubstrates 40 mit einem Gateisolierfilm 7 dazwischen ge­ bildete Gateelektrode 8 (1c) auf. Das Source/Drain-Gebiet 6 hat eine LDD (schwach dotierte Drain)-Struktur mit einem Dotierungs­ gebiet 6a niedriger Konzentration und einem Dotierungsgebiet 6b hoher Konzentration. Der Kondensator 5 hat eine Schichtstruktur aus einer unteren Elektrode 9, einer dielektrischen Schicht 10 und einer oberen Elektrode 11. Die untere Elektrode 9 hat eine Drei­ schichtstruktur aus einer Wolframsilizidschicht 9a mit 1000-2000 Å Schichtdicke, einer polykristallinen Siliziumschicht 9b von 1000-2000 Å Schichtdicke und einer zweiten Wolframsilizidschicht 9c mit 1000-2000 Å Schichtdicke. Die Umfangs- bzw. Seitenfläche der poly­ kristallinen Siliziumschicht 9b ist bezüglich der Umfangs- bzw. Seitenflächen der ersten und zweiten Wolframsilizidschicht 9a und 9c konvex. Die konkav-konvexe Oberfläche der Seitenflächen der ersten und zweiten Wolframsilizidschicht 9a und 9c und der poly­ kristallinen Siliziumschicht 9b ist längs des gesamten Umfangs der Seitenfläche der unteren Elektrode 9 gebildet. Die erste Wolfram­ silizidschicht 9a ist mit einem Source/Drain-Gebiet 6 des Trans­ fergate-Transistors 4 verbunden. Die dielektrische Schicht 10 ist aus einem Oxidfilm, einem Nitridfilm oder einer zusammengesetzten Schicht aus einem Nitridfilm und einem Oxidfilm gebildet. Die obe­ re Elektrode 11 ist aus einer polykristallinen Siliziumschicht mit etwa 2000 Å Schichtdicke gebildet.
Die Oberfläche des Kondensators 5 ist mit einem dicken Zwischen­ schicht-Isolierfilm 14 bedeckt. Die Bitleitung 2b ist über ein Kontaktloch 15, das im Zwischenschicht-Isolierfilm 14 gebildet ist, mit dem Source/Drain-Gebiet 6 verbunden.
Nachfolgend werden die Schritte der Herstellung der in den Fig. 1 und 2 gezeigten Speicherzelle erläutert. Die Fig. 5-11 und 12-15 sind Querschnittsdarstellungen der Speicherzelle entspre­ chend den Fig. 1 bzw. 2, die den ersten bis siebenten bzw. vierten bis siebenten Schritt der Herstellung in ihrer Reihenfolge zeigen. Wie Fig. 5 zeigt, wird auf der Oberfläche des Silizium­ substrates 40 unter Anwendung des LOCOS-Verfahrens ein Feldiso­ lierfilm 13 gebildet. Dann wird der Siliziumoxidfilm 7 z. B. durch thermische Oxidation auf der Oberfläche des Siliziumsubstrates 40 gebildet. Auf der Oberfläche des Siliziumoxidfilms 7 werden auf­ einanderfolgend unter Anwendung z. B. der CVD (chemischen Gaspha­ senabscheidung) aufeinanderfolgend die polykristalline Silizium­ schicht 8 und ein Siliziumoxidfilm 12a gebildet.
Wie Fig. 6 zeigt, werden der Siliziumoxidfilm 12a und die poly­ kristalline Siliziumschicht 8 mittels Photolithographie und Ätzen in eine vorbestimmte Konfiguration gemustert, um die Gateelektrode 8 und die Wortleitung 1d zu bilden. Ein Isolierfilm 12b, etwa ein Siliziumoxidfilm, wird auf der gesamten Oberfläche ausgebildet.
Wie Fig. 7 zeigt, wird der Isolierfilm 12b anisotrop geätzt, um die Isolierschicht 12 zu bilden, die die Oberfläche und die Sei­ tenflächen der Gateelektrode 8 und der Wortleitung 1d bedeckt.
Unter Verwendung der mit der Isolierschicht 12 bedeckten Gateelek­ trode 8 als Maske werden Dotierungsionen 16 in das Siliziumsub­ strat 40 ionenimplantiert, um Source/Drain-Gebiete 6, 6 zu bilden, die jeweils ein Dotierungsgebiet 6a niedriger Konzentration und ein Dotierungsgebiet 6b hoher Konzentration aufweisen.
Wie in den Fig. 8 und 12 gezeigt, wird zuerst eine Wolframsili­ zidschicht 9a mit einer Schichtdicke von etwa 1000-2000 Å auf dem gesamten Siliziumsubstrat 40 unter Anwendung eines Sputterver­ fahrens gebildet. Dann wird auf deren Oberfläche unter Anwendung des CVD-Verfahrens die polykristalline Siliziumschicht 9b mit ei­ ner Schichtdicke von etwa 1000-2000 Å gebildet. Als nächstes wird eine zweite Wolframsilizidschicht 9c mit etwa 1000-2000 Å Schichtdicke, wieder unter Anwendung des Sputterverfahrens, gebil­ det.
Wie die Fig. 9 und 13 zeigen, wird auf der Oberfläche der zwei­ ten Wolframsilizidschicht 9c mittels Photolithographie ein Resist­ muster 18 einer vorbestimmten Konfiguration ausgebildet. Unter Nutzung des Resistmusters 18 als Maske werden beispielsweise mit­ tels Plasmaätzen die zweite Wolframsilizidschicht 9c, die polykri­ stalline Siliziumschicht 9b und die erste Wolframsilizidschicht 9a geätzt. Das Plasmaätzen wird unter Verwendung eines Mischgases aus SF6/CH2F2/CL2 als Reaktionsgas mit einer Durchflußrate von 4/25/80 sccm, einem Druck von 10 mTorr und einer Hochfrequenz-Ausgangslei­ stung von 25 W ausgeführt. Die Ätzrate der ersten und zweiten Wol­ framsilizidschicht 9a und 9c unterscheidet sich von derjenigen der polykristallinen Siliziumschicht 9b, womit die drei Schichten ent­ sprechend der Konfiguration des Resists 18 so gemustert werden, daß die Seitenfläche der polykristallinen Siliziumschicht 9b ge­ genüber den Seitenwänden der ersten und zweiten Wolframsilizid­ schicht 9a und 9c nach innen verschoben ist. Auf diese Weise wird zwischen der ersten Wolframsilizidschicht 9a und der zweiten Wol­ framsilizidschicht 9c ein konkaver Abschnitt gebildet. Die geätzte Oberfläche der Seitenwand der polykristallinen Siliziumschicht 9b ist so gebildet, daß sie im wesentlichen senkrecht verläuft.
Entsprechend den Fig. 10 und 14 wird ein Plasmaätzen mit einem anderen Reaktionsgas ausgeführt. Cl2 wird als Reaktionsgas mit ei­ ner Durchflußrate von 70 sccm verwendet. Das Ätzen wird mit einer Hochfrequenz-Ausgangsleistung von 10 W ausgeführt. Bezüglich der darunterliegenden Schicht wird ein Ätzen mit hoher Selektivität ausgeführt. Damit wird das Ätzen der ersten und zweiten Wolframsi­ lizidschicht 9a und 9c und der polykristallinen Siliziumschicht 9b abgeschlossen. Wie die Fig. 11 und 15 zeigen, wird auf der ge­ samten Oberfläche beispielsweise eine Siliziumnitridschicht gebil­ det, die einer thermischen Oxidation unterzogen wird, um einen dünnen Oxidfilm zu bilden. Dies ergibt die dielektrische Schicht 10, die aus einer zusammengesetzten Schicht eines Oxidfilms und eines Nitridfilms gebildet ist. Dann wird auf der gesamten Ober­ fläche z. B. durch ein CVD-Verfahren eine polykristalline Silizium­ schicht gebildet. Durch Bildung einer Öffnung in der Nähe des Bit­ leitungs-Kontaktabschnitts wird die obere Elektrode 11 aus der polykristallinen Siliziumschicht gebildet.
Schließlich werden der Zwischenschicht-Isolierfilm 14 und die Bit­ leitung 2b gebildet, womit die Herstellung der Speicherzelle been­ det ist.
Das Verfahren zur Bildung der konkav-konvexen Oberfläche an der Seitenwand der unteren Elektrode 9 wird durch Ausnutzung des Un­ terschiedes in den Ätzraten zwischen der ersten und zweiten Wol­ framsilizidschicht 9a und 9c und der polykristallinen Silizium­ schicht 9b ausgeführt. Das Ätzverfahren ist nicht auf ein Plasma­ ätzen beschränkt, vielmehr können unter der Voraussetzung, daß sich die Ätzraten der Mehrzahl von für die untere Elektrode 9 ver­ wendeten Materialien unterscheiden, andere Ätzverfahren verwendet werden.
Nachfolgend wird eine zweite Ausführungsform beschrieben. Fig. 16 ist eine Querschnittsansicht einer Speicherzelle entsprechend der zweiten Ausführungsform. Wie Fig. 16 zeigt, hat die Speicherzelle eine 5-Schichten-Struktur aus einer ersten, einer zweiten und ei­ ner dritten Wolframsilizidschicht 9a, 9c, 9e, die einen konvexen Abschnitt an der Seitenwandung der unteren Elektrode 9 bilden, und einer ersten und einer zweiten polykristallinen Siliziumschicht 9b und 9d, die jeweils einen konkaven Abschnitt an der Seitenwandung der unteren Elektrode 9 des Kondensators 5 bilden. Aus dieser Aus­ führungsform ist zu erkennen, daß die Anzahl der gestapelten Schichten nicht beschränkt ist. Die untere Elektrode 9 kann aus einer Schichtstruktur einer größeren Anzahl von Schichten gebildet werden, wenn die angestrebte Kapazität des Kondensators dies er­ fordert.
Nachfolgend wird eine dritte Ausführungsform erklärt. Fig. 17 ist eine Querschnittsdarstellung einer Speicherzelle entsprechend der dritten Ausführungsform. Anders als bei der zweiten Ausführungs­ form, zeigt diese Ausführungsform einen Aufbau, der die Minimalan­ forderungen für die untere Elektrode 9 des Kondensators 5 erfüllt. Genauer gesagt, ist die unterste Schicht der unteren Elektrode 9 des Kondensators aus einer polykristallinen Siliziumschicht 9b mit einer Wolframsilizidschicht 9c darüber gebildet, um den konvexen Abschnitt an der Seitenwandung der unteren Elektrode 9 zu bilden. Aus dieser Ausführungsform ist zu ersehen, daß die rückseitige Oberfläche des hervorstehenden Abschnitts der Wolframsilizid­ schicht 9c als Kapazitätsgebiet dient, um die Kapazität des Kon­ densators zu erhöhen.
Obgleich oben Ausführungsformen beschrieben wurden, bei denen die die untere Elektrode bildenden Materialien polykristallines Sili­ zium und Wolframsilizid sind, sind die anwendbaren Materialien darauf nicht beschränkt, sondern es kann eine beliebige Kombina­ tion von Materialien mit hinreichender Leitfähigkeit und unter­ schiedlichen Ätzraten verwendet werden.
Der Kondensator der Halbleiterspeichereinrichtung entsprechend der Erfindung kann eine erhöhte Kapazität aufweisen, ohne daß die Flä­ che des Kondensators in der Ebene erhöht wird, weil die untere Elektrode eine Mehrzahl von leitenden Schichten mit einer abwech­ selnd konkav und konvex gebildeten Oberfläche aufweist, die an der Seitenwandung der Schichtstruktur unter Ausnutzung unterschiedli­ cher Ätzraten gebildet ist.

Claims (11)

1. Stapelkondensator mit
einem Halbleitersubstrat (40) eines zweiten Leitungstyps mit einem Dotierungsgebiet (6) eines ersten Leitungstyps,
einer ersten leitenden Schicht (9b), die auf der Oberfläche des Halbleitersubstrates (40) mit einer Isolierschicht (12, 13) dazwi­ schen gebildet ist und von der ein Abschnitt mit dem Dotierungs­ gebiet (6) verbunden ist,
einer zweiten leitenden Schicht (9c), die auf die Oberfläche der ersten leitenden Schicht (9b) geschichtet ist und eine Umfangsflä­ che hat, die über die Umfangsfläche der ersten leitenden Schicht hinaussteht,
einer dielektrischen Schicht (10), die die Oberflächen der ersten und zweiten leitenden Schicht (9b, 9c) bedeckt, und
einer die Oberfläche der dielektrischen Schicht (10) bedeckenden Elektrodenschicht (11).
2. Stapelkondensator nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite leitende Schicht (9b, 9c) aus unter­ schiedlichen Materialien gebildet sind.
3. Stapelkondensator nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die erste leitende Schicht (9b) ein Material auf­ weist, das eine größere Ätzselektivität als dasjenige der zweiten leitenden Schicht (9c) hat.
4. Stapelkondensator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste leitende Schicht (9b) polykristalli­ nes Silizium und die zweite leitende Schicht (9c) Wolframsilizid aufweist.
5. Stapelkondensator mit
einem Halbleitersubstrat (40) eines zweiten Leitungstyps mit einem Dotierungsgebiet (6) eines ersten Leitungstyps,
einer ersten leitenden Schicht (9a), die auf der Oberfläche des Halbleitersubstrates (40) mit einer Isolierschicht (12, 13) dazwi­ schen gebildet ist und von der ein Abschnitt mit dem Dotierungs­ gebiet (6) verbunden ist,
einer zweiten leitenden Schicht (9b), die auf die Oberfläche der ersten leitenden Schicht (9a) geschichtet ist und eine Umfangsfl­ äche hat, die gegenüber der Umfangsfläche der ersten leitenden Schicht zurückgesetzt ist,
einer dritten leitenden Schicht (9c), die auf der Oberfläche der zweiten leitenden Schicht (9b) gebildet ist und eine Umfangsfläche hat, die gegenüber der Umfangsfläche der zweiten leitenden Schicht (9b) hervorsteht,
einer die Oberfläche der ersten, zweiten und dritten leitenden Schicht (9a, 9b, 9c) bedeckenden dielektrischen Schicht (10) und
einer die Oberfläche der dielektrischen Schicht (10) bedeckenden Elektrodenschicht (11).
6. Stapelkondensator nach Anspruch 5, dadurch gekennzeichnet, daß die erste und dritte leitende Schicht aus einem sich vom Mate­ rial der zweiten leitenden Schicht (9b) unterscheidenden Material gebildet sind.
7. Stapelkondensator nach Anspruch 6, dadurch gekennzeichnet, daß die zweite leitende Schicht (9b) ein Material mit einer ande­ ren Ätzselektivität als die erste und dritte leitende Schicht (9a, 9c) aufweist.
8. Stapelkondensator nach einem der Ansprüche 5-7, dadurch gekennzeichnet, daß die zweite leitende Schicht (9b) polykristal­ lines Silizium und die erste und dritte leitende Schicht (9a, 9c) Wolframsilizid aufweisen.
9. Verfahren zur Herstellung eines Stapelkondensators nach einem der Ansprüche 1-8 mit den Schritten:
aufeinanderfolgendes Bilden einer ersten leitenden Schicht (9b) und einer zweiten leitenden Schicht (9c) aus unterschiedlichen Materialien über der Oberfläche einer Isolierschicht (12, 13) auf einem Halbleitersubstrat (40), von dem ein Abschnitt in der Iso­ lierschicht freigelegt ist,
Mustern der ersten leitenden Schicht (9b) und der zweiten leiten­ den Schicht (9c) in eine vorbestimmte Konfiguration derart, daß die Umfangsfläche der ersten leitenden Schicht (9b) gegenüber der Umfangsfläche der zweiten leitenden Schicht (9c) zurückgesetzt ist, Bilden einer dielektrischen Schicht (10) auf der Oberfläche der ersten und zweiten leitenden Schicht (9b, 9c) und
Bilden einer dritten leitenden Schicht (11) auf der Oberfläche der dielektrischen Schicht (10).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt des Musterns der ersten (9b) und der zweiten leitenden Schicht (9c) in eine vorbestimmte Konfiguration durch Trockenätzen mit einer großen Ätzselektivität für die erste leitende Schicht (9b) ausgeführt wird.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet,
daß der Schritt des aufeinanderfolgenden Bildens der ersten (9b) und der zweiten leitenden Schicht (9c) die Schritte des Bildens einer polykristallinen Siliziumschicht (9b) auf der Ober­ fläche der Isolierschicht durch CVD-Verfahren und
Bildens einer Silizidschicht (9c) auf der Oberfläche der polykri­ stallinen Siliziumschicht (9b) unter Anwendung eines Sputterver­ fahrens aufweist.
DE4238081A 1992-01-21 1992-11-11 Stapelkondensator und Verfahren zu dessen Herstellung Expired - Fee Related DE4238081C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4008617A JPH05198768A (ja) 1992-01-21 1992-01-21 半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4238081A1 true DE4238081A1 (en) 1993-07-22
DE4238081C2 DE4238081C2 (de) 1995-05-24

Family

ID=11697912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4238081A Expired - Fee Related DE4238081C2 (de) 1992-01-21 1992-11-11 Stapelkondensator und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
JP (1) JPH05198768A (de)
KR (1) KR970007220B1 (de)
DE (1) DE4238081C2 (de)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766313A1 (de) * 1995-09-29 1997-04-02 Siemens Aktiengesellschaft Stapelkondensator für DRAM-Bauteile
EP0862207A1 (de) * 1997-02-27 1998-09-02 Siemens Aktiengesellschaft Verfahren zur Herstellung eines DRAM-Grabenkondensators
EP1700618A1 (de) 2005-03-11 2006-09-13 Goldschmidt GmbH Langzeitstabile kosmetische Emulsionen
EP2000124A1 (de) 2007-06-08 2008-12-10 Evonik Goldschmidt GmbH Kosmetische und pharmazeutische Öl-in-Wasser-Emulsionen mit einem Esterquat
DE102007040001A1 (de) 2007-08-23 2009-02-26 Evonik Goldschmidt Gmbh Neue zwitterionische Verbindungen enthaltende Formulierungen und deren Verwendung
EP2030605A1 (de) 2007-08-29 2009-03-04 Evonik Goldschmidt GmbH Verwendung estermodifizierter Organopolysiloxane zur Herstellung kosmetischer oder pharmazeutischer Kompositionen
EP2057995A2 (de) 2007-10-17 2009-05-13 Evonik Goldschmidt GmbH Bioaktive Zusammensetzung für kosmetische Anwendungen
DE102007055483A1 (de) 2007-11-21 2009-05-28 Evonik Goldschmidt Gmbh Kosmetische und dermatologische Formulierungen enthaltend Isononylbenzoat
DE102008022392A1 (de) 2008-05-06 2009-11-12 Evonik Goldschmidt Gmbh Kosmetika enthaltend Zistrosenkraut-Extrakte
DE102008001788A1 (de) 2008-05-15 2009-11-26 Evonik Goldschmidt Gmbh Verwendung organomodifizierter Siloxanblockcopolymere zur Herstellung kosmetischer oder pharmazeutischer Zusammensetzungen
DE102008001786A1 (de) 2008-05-15 2009-11-26 Evonik Goldschmidt Gmbh Verwendung organomodifizierter Siloxanblockcopolymere als Pflegewirkstoff zur Pflege von menschlichen oder tierischen Körperteilen
DE102008041020A1 (de) 2008-08-06 2010-02-11 Evonik Goldschmidt Gmbh Verwendung von Polysiloxanen mit quaternären Ammoniumgruppen zum Schutz von tierischen oder menschlichen Haaren vor Hitzeschädigung
DE102008042149A1 (de) 2008-09-17 2010-03-18 Evonik Goldschmidt Gmbh Kosmetische und dermatologische Formulierungen enthaltend Phenoxyalkylester
DE102008052341A1 (de) 2008-10-20 2010-04-22 Evonik Goldschmidt Gmbh Verwendung von Pflegeformulierungen enthaltend einen Extrakt aus Mangostan
EP2241352A2 (de) 2009-04-15 2010-10-20 Evonik Goldschmidt GmbH Verfahren zur Herstellung von geruchlosen Polyetheralkoholen mittels DMC-Katalysatoren und deren Verwendung in kosmetischen und/oder dermatologischen Zubereitungen
US7906664B2 (en) 2005-01-21 2011-03-15 Evonik Goldschmidt Gmbh Polyglycerol partial esters of polyricinoleic acid and polyfunctional carboxylic acids and the use thereof for producing emulsions and dispersions
EP2540170A1 (de) 2011-06-29 2013-01-02 Evonik Degussa GmbH Dermatologisch wirksamer Hefeextrakt

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9109051B2 (en) 2007-12-19 2015-08-18 Evonik Goldschmidt Gmbh Crosslinked hyaluronic acid in emulsion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295709A2 (de) * 1987-06-17 1988-12-21 Fujitsu Limited Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
JPH01120050A (ja) * 1987-11-02 1989-05-12 Hitachi Ltd 半導体記憶装置
EP0484088A1 (de) * 1990-10-29 1992-05-06 Nec Corporation DRAM Zelle mit Stapelkondensator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143840A (ja) * 1986-12-08 1988-06-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0210762A (ja) * 1988-06-28 1990-01-16 Mitsubishi Electric Corp キャパシタ
JPH0316258A (ja) * 1989-06-14 1991-01-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295709A2 (de) * 1987-06-17 1988-12-21 Fujitsu Limited Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
JPH01120050A (ja) * 1987-11-02 1989-05-12 Hitachi Ltd 半導体記憶装置
EP0484088A1 (de) * 1990-10-29 1992-05-06 Nec Corporation DRAM Zelle mit Stapelkondensator

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766313A1 (de) * 1995-09-29 1997-04-02 Siemens Aktiengesellschaft Stapelkondensator für DRAM-Bauteile
EP0862207A1 (de) * 1997-02-27 1998-09-02 Siemens Aktiengesellschaft Verfahren zur Herstellung eines DRAM-Grabenkondensators
US6022786A (en) * 1997-02-27 2000-02-08 Siemens Aktiengesellschaft Method for manufacturing a capacitor for a semiconductor arrangement
US7906664B2 (en) 2005-01-21 2011-03-15 Evonik Goldschmidt Gmbh Polyglycerol partial esters of polyricinoleic acid and polyfunctional carboxylic acids and the use thereof for producing emulsions and dispersions
EP1700618A1 (de) 2005-03-11 2006-09-13 Goldschmidt GmbH Langzeitstabile kosmetische Emulsionen
EP2000124A1 (de) 2007-06-08 2008-12-10 Evonik Goldschmidt GmbH Kosmetische und pharmazeutische Öl-in-Wasser-Emulsionen mit einem Esterquat
DE102007040001A1 (de) 2007-08-23 2009-02-26 Evonik Goldschmidt Gmbh Neue zwitterionische Verbindungen enthaltende Formulierungen und deren Verwendung
DE102007041028A1 (de) 2007-08-29 2009-03-05 Evonik Goldschmidt Gmbh Verwendung estermodifizierter Organopolysiloxane zur Herstellung kosmetischer oder pharmazeutischer Kompositionen
EP2030605A1 (de) 2007-08-29 2009-03-04 Evonik Goldschmidt GmbH Verwendung estermodifizierter Organopolysiloxane zur Herstellung kosmetischer oder pharmazeutischer Kompositionen
DE102007049612A1 (de) 2007-10-17 2009-06-10 Evonik Goldschmidt Gmbh Bioaktive Zusammensetzung für kosmetische Anwendungen
US8420137B2 (en) 2007-10-17 2013-04-16 Evonik Goldschmidt Gmbh Bioactive composition for cosmetic applications
EP2057995A2 (de) 2007-10-17 2009-05-13 Evonik Goldschmidt GmbH Bioaktive Zusammensetzung für kosmetische Anwendungen
US9011826B2 (en) 2007-11-21 2015-04-21 Evonik Degussa Gmbh Cosmetic and dermatological formulations including isononyl benzoate
DE102007055483A1 (de) 2007-11-21 2009-05-28 Evonik Goldschmidt Gmbh Kosmetische und dermatologische Formulierungen enthaltend Isononylbenzoat
DE102008022392A1 (de) 2008-05-06 2009-11-12 Evonik Goldschmidt Gmbh Kosmetika enthaltend Zistrosenkraut-Extrakte
DE102008001788A1 (de) 2008-05-15 2009-11-26 Evonik Goldschmidt Gmbh Verwendung organomodifizierter Siloxanblockcopolymere zur Herstellung kosmetischer oder pharmazeutischer Zusammensetzungen
DE102008001786A1 (de) 2008-05-15 2009-11-26 Evonik Goldschmidt Gmbh Verwendung organomodifizierter Siloxanblockcopolymere als Pflegewirkstoff zur Pflege von menschlichen oder tierischen Körperteilen
US8466248B2 (en) 2008-05-15 2013-06-18 Evonik Goldschmidt Gmbh Use of emulsifier systems containing organomodified siloxane block copolymers for the preparation of cosmetic or pharmaceutical compositions
US8617529B2 (en) 2008-05-15 2013-12-31 Evonik Goldschmidt Gmbh Use of organomodified siloxane block copolymers as care active ingredient for the care of human or animal body parts
DE102008041020A1 (de) 2008-08-06 2010-02-11 Evonik Goldschmidt Gmbh Verwendung von Polysiloxanen mit quaternären Ammoniumgruppen zum Schutz von tierischen oder menschlichen Haaren vor Hitzeschädigung
EP2153818A2 (de) 2008-08-06 2010-02-17 Evonik Goldschmidt GmbH Verwendung von Polysiloxanen mit quaternären Ammoniumgruppen zum Schutz von tierischen oder menschlichen Haaren vor Hitzeschädigung
EP2165696A1 (de) 2008-09-17 2010-03-24 Evonik Goldschmidt GmbH Kosmetische und dermatologische Formulierungen enthaltend Phenoxyalkylester
DE102008042149A1 (de) 2008-09-17 2010-03-18 Evonik Goldschmidt Gmbh Kosmetische und dermatologische Formulierungen enthaltend Phenoxyalkylester
DE102008052341A1 (de) 2008-10-20 2010-04-22 Evonik Goldschmidt Gmbh Verwendung von Pflegeformulierungen enthaltend einen Extrakt aus Mangostan
DE102009002371A1 (de) 2009-04-15 2010-10-21 Evonik Goldschmidt Gmbh Verfahren zur Herstellung von geruchlosen Polyetheralkoholen mittels DMC-Katalysatoren und deren Verwendung in kosmetischen und/oder dermatologischen Zubereitungen
EP2241352A2 (de) 2009-04-15 2010-10-20 Evonik Goldschmidt GmbH Verfahren zur Herstellung von geruchlosen Polyetheralkoholen mittels DMC-Katalysatoren und deren Verwendung in kosmetischen und/oder dermatologischen Zubereitungen
WO2013000717A2 (de) 2011-06-29 2013-01-03 Evonik Degussa Gmbh Dermatologisch wirksamer hefeextrakt
EP2540170A1 (de) 2011-06-29 2013-01-02 Evonik Degussa GmbH Dermatologisch wirksamer Hefeextrakt
US9655934B2 (en) 2011-06-29 2017-05-23 Evonik Degussa Gmbh Dermatologically effective yeast extract

Also Published As

Publication number Publication date
JPH05198768A (ja) 1993-08-06
KR930017186A (ko) 1993-08-30
DE4238081C2 (de) 1995-05-24
KR970007220B1 (ko) 1997-05-07

Similar Documents

Publication Publication Date Title
DE4136420C2 (de) Verfahren zur Bildung eines Kondensators
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4238081A1 (en) Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process
DE4208696A1 (de) Verfahren zum herstellen einer dram-speicheranordnung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
EP0744772A1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4203400A1 (de) Auf einem siliziumsubstrat gebildeter speicherkondensator
DE4142961A1 (de) Dram-speicheranordnung
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE10007018A1 (de) Halbleiterbauelemente mit Kondensator und Herstellungsverfahren hierfür
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
DE4213945A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE4316503A1 (de) Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE19546999C1 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
DE4029256A1 (de) Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung
DE4408565A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
DE3543937C2 (de)
DE4406850C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee