DE4222846A1

DE4222846A1 - Mosfet-multiplizierer

Info

Publication number: DE4222846A1
Application number: DE4222846A
Authority: DE
Inventors: Des Erfinders Auf Nennung Verzicht
Original assignee: KOREA TELECOMMUNICATION AUTHORITY SEOUL/SOUL KR
Current assignee: KOREA TELECOMMUNICATION AUTHORITY SEOUL/SOUL KR
Priority date: 1991-11-01
Filing date: 1992-07-11
Publication date: 1993-05-06
Anticipated expiration: 2012-07-12
Also published as: FR2683353B1; ES2040659B1; DK81992A; BE1005270A5; ES2040659R; DE4222846C2; GB2261093A; SE9201883L; NL9201248A; ES2040659A2; DK81992D0; SE9201883D0; FR2683353A1; US5237289A; LU88148A1; GB9213382D0; JPH05225365A; AT398010B; MC2322A1; GR920100399A

Description

Die Erfindung betrifft einen MOSFET-Multiplizierer zum Erzielen eines Operators zur präzisen Durchführung einer Multiplikation, insbesondere einen MOSFET-gesteuerten beziehungsweise - gere gelten Multiplizierer.

Mit der Entwicklung der Technologie hoch-integrierter Schalt kreise, der sogenannten VLSI-Technologie (Very Large Scale In tegration) ergab sich die Notwendigkeit, die Integrations- Technologie nicht nur in digitalen sondern auch in analogen Systemen anzuwenden. Die Digitaltechnologie wird zum Beispiel in Datenverarbeitungsanlagen benützt und auch in einem neuen Anwendungsbereich, der geeignet ist, die Arbeitsweise des menschlichen Gehirns nachzuahmen oder die Kommunikationstechnik zwischen ferngesteuerten Systemen oder zwischen verschiedenen Benutzern in Form eines neuronalen Netzes zu betreiben. In diesen letztgenannten Bereichen ist das Leistungsvermögen des digitalen Systems der vorbekannten Technologie hoch-integrier ter Schaltkreise begrenzt, sowohl was im klassischen Sinne den Algorithmen-Aspekt anbelangt, als auch was den Aspekt der simulierten Verwirklichung, das heißt, eine tatsächliche Verbindung von außerhalb, betrifft. Für den Multi plikationsprozeß, der auf einem die VLSI-Technologie benützen den Verfahren beruht, ergeben sich Schwierigkeiten, da sich die Ausdehnung der dafür notwendigen mikroelektronischen Bausteine beträchtlich vergrößert und da die System-Arbeitsgeschwindig keit zur Ausführung der Synchronisationsoperationen des Systems begrenzt ist. Hinzu kommt, daß die Technologie analoger inte grierter Schaltkreise aufgrund ihrer eingeschränkten Genauig keit und ihrer Schwierigkeit in der System-Gestaltung Probleme hat, die Technologie hoch-integrierter Schaltkreise zu verwen den.

Es ist Aufgabe der Erfindung, einen MOSFET-gesteuerten be ziehungsweise - geregelten Multiplizierer zu Verfügung zu stellen, einen Operator zur präzisen Durchführung einer Multi plikation bereitstellt und sowohl die für die Ausführung des digitalen Systems vorteilhafte VLSI-Technologie als auch einen neuen analogen integrierten Schaltkreis verwendet.

Diese Aufgabe wird bei einem Multiplizierer der eingangs be schriebenen Art erfindungsgemäß dadurch gelöst, daß der MOSFET- Multiplizierer eine MOSFET-Linearschaltung umfaßt zur linearen Veränderung eines Ausgangsstromes I aus einem Knotenpunkt A, das heißt, aus einem speziellen Verbindungspunkt, in Abhängig keit von einer aus einer Eingangsspannungsquelle Vg gespeisten Eingangsspannung und in Abhängigkeit von einer aus Spannungs quellen Vx und -Vx gespeisten symmetrischen Eingangsspannung. Dabei wird im Betrieb die Eingangsspannungsquelle Vg operativ verknüpft mit der symmetrischen Eingangsspannung aus den Spannungsquellen Vx und -Vx. An einem Impedanzelement Z, welches mit dem Knotenpunkt A der MOSFET-Linearschaltung und mit Masse verbunden ist, läßt sich eine Ausgangsspannung ab greifen.

Der Operator zur präzisen Durchführung einer Multiplikation wird insbesondere dadurch gewonnen, daß die Offset-Spannung eines MOSFETs durch Benutzung symmetrischer Spannungen angepaßt wird, um den durch den MOSFET fließenden, nicht-linearen Strom zu beseitigen und dadurch die Genauigkeit des Multiplizierers beträchtlich zu steigern. Dabei werden die symmetrischen Spannungen an einen im Multiplizierer enthaltenen, als Wider stand geschalteten MOSFET und an einen ebenfalls enthaltenen Stromspiegelschaltkreis angeschlossen.

In einer bevorzugten Ausführungsform beinhaltet die MOSFET- Linearschaltung ein mit der Spannungsquelle Vx und mit der Drain-Elektrode eines MOSFET M1 verbundenes erstes Widerstands element. Die Gate-Elektrode des MOSFETs M1 ist mit der Spannungsquelle Vg verbunden. Ein zweites Widerstandselement ist mit der Spannungsquelle -Vx und mit der Quell-Elektrode des MOSFETs M1 verbunden. Eine erste Stromquelle, welche als Strom quelle für die Offset-Kontrolle betrieben wird, ist mit der Spannungsquelle Vx und mit dem Knotenpunkt A verbunden, eine zweite Stromquelle ist als Stromspiegelschaltkreis mit dem Knotenpunkt A und mit der Spannungsquelle -Vx verbunden.

In einer weiteren Ausführungsform kann vorgesehen sein, daß das erste Widerstandselement aus einem MOSFET M4 gebildet wird, mit miteinander verbundenen Gate- und Drain-Elektroden, die mit der Spannungsquelle Vx verbunden sind, und mit einer mit der Drain- Elektrode des MOSFETs M1 verbundenen Quell-Elektrode.

Günstig ist es, als zweites Widerstandselement einen MOSFET M5 zu verwenden, mit miteinander verbundenen Drain- und Gate-Elek troden, die mit der Quell-Elektrode von MOSFET M1 verbunden, sind und mit einer mit der Spannungsquelle -Vx verbundenen Quell-Elektrode.

Es kann auch vorgesehen sein, daß die erste Stromquelle aus einem MOSFET M3 gebildet wird, dessen Drain-Elektrode mit der Spannungsquelle Vx und dem ersten Widerstandselement verbunden ist, dessen Quell-Elektrode mit dem Knotenpunkt A und dessen Gate-Elektrode mit einer Referenzspannung aus einer Referenz spannungsquelle Vr verbunden ist.

In einer besonderen Ausführungsform wird die zweite Stromquelle aus einem MOSFET M2 gebildet, dessen Drain-Elektrode mit dem Knotenpunkt A verbunden ist, und dessen Quell- und Gate-Elek troden mit dem zweiten Widerstandselement und mit der Spannungsquelle -Vx verbunden sind.

Es ist weiterhin Aufgabe der Erfindung, einen analog-digitalen Hybridschaltkreis in Form einer künstlichen neuronalen Synapse zur Realisierung einer Architektur für eine neue Computergene ration zu Verfügung zu stellen.

Diese Aufgabe wird in einer Ausführungsform dadurch gelöst, daß ein MOSFET M8 zwischen dem Knotenpunkt A und dem Impedanzele ment Z eingefügt und mit den genannten Bauteilen verbunden wird. Die Gate-Elektrode des MOSFETs M8 empfängt ein neuronales Zustandssignal und arbeitet somit als neuronales Synapsen-Netz werk.

In einer anderen Ausführungsform kann ein MOSFET M6 zur Auf nahme einer Spannung aus der Spannungsquelle Vx zwischen der Spannungsquelle Vx und der MOSFET-Linearschaltung und ein MOSFET M7 zur Aufnahme einer Spannung aus der Spannungsquelle -Vx zwischen der Spannungsquelle -Vx und der MOSFET-Linear schaltung angeordnet werden, wobei die jeweiligen Gate-Elek troden der MOSFETs M6 und M7 miteinander verbunden sind, um ein neuronales Zustandssignal zu empfangen und somit als neuronales Synapsen-Netzwerk zu arbeiten.

Der bevorzugte Schaltkreis des MOSFET-Multiplizierers umfaßt eine Anzahl MOSFETs und ein Impedanzelement. Insbesondere um faßt der MOSFET-Multiplizierer dieser bevorzugten Ausführungs form einen MOSFET M1 mit einer Quell-, einer Drain- und einer Gate-Elektrode, wobei die Gate-Elektrode mit der Spannungs quelle Vg verbunden ist. Ein MOSFET M4 wird benutzt mit mitein ander verbundenen Gate- und Drain-Elektroden, die mit der Spannungsquelle Vx verbunden sind, und mit einer mit der Drain- Elektrode des MOSFETs M1 verbundenen Quell-Elektrode. Weiter wird ein MOSFET M5 benutzt mit miteinander verbundenen Drain- und Gate-Elektroden, die mit der Quell-Elektrode von MOSFET M1 verbunden sind und mit einer Quell-Elektrode, welche mit der Spannungsquelle -Vx verbunden ist. Ein ebenfalls benutzter MOSFET M3 ist über seine Drain-Elektrode mit der Spannungs quelle Vx und über seine Quell-Elektrode mit dem Knotenpunkt A verbunden; seine Gate-Elektrode ist so verschaltet, daß sie eine Referenzspannung von einer Spannungsquelle Vr aufnehmen kann. Ein MOSFET M2 mit einer Quell-, einer Drain- und einer Gate-Elektrode wird ebenfalls in dieser bevorzugten Aus führungsform des Multiplizierers verwendet. Die Drain-Elektrode des MOSFETs M2 ist mit dem Knotenpunkt A, die Quell-Elektrode mit der Quell-Elektrode des MOSFETs M5 und mit der Spannungs quelle -Vx und die Gate-Elektrode mit der Gate-Elektrode des MOSFETs M3 und mit der Quell-Elektrode des MOSFETs M1 verbun den. An dem mit dem Knotenpunkt A und mit Masse verbundenem Im pedanzelement Z läßt sich eine Ausgangsspannung Vo abgreifen.

Eine bevorzugte Ausführungsform des MOSFET-Multiplizierers um faßt außerdem einen zwischen dem Knotenpunkt A und dem Impe danzelement Z angeordneten und mit den genannten Bauteilen ver bundenen MOSFET M8, dessen Gate-Elektrode ein neuronales Zu standssignal empfangen und somit als neuronales Synapsen-Netz werk arbeiten kann.

Die miteinander verbundenen MOSFETs M1, M2, M3, M4 und M5 de finieren eine MOSFET-Linearschaltung. Eine bevorzugte Aus führungsform des MOSFET-Multiplizierers umfaßt außerdem einen zwischen der Spannungsquelle Vx und der MOSFET-Linearschaltung angeordneten MOSFET M6, der somit eine Verbindung herstellt zwischen der Spannungsquelle Vx und der MOSFET-Linearschaltung. Außerdem umfaßt diese bevorzugte Ausführungsform einen zwischen der Spannungsquelle -Vx und der MOSFET-Linearschaltung angeord neten MOSFET M7, der somit eine Verbindung herstellt zwischen der Spannungsquelle -Vx und der MOSFET Linearschaltung. Die je weiligen Gate-Elektroden der MOSFETs M6 und M7 sind miteinander verbunden, empfangen ein neuronales Zustandssignal und arbeiten als neuronales Synapsen-Netzwerk. Das heißt also, die MOSFETs M6 und M7 sind über eine elektrisch leitfähige Verbindung mit den Spannungsquellen Vx und -Vx und mit der MOSFET-Linear schaltung verschaltet, und ihre Gate-Elektroden sind miteinan der verbunden, um ein neuronales Zustandssignal aufzunehmen und somit als neuronales Synapsen-Netzwerk zu arbeiten. An einem Impedanzelement Z kann eine Ausgangsspannung Vo abgegriffen werden, wobei das Impedanzelement Z mit dem Knotenpunkt A und mit Masse verbunden ist.

In einer bevorzugten Ausführungsform ist der MOSFET M6 an die Spannungsquelle Vx und an die MOSFETs M4 und M3 der MOSFET- Linearschaltung angeschlossen. Der MOSFET M7 ist mit der Spannungsquelle -Vx und mit den MOSFETs M2 und M5 der MOSFET- Linearschaltung verbunden. Die jeweiligen Gate-Elektroden der MOSFETs M6 und M7 sind miteinander verbunden, um ein neuronales Zustandssignal aufzunehmen und somit als neuronales Synapsen- Netzwerk zu arbeiten.

Die folgende Beschreibung einer bevorzugten Ausführungsform der Erfindung dient im Zusammenhang mit der Zeichnung der näheren Erläuterung. Es zeigen:

Fig. 1A das Symbol eines MOSFETs;

Fig. 1B einen Ersatzschaltkreis eines nicht im Sättigungsbereich betriebenen MOSFETs;

Fig. 2 einen vereinfachten schematischen Schaltkreis der Erfindung;

Fig. 3 einen Schaltkreis des erfindungsgemäßen MOSFET-Multiplizierers;

Fig. 4 eine erste Anwendungsform der Erfindung und

Fig. 5 eine zweite Anwendungsform der Erfindung.

In allen Figuren sind identische Teile mit identischen Bezugs zeichen versehen.

Fig. 1B zeigt das Symbol eines MOSFETs mit einer Gate-Elek trode, einer Quell-Elektrode und einer Drain-Elektrode.

Fig. 1B zeigt einen Ersatzschaltkreis eines nicht im Sättigungsbereich betriebenen MOSFETs, bei welcher die Drain stromcharakteristik im Widerstandsbereich durch die folgenden Gleichungen ausgedrückt werden kann:

Dabei ist

µ: die Mobilität der Majoritätsladungsträger,
Cox: die Gatekapazität pro Einheitsfläche,
L: die Länge des Kanals,
W: die Breite des Kanals in senkrechter Richtung zu L,
Vds: die Spannung zwischen der Drain- und der Quell-Elektrode,
Vgs: die Spannung zwischen der Gate- und der Quell-Elektrode und
Vt: die Schwellspannung.

Fig. 2 zeigt eine schematische Darstellung der erfindungs gemäßen Schaltung. Dabei ist eine Spannungsquelle Vx über ein erstes Widerstandselement 10, einen MOSFET M1 und ein zweites Widerstandselement 20 mit einer Spannungsquelle -Vx verbunden. Außerdem ist die Spannungsquelle Vx über eine erste Stromquelle 30, einen Knotenpunkt A und eine zweite Stromquelle 40 mit der Spannungsquelle -Vx verbunden. Das Potentialniveau Vxp an der Drain-Elektrode des MOSFETs M1 steht in einem symmetrischen Verhältnis relativ zum Potentialniveau -Vxp der Quell-Elektrode des MOSFETs M1. Eine Spannungsquelle Vg wird an die Gate-Elek trode des MOSFETs M1 angeschlossen, dessen Funktion nachfolgend beschrieben wird. Es wird betont, daß, wie auch in der Zeichnung ersichtlich, die Spannungsquellen Vx und -Vx gleich zeitig symmetrische Eingangsspannungen an den Schaltkreis liefern.

Wie in der Zeichnung dargestellt, fließt ein Strom I1 durch den als Widerstand geschalteten MOSFET M1. Der Strom I1 kann durch die folgenden Gleichungen beschrieben werden:

Il = (Cox · W · µ)/L [(Vgs - Vt) Vds - V²ds/2]
= a [(Vg + Vxp - Vt) 2Vxp - 4Vxp²/2]
= a (Vg - Vt) 2Vxp
= a · Vg · Vds - β (3)

Dabei ist

a = (Cox · W · µ)/L
Vd = Vxp, Vs = -Vxp
Vds = 2Vxp und β ein einen Offset beschreibender Term.

Wird durch Verwendung einer weiteren Stromquelle, die einen Strom mit demselben Betrag liefert wie die erste Stromquelle, beispielsweise durch einen Stromspiegelschaltkreis, der β-Term kompensiert, so wird dadurch der quadratische Term in Gleichung (1) eliminiert, so daß der resultierende Strom I einen Wert an nimmt, der sich proportional zum Produkt der Spannungen Vg und Vds verhält. Daraus resultiert die Grundlage für die Anwendung als Multiplizierer.

Fig. 3 zeigt einen Schaltkreis eines erfindungsgemäßen MOSFET- Multiplizierers. Die Spannungsquelle Vx ist über einen MOSFET M4, dessen Gate- und Drain-Elektroden miteinander verbunden sind, einen MOSFET M1, an dessen Gate-Elektrode eine Spannung aus der Spannungsquelle Vg angelegt werden kann, und einen MOSFET M5, dessen Gate- und Drain-Elektrode miteinander verbun den sind, mit der Spannungsquelle -Vx verbunden. Außerdem ist die Spannungsquelle Vx über einen als Stromquelle für die Off- set-Steuerung beziehungsweise Regelung betriebenen MOSFET M3, einen Knotenpunkt A und einen MOSFET M2 mit der Spannungsquelle -Vx verbunden. Der MOSFET M2, dessen Gate-Elektrode mit der Gate-Elektrode des MOSFETs M5 verbunden ist, arbeitet als Stromspiegelschaltkreis. Insgesamt wird da durch eine MOSFET-Linearschaltung 1 gebildet, deren Eingangs- Anschlüsse mit den Spannungsquellen Vx und -Vx verbunden sind. Über den Knotenpunkt A kann eine Ausgangsspannung Vo ausgegeben werden; er ist über ein Impedanzelement Z, dessen Funktion im folgenden beschrieben wird, mit Masse verbunden.

Wie aus der Zeichnung ersichtlich, fließt der Strom I1 durch den als Stromspiegelschaltkreis wirkenden MOSFET M2. Der Strom I1 ist äquivalent zu dem durch den MOSFET M1 fließenden Strom. Der Strom I2 fließt durch den als Stromquelle betriebenen MOSFET M3. Da sich der Ausgangsstrom I sowohl zum Strom I1 als auch zum Strom I2 linear verhält, nimmt die Ausgangsspannung Vo am Impedanzelement einen Wert an, der proportional ist zum Pro dukt der Eingangsspannungen der Spannungsquellen Vx und Vg. Solch ein Operator zur Bildung eines Produktes kann erfindungs gemäß durch Anwendung des in Fig. 3 gezeigten Schaltkreises realisiert werden, wobei das lineare Verhalten des nicht im Sättigungsbereich betriebenen MOSFETs Anwendung findet. An die Gate-Elektrode des MOSFETs M3 wird eine Referenzspannung Vr an gelegt, so daß der durch den MOSFET M2 fließende Strom den gleichen Wert annimmt wie der Strom, welcher durch den MOSFET M1 fließt.

Fig. 4 zeigt in Verbindung mit Fig. 3 eine erste Anwendungs form der Erfindung. Dabei ist ein MOSFET M8 zwischen dem Knotenpunkt A und dem Impedanzelement Z angeordnet und an die genannten Bauteile angeschlossen; er kann über seine Gate-Elek trode ein neuronales Zustandssignal empfangen und die somit als neuronales Synapsen-Netzwerk arbeiten. Entsprechend der vorbe schriebenen Anwendungsform kann durch Einstellung der Spannung der Spannungsquelle Vx auf einen vorbestimmten Wert durch die das Synapsengewicht des neuronalen Netzwerkes be stimmende Spannung der Spannungsquelle Vg und durch Anlegen des Pulssignals des neuronalen Zustandes an die Gate-Elektrode des MOSFETs M8 ein Schaltkreis zur Realisierung der grundlegenden Struktur eines neuronalen Synapsen-Netzwerkes erreicht werden, das mit Hilfe eines in der Zeichnung nicht gezeigten integrie renden Kondensators den neuronalen Zustand elektrisch speichert. Es kann auch ein neues hybrides neuronales Synapsen-Netzwerk erzielt werden, das in Folge der Benutzung von wenigen MOSFETs eine vollständig asynchrone Betriebsweise mit einer sehr kurzen Verarbeitungszeit ermöglicht.

Fig. 5 zeigt in Verbindung mit Fig. 3 eine zweite Anwendungs form der Erfindung, bei welcher an den Eingangs-Anschlüssen MOSFETs M6 und M7 vorgesehen sind, das heißt, sowohl zwischen der Spannungsquelle Vx und dem MOSFET M4 als auch zwischen der Spannungsquelle -Vx und dem MOSFET M5 ist jeweils ein MOSFET vorgesehen. Die Gate-Elektroden der beiden MOSFETs M6 und M7 sind miteinander verbunden und ermöglichen somit, daß über sie ein neuronales Zustandssignal eingegeben werden kann. Wird kein Eingangssignal eingegeben, so kann dadurch der Stromverbrauch der MOSFETs M1 und M2 eliminiert werden.

Mit der zweiten Ausführungsform der Erfindung wird ein weiteres neues neuronales Synapsen-Netzwerk vorgestellt, das den Leistungsverbrauch minimiert. Dies ist für hohe Packungsdichten des Systems erforderlich.

Die vorbeschriebene Erfindung ermöglicht durch Anwendung der linearen Charakteristik von MOSFETs nicht nur eine einfache und exakte Multiplikationsoperation, sondern erzielt auch ein ge mischtes analog-digitales künstliches neuronales Synapsen-Netz werk, wodurch ein neuronales Netzwerk realisiert werden kann. Somit kann das technische Prinzip der Erfindung vorteilhaft in der neuen Generation von Datenverarbeitungsanlagen angewandt werden.

Claims

1. MOSFET-gesteuerter beziehungsweise - geregelter Multi plizierer mit einer MOSFET-Linearschaltung (1) zur linearen Veränderung eines Ausgangsstromes I zu einem Knotenpunkt A in Abhängigkeit von einer aus einer Ein gangsspannungsquelle Vg gespeisten Eingangsspannung und einer aus Spannungsquellen Vx und -Vx gespeisten symmetrischen Eingangsspannung, wobei die aus der Ein gangsspannungsquelle Vg gespeiste Eingangsspannung mit der aus den Spannungsquellen Vx und -Vx gespeisten symmetrischen Eingangsspannung operativ verknüpft wird;
und mit einem mit dem Knotenpunkt A der MOSFET-Linear schaltung (1) und mit Masse verbundenem Impedanzelement Z, an welchem eine Ausgangsspannung Vo abgegriffen wer den kann.

2. MOSFET-Multiplizierer nach Anspruch 1, dadurch gekenn zeichnet, daß die MOSFET-Linearschaltung (1) folgende Bauteile aufweist:
ein mit der Spannungsquelle Vx verbundenes erstes Wi derstandselement (10);
einen MOSFET M1 mit einer Quell-Elektrode und einer Gate-Elektrode, die mit der Spannungsquelle Vg verbun den ist und mit einer Drain-Elektrode, die mit dem ersten Widerstandselement (10) verbunden ist;
ein mit der Spannungsquelle -Vx und mit der Quell-Elek trode des MOSFET M1 verbundenes zweites Widerstandsele ment (20);
eine mit der Spannungsquelle Vx und mit dem Knotenpunkt A verbundene, als Stromquelle zur Offset-Kontrolle be triebene erste Stromquelle (30), und
als Stromspiegelschaltkreis eine mit dem Knotenpunkt A und der Spannungsquelle -Vx verbundene zweite Strom quelle (40).

3. MOSFET-Multiplizierer nach Anspruch 2, dadurch gekenn zeichnet, daß das erste Widerstandselement (10) ein MOSFET M4 ist, dessen Gate-Elektrode und dessen Drain- Elektrode miteinander und mit der Spannungsquelle Vx verbunden sind, und dessen Quell-Elektrode mit der Quell-Elektrode des MOSFETs M1 verbunden ist.

4. MOSFET-Multiplizierer nach Anspruch 2, dadurch gekenn zeichnet, daß das zweite Widerstandselement (20) ein MOSFET M5 ist, dessen Drain-Elektrode und Gate-Elek trode miteinander und mit der Quell-Elektrode von MOSFET M1 verbunden sind, und dessen Quell-Elektrode mit der Spannungsquelle -Vx verbunden ist.

5. MOSFET-Multiplizierer nach Anspruch 2, dadurch gekenn zeichnet, daß die erste Stromquelle (30) ein MOSFET M3 ist, dessen Drain-Elektrode mit der Spannungsquelle Vx und mit dem ersten Widerstandselement (10) und dessen Quell-Elektrode mit dem Knotenpunkt A verbunden ist, und an dessen Gate-Elektrode eine Referenzspannung aus einer Spannungsquelle Vr angelegt werden kann.

6. MOSFET-Multiplizierer nach Anspruch 2, dadurch gekenn zeichnet, daß die zweite Stromquelle (40) ein MOSFET M2 ist, dessen Drain-Elektrode mit dem Knotenpunkt A und dessen Quell-Elektrode mit dem zweiten Widerstandsele ment und mit der Spannungsquelle -Vx verbunden ist.

7. MOSFET-Multiplizierer nach Anspruch 2, dadurch gekenn zeichnet, daß die zweite Stromquelle (40) ein mit dem Knotenpunkt A und mit der Spannungsquelle -Vx verbun dener MOSFET M2 ist und daß das zweite Widerstandsele ment (20) ein MOSFET M5 ist, dessen Drain- und Gate- Elektrode miteinander und mit der Quell-Elektrode von MOSFET M1 verbunden sind, dessen Quell-Elektrode mit der Spannungsquelle -Vx verbunden ist, und dessen Gate-Elektrode mit der Gate-Elektrode von MOSFET M2 und der Quell-Elektrode von MOSFET M1 verbunden ist.

8. MOSFET-Multiplizierer nach Anspruch 2, dadurch gekenn zeichnet, daß das zweite Widerstandselement (20) ein MOSFET M5 und die zweite Stromquelle (40) ein MOSFET M2 ist;
daß der das zweite Widerstandselement (20) bildende MOSFET M5 über seine Drain-Elektrode mit der Quell- Elektrode von MOSFET M1, über seine Quell-Elektrode mit der Spannungsquelle -Vx und über seine Gate-Elektrode mit der Gate-Elektrode des MOSFET M2 und mit der Quell- Elektrode von MOSFET M1 verbunden ist;
und daß der die zweite Stromquelle (40) bildende MOSFET M2 mit dem Knotenpunkt A verbunden ist und über seine Quell-Elektrode mit der Quell-Elektrode von MOSFET M5 und mit der Spannungsquelle -Vx verbunden ist.

9. MOSFET-Multiplizierer nach Anspruch 1, dadurch gekenn zeichnet, daß der MOSFET-Multiplizierer außerdem einen zwischen dem Knotenpunkt A der MOSFET-Linearschaltung (1) und dem Impedanzelement Z angeordneten und mit den genannten Bauteilen verbundenen MOSFET M8 aufweist, dessen Gate-Elektrode ein neuronales Zustandssignal empfangen und somit als neuronales Synapsen-Netzwerk arbeiten kann.

10. MOSFET-Multiplizierer nach Anspruch 1, dadurch gekenn zeichnet, daß der MOSFET-Multiplizierer zusätzlich einen MOSFET M6 und einen MOSFET M7 aufweist, wobei der MOSFET M6 zur Aufnahme von Spannung aus der Spannungs quelle Vx zwischen der Spannungsquelle Vx und der MOSFET-Linearschaltung (1) angeordnet ist und der MOSFET M7 zur Aufnahme von Spannung aus der Spannungs quelle -Vx zwischen der Spannungsquelle -Vx und der MOSFET-Linearschaltung (1) angeordnet ist, und daß die Gate-Elektroden der beiden MOSFETs M6 und M7 miteinan der verbunden sind, um ein neuronales Zustandssignal empfangen und somit als neuronales Synapsen-Netzwerk arbeiten können.

11. MOSFET-Multiplizierer, gekennzeichnet durch:
einen MOSFET M1 mit einer Quell-, einer Drain- und einer Gate-Elektrode, wobei die Gate-Elektrode mit einer Spannungsquelle Vg verbunden ist;
einen MOSFET M4 mit miteinander verbundenen Gate- und Drain-Elektroden, die mit einer Spannungsquelle Vx ver bunden sind und mit einer Quell-Elektrode, die mit der Drain-Elektrode von MOSFET M1 verbunden ist;
einen MOSFET M5 mit miteinander verbundenen Drain- und Gate-Elektroden, die mit der Quell-Elektrode von MOSFET M1 verbunden sind und mit einer Quell-Elektrode, welche mit einer Spannungsquelle -Vx verbunden ist;
einen MOSFET M3, dessen Drain-Elektrode mit der Drain- Elektrode und der Gate-Elektrode von MOSFET M4 und mit der Spannungsquelle Vx verbunden ist, dessen Quell- Elektrode mit dem Knotenpunkt A verbunden ist, und dessen Gate-Elektrode eine Referenzspannung aus der Spannungsquelle Vr aufnehmen kann;
einen MOSFET M2 mit einer Quell-, einer Gate- und einer Drain-Elektrode, wobei die Drain-Elektrode mit dem Knotenpunkt A und die Quell-Elektrode mit der Quell- Elektrode von MOSFET M5 und mit der Spannungsquelle -Vx verbunden ist; und
ein mit dem Knotenpunkt A und mit Masse verbundenes Im pedanzelement Z, an welchem eine Ausgangsspannung Vo abgegriffen werden kann.

12. MOSFET-Multiplizierer nach Anspruch 11, dadurch gekenn zeichnet, daß der MOSFET-Multiplizierer außerdem einen zwischen dem Knotenpunkt A und dem Impedanzelement Z angeordneten und mit den genannten Bauteilen verbun denen MOSFET M8 aufweist, mit einer Gate-Elektrode zur Aufnahme eines neuronalen Zustandssignals und somit zum Betrieb als neuronales Synapsen-Netzwerk.

13. MOSFET-Multiplizierer nach Anspruch 11, dadurch gekenn zeichnet, daß die miteinander verbundenen MOSFETs M1, M2, M3, M4 und M5 eine MOSFET-Linearschaltung (1) definieren und daß der MOSFET-Multiplizierer außerdem einen zur Aufnahme von Spannung aus der Spannungsquelle Vx zwischen der Spannungsquelle Vx und der MOSFET- Linearschaltung (1) angeordneten MOSFET M6 und zur Auf nahme von Spannung aus der Spannungsquelle -Vx zwischen der Spannungsquelle -Vx und der MOSFET-Linearschaltung (1) angeordneten MOSFET M7 aufweist, wobei die Gate- Elektroden der MOSFETs M6 und M7 miteinander verbunden sind, um ein neuronales Zustandssignal zu empfangen und somit als neuronales Synapsen-Netzwerk zu arbeiten.

14. MOSFET-Multiplizierer nach Anspruch 13, dadurch gekenn zeichnet, daß der MOSFET M6 zur Aufnahme von Spannung aus der Spannungsquelle Vx mit der Spannungsquelle Vx und mit den MOSFETs M4 und M3 der MOSFET-Linear schaltung (1) verbunden ist und daß der MOSFET M7 zur Aufnahme von Spannung aus der Spannungsquelle -Vx mit der Spannungsquelle -Vx und mit den MOSFETs M2 und M5 der MOSFET-Linearschaltung (1) verbunden ist, wobei die jeweiligen Gate-Elektroden der MOSFETs M6 und M7 mit einander verbunden sind, um ein neuronales Zustands signal aufzunehmen und somit als neuronales Synapsen- Netzwerk zu arbeiten.

15. MOSFET-Multiplizierer gekennzeichnet durch:
einen MOSFET M1 mit einer Quell-, einer Drain- und einer Gate-Elektrode, wobei die Gate-Elektrode mit einer Spannungsquelle Vg verbunden ist;
einen MOSFET M4 mit miteinander verbundenen Gate- und Drain-Elektroden, die mit einer Spannungsquelle Vx ver bunden sind, und mit einer Quell-Elektrode, die mit der Drain-Elektrode von MOSFET M1 verbunden ist;
einen MOSFET M5 mit miteinander verbundenen Drain- und Gate-Elektroden, die mit der Quell-Elektrode von MOSFET M1 verbunden sind, und mit einer Quell-Elektrode, die mit einer Spannungsquelle -Vx verbunden ist;
einen MOSFET M3 mit einer mit der Drain-Elektrode und der Gate-Elektrode von MOSFET M4 und mit der Spannungs quelle Vx verbundenen Drain-Elektrode, mit einer mit dem Knotenpunkt A verbundenen Quell-Elektrode und mit einer Gate-Elektrode zur Aufnahme einer Referenz spannung aus einer Spannungsquelle Vr;
einen MOSFET M2 mit einer Quell-, einer Gate- und einer Drain-Elektrode, wobei die Drain-Elektrode mit dem Knotenpunkt A und die Quell-Elektrode mit der Quell- Elektrode von MOSFET M5 und mit der Spannungsquelle -Vx verbunden ist;
ein mit dem Knotenpunkt A und mit Masse verbundenes Im pedanzelement Z, an dem eine Ausgangsspannung Vo abge griffen werden kann und
einen zwischen dem Knotenpunkt A und dem Impedanzele ment Z angeordneten und mit den genannten Bauteilen verbundenen MOSFET M8 mit einer Gate-Elektrode zur Auf nahme eines neuronalen Zustandssignals und somit zum Betrieb als neuronales Synapsen-Netzwerk.

16. MOSFET-Multiplizierer, gekennzeichnet durch:
einen MOSFET M1 mit einer Quell-, einer Drain- und einer Gate-Elektrode, wobei die Gate-Elektrode mit einer Spannungsquelle Vg verbunden ist;
einen MOSFET M4 mit miteinander verbundenen Gate- und Drain-Elektroden, die mit einer Spannungsquelle Vx ver bunden sind und mit einer Quell-Elektrode, die mit der Drain-Elektrode von MOSFET M1 verbunden ist;
einen MOSFET M5 mit miteinander verbundenen Drain- und Gate-Elektroden, die mit der Quell-Elektrode von MOSFET M1 verbunden sind und mit einer Quell-Elektrode, die mit einer Spannungsquelle -Vx verbunden ist;
einen MOSFET M3 mit einer mit der Drain- und der Gate- Elektrode von MOSFET M4 und mit der Spannungsquelle Vx verbundenen Drain-Elektrode, mit einer mit dem Knoten punkt A verbundenen Quell-Elektrode und mit einer Gate- Elektrode zur Aufnahme einer Referenzspannung aus der Spannungsquelle Vr;
einen MOSFET M2 mit einer Quell-, einer Gate- und einer Drain-Elektrode, wobei die Drain-Elektrode mit dem Knotenpunkt A und die Quell-Elektrode mit der Quell- Elektrode von MOSFET M5 und mit der Spannungsquelle -Vx verbunden ist;
ein mit dem Knotenpunkt A und mit Masse verbundenes Im pedanzelement Z, an dem eine Ausgangsspannung Vo abge griffen werden kann;
wobei die miteinander verbundenen MOSFETs M1, M2, M3, M4 und M5 eine MOSFET-Linearschaltung (1) definieren;
wobei ein MOSFET M6 zur Aufnahme von Spannung aus der Spannungsquelle Vx zwischen der Spannungsquelle Vx und der MOSFET-Linearschaltung (1) angeordnet ist und
wobei ein MOSFET M7 zur Aufnahme von Spannung aus der Spannungsquelle -Vx zwischen der Spannungsquelle -Vx und der MOSFET-Linearschaltung (1) angeordnet ist, wo bei die jeweiligen Gate-Elektroden der MOSFETs M6 und M7 miteinander verbunden sind, um ein neuronales Zu standssignal zu empfangen und somit als neuronales Synapsen-Netzwerk zu arbeiten.

17. MOSFET-Multiplizierer nach Anspruch 16, dadurch gekenn zeichnet, daß der MOSFET M6 zur Aufnahme von Spannung aus der Spannungsquelle Vx mit der Spannungsquelle Vx und mit den MOSFETs M4 und M3 der MOSFET-Linear schaltung (1) verbunden ist und daß der MOSFET M7 zur Aufnahme von Spannung aus der Spannungsquelle -Vx mit der Spannungsquelle -Vx und mit den MOSFETs M2 und M5 der MOSFET-Linearschaltung (1) verbunden ist, wobei die jeweiligen Gate-Elektroden der MOSFETs M6 und M7 mit einander verbunden sind, um ein neuronales Zustands signal zu empfangen und somit als neuronales Synapsen- Netzwerk zu arbeiten.