BE1005270A5 - Dispositif mosfet de controle de multiplicateur. - Google Patents
Dispositif mosfet de controle de multiplicateur. Download PDFInfo
- Publication number
- BE1005270A5 BE1005270A5 BE9200637A BE9200637A BE1005270A5 BE 1005270 A5 BE1005270 A5 BE 1005270A5 BE 9200637 A BE9200637 A BE 9200637A BE 9200637 A BE9200637 A BE 9200637A BE 1005270 A5 BE1005270 A5 BE 1005270A5
- Authority
- BE
- Belgium
- Prior art keywords
- mosfet
- source
- voltage
- electrode
- voltage source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Dispositif MOSFET de contrôle de multiplicateur destiné à réaliser le fonctionnement précis des opérations de multiplication en réglant la tension d'offset de MOSFET en vue d'extraire la composante non linéaire du courant MOSFET en recournt à des sources de tension symétriques et à un circuit-miroir de courant est divulgué. Le dispositif MOSFET de contrôle de multiplicateur recourt à un moyen linéaire MOSFET pour varier de façon linéaire le courant de sortie 1 appliqué A en fonction d'une tension d'entrée provenant d'une source de tension d'entrée Vg et d'une tension d'entrée symétriqueprovenant de sources de tension Vx et -Vx. La tension d'entrée provenant de la source de tension d'entrée Vg est opérativement associé aux tensions symétriques d'entrée provenant des sources de tension Vx et -Vx. Un élément d'impédance Z génère une tension Vo, l'élément d'impédance Z étant relié au noeud A du moyen linéaire MOSFET et à la masse.
Description
<Desc/Clms Page number 1> DESCRIPTION DISPOSITIF MOSFET DE CONTROLE DE MULTIPLICATEUR ARRIERE-PLAN DE L'INVENTION Domaine de l'invention L'invention concerne un dispositif MOSFET de contrôle de multiplicateur et plus particulièrement, un dispositif MOSFET de contrôle de multiplicateur destiné à obtenir un fonctionnement précis de l'opération de multiplication en réglant la tension d'offset d'un MOSFET par recours à des tensions symétriques appliquées aux bornes d'un MOSFET résistif, ainsi qu'à un circuit miroir de courant constitué dans celui-ci, de manière à éliminer la composante non-linéaire du courant du MOSFET et donc d'améliorer considérablement la précision du multiplicateur. L'invention concerne également un multiplicateur ainsi contrôlé. Divulgation Lors du développement de la technologie VLSI (Very Large Scale intégration = intégration à très grande échelle), est apparu le besoin d'incorporer la technologie de l'intégration non seulement dans les systèmes numériques mais également dans les systèmes analogiques. Ainsi, la technologie numérique est utilisée par exemple en ordinateur et également dans un domaine nouveau destiné à mettre au point des techniques d'humanisation ou d'utilisation d'un réseau neuronal entre des systèmes commandés à distance ou entre des connexions d'utilisateurs. Dans ces circonstances, le système numérique de la technologie VLSI actuelle est limité tant dans le sens classique de l'aspect algorithmique que sous l'aspect d'une réalisation simulée, c'est-à-dire d'une connexion en temps réel avec le monde extérieur. Pour l'opération de multiplication, qui est basée sur une procédure qui utilise la technique VLSI, les dimensions requises par les circuits intégrés nécessaires augmentent considérablement et la vitesse de <Desc/Clms Page number 2> fonctionnement du système permettant d'atteindre un fonctionnement synchrone de l'ensemble est limitée, ce qui pose des problèmes. De plus, la technologie du circuit analogique intégré se heurte à des difficultés d'incorporation de la technologie VLSI suite à sa précision limitée et à des difficultés de conception des systèmes. Pour ces raisons, un objet de la présente invention est de résoudre les problèmes présentés ci-dessus et de proposer un dispositif MOSFET de contrôle de multiplicateur en assurant le fonctionnement précis de l'opération de multiplication par recours à une technologie VLSI qui présente l'avantage de pouvoir à la fois permettre la réalisation d'un système numérique et d'un circuit analogique intégré nouveau. En outre, un autre objet de la présente invention est de proposer un hybride analogique-numérique d'un synapse neuronal artificiel permettant la réalisation d'un module qui servira à la nouvelle génération de la technologie des ordinateurs. Les objets ci-dessus doivent être considérés comme seulement présentant certaines des caractéristiques et applications les plus évidentes de l'invention. De nombreux autres résultats bénéfiques peuvent être obtenus en appliquant l'invention divulguée d'une autre manière ou en modifiant l'invention tout en restant à l'intérieur du domaine couvert par la divulgation. Par conséquent, d'autres objets et une compréhension plus complète de l'invention peuvent être obtenus en se référant à la fois au résumé de l'invention et à la description détaillée, ci-dessous, qui décrivent le mode de réalisation préféré, ainsi qu'au domaine couvert par l'invention, tel que défini par les revendications examinées en association avec les dessins annexés. RESUME DE L'INVENTION Le multiplicateur analogique MOSFET de la présente invention est défini par les revendications dans un mode de réalisation spécifique représenté dans les dessins annexés. Dans le but de résumer l'invention, l'invention concerne un multiplicateur contrôlé par MOSFET comprenant un moyen linéaire MOSFET 1 destiné à faire varier linéairement le courant de sortie 1 appliqué à un noeud A, c'est-à-dire un point de connexion particulier, en fonction d'une tension d'entrée provenant d'une source de tension d'entrée Vg et de tension d'entrée symétrique <Desc/Clms Page number 3> provenant de source de tension Vx et-V. La tension d'entrée provenant de la source de tension d'entrée V 9 est associée opérativement aux tensions d'entrée symétriques provenant des sources de tension Vx x et -V x lorsque celles-ci fonctionnent. Un élément d'impédance Z génère une tension V 0'l'élément d'impédance Z étant relié au noeud A du moyen linéaire MOSFET 1 et à la masse. Le moyen linéaire MOSFET comprend de préférence un premier élément résistif 10 relié opérativement à une source de tension Vx et à une électrode de EMI3.1 drain d'un MOSFET M1. L'expression "relié opérativement" signifie que l'élément particulier est connecté dans le circuit selon la présente invention de manière à réaliser la raison d'être du circuit, c'est-à-dire pour le moyen linéaire MOSFET 1 de générer un courant 1 variant linéairement et pour l'élément d'impédance Z de générer une tension V..) Une électrode de grille du MOSFET M1 est reliée à une source de tension Vg. Un second élément résistif 20 est relié à une surface de tension-Vx et à une électrode de source du MOSFET Ml. Une première source de courant 30, qui fonctionne comme source de courant pour le contrôle de l'offset est reliée à la source de tension Vx et au noeud A. Une seconde source de courant 40 pour le circuit-miroir de courant est reliée opérativement au noeud A et à la source de tension-V. Le premier élément résistif 10 est de préférence un MOSFET M4 dont l'électrode de grille et l'électrode de drain sont reliées opérativement l'une à l'autre pour se connecter à la source de tension Vx, et dont l'électrode de source est reliée à l'électrode de drain du MOSFET M1. Le second élément résistif 20 est de préférence un MOSFET M5 dont l'électrode de drain et l'électrode de grille sont reliées opérativement l'une à l'autre pour se connecter à l'électrode de source du MOSFET M1, son électrode de source étant reliée à la source de tension-Vx. La première source de courant 30 est de préférence un MOSFET M3 dont l'électrode de drain est reliée opérativement à la source de tension Vx et au premier élément résistif 10, et dont l'électrode de source est reliée opérativement au noeud A et l'électrode de grille est reliée à une tension de référence d'une source de tension Vr. La seconde source de courant 40 est de préférence un MOSFET M2 dont l'électrode de drain est reliée opérativement au noeud A et dont l'électrode de source et l'électrode de grille sont reliées opérativement au second élément résistif 20 et à la source de tension-Vx. <Desc/Clms Page number 4> Un MOSFET M8 peut être relié opérativement entre le noeud A et l'élément d'impédance Z. L'électrode de grille du MOSFET M8 reçoit un signal d'état neuronal, ce qui lui permet de fonctionner comme réseau de synapses neuronaux. Un MOSFET M6 peut être interposé opérativement entre la source de tension Vx et le moyen linéaire MOSFET 1 pour recevoir une tension de la source de tension Vx. Un MOSFET M7 peut être interposé opérativement entre la source de tension-Vx et le moyen linéaire MOSFET 1 pour recevoir une tension de la source de tension-Vx, chacun des MOSFET M6 et M7 comprenant en outre des électrodes de grille qui sont reliées l'une à l'autre en vue de recevoir un signal d'état neuronal pour fonctionner ainsi comme réseau de synapses neuronaux. Le circuit multiplicateur MOSFET préféré comprend un certain nombre de MOSFET s et un élément d'impédance. Plus précisément, le multiplicateur MOSFET préféré comprend un MOSFET M1 avec une électrode de source, une électrode de drain et une électrode de grille, l'électrode de grille étant reliée à une source de tension Vg. Un MOSFET M4 est utilisé avec son électrode de grille et son électrode de drain reliées opérativement l'une à l'autre pour se connecter à une source de tension Vx, son électrode de source étant reliée à l'électrode de drain du MOSFET M 1. Un MOSFET M5 est utilisé avec son électrode de drain et son électrode de grille reliées opérativement l'une à l'autre pour se connecter à l'électrode de source du MOSFET M1, son électrode de source étant reliée à une source de tension-Vx. Un MOSFET M3 est utilisé avec son électrode de drain reliée à la source de tension Vx, son électrode de source étant reliée au noeud A et son électrode de grille étant reliée pour recevoir une tension de référence d'une source de tension Vr. Un MOSFET M2 possédant une électrode de source, une électrode de grille et une électrode de drain est utilisé dans le multiplicateur. L'électrode de drain du MOSFET M2 est reliée opérativement au noeud A, l'électrode de source du MOSFET M2 est reliée opérativement à l'électrode de source du MOSFET M5 et à la source de tension et l'électrode de grille du MOSFET M2 est reliée opérativement à l'électrode de grille du MOSFET M3 et à l'électrode de source du MOSFET M1. L'élément d'impédance Z est utilisé pour générer une tension Va'l'élément d'impédance Z étant relié au noeud A et à la masse. De préférence, le multiplicateur MOSFET comprend en outre un MOSFET M8 reliant opérativement le noeud A et l'élément d'impédance Z, l'électrode de <Desc/Clms Page number 5> grille du MOSFET M8 recevant un signal d'état neuronal et fonctionnant donc comme réseau de synapses neuronaux. Le multiplicateur MOSFET comprend un certain nombre de MOSFETs M1, M2, M3, M4 et M5 reliés opérativement et définissant un moyen linéaire MOSFET 1. Le multiplicateur MOSFET comprend de plus de préférence un MOSFET M6 interposé opérativement entre la source de tension Vx et le moyen linéaire MOSFET 1 de manière à relier la source de tension Vx et le moyen linéaire MOSFET 1. Un MOSFET M7 est interposé opérativement entre la source de tension-Vx et le moyen linéaire MOSFET 1 de manière à relier la source de tension-Vx et le moyen linéaire MOSFET 1. Chaque MOSFET M6 et M7 comprend en outre une électrode de grille connectée l'une avec l'autre et recevant un signal d'état neuronal, ce qui les amène à fonctionner comme réseau de synapses neuronaux. Autrement dit, les MOSFETs M6 et M7 sont reliés électriquement entre les sources de tension Vx-Vx et le moyen linéaire MOSFET 1, respectivement, et leurs électrodes de grille sont reliées ensemble pour recevoir un signal d'état neuronal et donc fonctionner comme réseau de synapses neuronaux. Un élément d'impédance Z génère une tension Vol l'élément d'impédance Z étant relié au noeud A et à la masse. Dans le mode de réalisation préféré, le MOSFET M6 est relié opérativement à la source de tension Vx et aux MOSFETs M4 et M3 du moyen linéaire MOSFET 1. Le MOSFET M7 est relié opérativement à la source de tension-Vx et aux MOSFETs M2 et M5 du moyen linéaire MOSFET 1, chacun des MOSFETs M6 et M7 comprenant en outre des électrodes de grille reliées l'une à l'autre pour recevoir un signal d'état neuronal, ce qui les fait fonctionner comme réseau de synapses neuronaux. Les traits les plus évidents et importants de la présente invention ont été décrits ci-dessus de manière à permettre une meilleure compréhension de la description détaillée de l'invention qui suit et de mieux apprécier la présente contribution à la technique actuelle. Des caractéristiques supplémentaires de l'invention décrites ci-dessous forment l'objet des revendications de l'invention. Les personnes expérimentées dans la technique remarqueront que la conception et le mode de réalisation particulier divulgués ici peuvent être facilement utilisés pour servir de base à la modification ou à la conception d'autres structures destinées à réaliser les mêmes objectifs que ceux de la présente invention. En outre, les personnes expérimentées dans la technique réaliseront que de telles <Desc/Clms Page number 6> constructions équivalentes ne s'éteignent pas de l'esprit et de l'invention et du domaine qu'elle couvre, tels qu'ils sont repris dans les revendications. DESCRIPTION SUCCINCTE DES DESSINS Pour mieux comprendre la nature et les objets de l'invention, on se référera à la description détaillée qui suit, en association aux dessins annexés, dans lesquels : la figure 1 A représente le symbole d'un MOSFET ; la figure 1 B représente un circuit équivalent dans la plage non saturée d'un MOSFET ; la figure 2 représente un diagramme simplifié d'un circuit selon la présente invention ; la figure 3 représente un circuit du dispositif MOSFET de contrôle de multiplicateur selon la présente invention ; la figure 4 représente un premier mode de réalisation de la présente invention ; et la figure 5 représente un second mode de réalisation de la présente invention. Des références numériques identiques désignent des éléments similaires à travers les différentes figures des dessins. DESCRIPTION DETAILLEE DE L'INVENTION La figure 1 A représente un symbole d'un MOSFET possédant une électrode de grille, une électrode de source et une électrode de drain. La figure 1 B représente un circuit équivalent d'un MOSFET dans sa plage non saturée, dans laquelle les caractéristiques du courant de drain dans la région de résistance peuvent être exprimées par les équations suivantes : EMI6.1 <Desc/Clms Page number 7> Dans lesquelles : Il mobilité du porteur majoritaire. Cox capacité spécifique par unité de surface de grille. L : longueur du canal. W : largeur du canal (dans la direction perpendiculaire à L). Vds tension entre l'électrode de drain et l'électrode de source. V g5 : tension entre l'électrode de grille et l'électrode de source. Vt : tension de seuil. La figure 2 est une vue schématique de la présente invention dans laquelle une source de tension Vx est reliée à travers un premier élément résistif 10, un MOSFET M1 et un second élément résistif 20 à une source de tension De plus, la source de tension Vy est également reliée à travers une première source de courant 30, un noeud A et une seconde source de courant 40 à la source de tension En outre, le niveau de potentiel Vxp de l'électrode de drain du MOSFET M1 est en relation symétrique par rapport au niveau de potention-Vxp de l'électrode de drain du MOSFET M1. Une source de tension V est appliquée à l'électrode de grille du MOSFET Ml, dont la description du fonctionnement sera donnée plus loin. On remarquera qu'il ressort du dessin que les sources de tension Vx et-Vx fournissent des tensions d'entrée symétriques au circuit, et ce simultanément. Si l'on se réfère au dessin, le courant 11 s'écoulant à travers le MOSFET M1 résistif peut être exprimé par l'équation ci-dessous. EMI7.1 EMI7.2 Dans laquelle : EMI7.3 a = (Cex'W. p)/L Vd = V, Vs =-Vxp Vds = 2Vxp et ss est un terme représentant l'offset. EMI7.4 Dans ces conditions, et à partir l'équation (3), si le terme ss est l'offset lorsque l'on recourt à une source de courant (telle que par exemple un circuitmiroir de courant) possédant la même valeur que celle de la source de courant 1 <Desc/Clms Page number 8> destinée à éliminer le terme d'offset, le terme quadratique est éliminé de l'équation (1), de sorte que le courant résultant 1 reçoit une valeur proportionnelle au produit des tensions d'entrée provenant des sources de tension Vg et V ce qui donne un élément de base pouvant être utilisé comme multiplicateur. La figure 3 représente un circuit de multiplicateur MOSFET selon la présente invention, dont la source de tension Vx est reliée à travers un MOSFET M4 à une électrode de grille reliée à leur électrode de drain, le MOSFET M1 dont EMI8.1 la tension de la source de tension V est appliquée à leur électrode de grille, et un MOSFET M5 dont l'électrode de grille est reliée à leur électrode de drain, à la source de tension-Vx. En outre, la source de tension Vx est également reliée à travers un MOSFET M3 qui fonctionne comme source de courant de contrôle d'offset, un noeud B, c'est-à-dire un point de connexion particulier, et un MOSFET M2 de circuit-miroir de courant possédant une électrode de grille reliée à l'électrode de grille du MOSFET M5, à la source de tension formant ainsi un moyen linéaire MOSFET 1 dont les connexions d'entrée sont reliées respectivement aux sources de tension Vx et-vx. Le noeud A est relié pour généré une tension de sortie V et est également relié à travers un élément d'impédance Z à la masse, la description de son fonctionnement étant décrite plus loin. Si l'on se réfère aux dessins, du fait que le courant de sortie 1 s'écoulant linéairement suite au fait qu'il résulte à la fois du courant 11 équivalent au courant traversant le MOSFET M1 et également le MOSFET M2 qui joue le rôle d'un circuit-miroir de courant, et du courant 12 qui joue le rôle d'une source de courant de contrôle de l'offset en traversant le MOSFET M3, la tension de sortie V est générée par l'élément d'impédance, la tension de sortie V 0 recevant une valeur proportionnelle au produit des tensions d'entrée provenant des sources de tension V et Vg. Une telle fonction de produit d'une multiplication peut être effectuée en adoptant un circuit suivant la figure 3 conforme à l'invention, dans laquelle la relation linéaire primaire dans la plage non saturée du MOSFET est mise en avant à cet effet. On remarquera qu'une tension de référence Vr est appliquée à l'électrode de grille du MOSFET M3 en vue de contrôler le courant traversant le MOSFET M2 pour qu'il soit réglé à une valeur égale à celle du courant traversant le MOSFET M1. La figure 4 représente un premier mode de réalisation de la présente invention, dans lequel en relation avec la figure 4, un MOSFET M8 est relié entre le noeud A et l'élément d'impédance Z de manière à recevoir un signal d'état <Desc/Clms Page number 9> neuronal à travers leur électrode de grille, qui dans ce cas fonctionne en tant que réseau de synapses neuronaux. Selon le mode de réalisation représenté ci-dessus, si la tension provenant de la source de tension Vx est réglée à un niveau donné, la tension provenant de la source de tension Vg joue le rôle d'une inertie synaptique d'un réseau neuronal et le signal d'impulsion représentant l'état neuronal est appliqué sur l'électrode de grille du MOSFET M8, et l'on obtient un circuit imitant la structure de base d'un réseau de synapses neuronaux qui emmagasinent sous forme électrique l'état neuronal en recourant à une capacité d'intégration, non représentée. On peut également réaliser un nouveau réseau hybride de synapses neuronaux qui, bien qu'ils utilisent de nouveaux MOSFETs, permettent d'obtenir un fonctionnement complètement asynchrone à haute vitesse de traitement. La figure 5 représente un second mode de réalisation de la présente invention dans lequel, en relation à la figure 5, les MOSFETs M6 et M7 peuvent être prévus aux connexions d'entrée, c'est-à-dire à la fois entre la source de tension V) et le MOSFET M4 et entre la source de tension -V) ( et le MOSFET M5 respectivement. Les électrodes de grille des MOSFETs M6 et M7 sont reliées l'une à l'autre, ce qui permet d'introduire en ce point le signal d'entrée de l'état neuronal. On peut alors éliminer toute consommation de courant dans les MOSFETs M1 et M2 lorsqu'aucun signal d'entrée ne leur est appliqué. Selon le second mode de réalisation de la présente invention, un autre réseau nouveau de synapses neuronaux minimisant la consommation d'énergie requise par le haut degré d'intégration du système est représenté. Comme décrit plus haut, selon la revendication, on peut non seulement obtenir des résultats opérationnels simples et précis en recourant aux caractéristiques linéaires primaires des MOSFETs, mais également réaliser un réseau artificiel de synapses neuronaux du type analogique-numérique mixte en réalisant le réseau neuronal, de sorte que le principe technique selon la présente invention peut être avantageusement utilisé dans la nouvelle génération de systèmes d'ordinateurs. Bien que cette invention ait été décrite dans son mode de réalisation préféré et avec un certain nombre de particularités liées à celui-ci, les personnes expérimentées dans la technique reconnaîtront que la présente divulgation du mode de réalisation préféré a été donnée uniquement à titre d'exemple et que de nombreuses modifications des détails de construction, de combinaison et <Desc/Clms Page number 10> d'agencement des éléments peuvent y être effectués sans que l'on sorte pour autant de l'esprit de l'invention et du domaine qu'elle recouvre.
Claims (1)
- REVENDICATIONS 1. Dispositif MOSFET de contrôle d'un multiplicateur, comprenant : un moyen linéaire MOSFET (1) destiné à faire varier linéairement le courant de sortie I appliqué sur un noeud A en fonction de la tension d'entrée provenant d'une source de tension d'entrée Va, et de la tension d'entrée EMI11.1 symétrique provenant de sources de tension Vx et-V^, en et-VA, en association opérative avec la tension d'entrée symétrique précitée provenant desdites sources de tension v et-V, ledit moyen linéaire MOSFET comprenant un premier élément résistif (10) relié opérativement à une source de tension EMI11.2 V ;un MOSFET Ml possédant une électrode de grille reliée à une source de tension VS, une électrode de drain reliée opérativement au dit premier élément résistif (10), et une électrode de source ; un second élément résistif (20) relié à une source de tension-vex et à ladite électrode de source dudit MOSFET EMI11.3 Ml ; une première source de courant statique (30) fonctionnant en tant que source de courant pour le contrôle d'offset et reliée à ladite source de tension V. et au dit noeud A ;et une seconde source de courant statique (40) pour un circuit-miroir de courant relié opérativement au dit noeud A et à ladite source de tension -Vx. un élément d'impédance Z destiné à générer une tension Vj, ledit élément d'impédance Z étant relié au dit noeud A dudit moyen linéaire MOSFET et à la masse.2. Dispositif MOSFET selon la revendication 1, dans lequel ledit premier élément résistif (10) est un MOSFET M4 avec une électrode de grille et une électrode de drain <Desc/Clms Page number 12> reliées opérativement l'une à l'autre pour se connecter à ladite source de tension Vx, et avec une électrode de source reliée à ladite électrode de drain dudit MOSFET M1.3. Dispositif MOSFET selon l'une quelconque des revendications 1 et 2, dans lequel ledit second élément résistif (20) est un MOSFET M5 avec une électrode de drain et une électrode de grille opérativement reliées l'une à l'autre pour être connectées à ladite électrode de source dudit MOSFET Ml, et avec une électrode de source reliée à ladite tension de source"V.4. Dispositif MOSFET selon la revendication 1, dans lequel ladite première source de courant (30) est un MOSFET M3 avec une électrode de drain reliée à ladite source de tension Vy, et au dit premier élément résistif (10), et avec une électrode de source reliée au dit noeud A et une électrode de grille reliée pour recevoir une tension de référence d'une source de tension Vf.5. Dispositif MOSFET selon la revendication 1, dans lequel ladite seconde source de courant (40) est un MOSFET M2 avec une électrode de drain opérativement reliée au dit noeud A et avec une électrode de source reliée opérativement au dit second élément résistif (20) et à ladite source de tension-V..6. Dispositif MOSFET selon la revendication 1, dans lequel ladite seconde source de courant (40) est un MOSFET M2 relié opérativement au dit noeud A et relié opérativement à ladite source de tension- ledit second élément résistif (20) est un MOSFET M5 avec une électrode de drain et une électrode de grille reliées l'une à l'autre pour se relier à ladite électrode de source dudit MOSFET Ml, une électrode de source reliée <Desc/Clms Page number 13> à ladite source de tension- et une électrode de grille reliée à une électrode de grille dudit MOSFET M2 et à l'électrode de source dudit MOSFET Ml.7. Dispositif MOSFET selon la revendication 1, dans lequel ledit second élément résistif (20) est un MOSFET M5 et ladite seconde source de courant est un MOSFET M2 ; ledit second élément résistif (20) MOSFET M5 comportant une électrode de drain reliée à ladite électrode de source dudit MOSFET Ml et avec une électrode de source reliée à ladite source de tension-Vx, et avec une électrode de grille reliée à une électrode de grille dudit MOSFET 2 et à l'électrode de source dudit MOSFET Ml ; et ladite seconde source de courant (40) MOSFET M2 étant reliée opérativement au dit noeud A et avec une électrode de source reliée opérativement à ladite électrode de source dudit MOSFET M5 et à ladite source de tension-viz 8.Dispositif MOSFET selon l'une quelconque des revendications 1 à 7, comprenant en outre un MOSFET M8 relié opérativement entre ledit noeud A dudit moyen linéaire MOSFET (1) et ledit élément d'impédance Z, et possédant une électrode de grille destinée à recevoir un signal d'état neuronal, fonctionnant ainsi comme réseau de synapse neuronal.9. Dispositif MOSFET selon l'une quelconque des revendications 1 à 8, comprenant en outre un MOSFET M6 interposé opérativement entre ladite source de tension et ledit moyen linéaire MOSFET (1) en vue de recevoir une tension provenant de ladite source de tension ; et un MOSFET M7 interposé opérativement entre ladite source de tension- et ledit moyen linéaire MOSFET en vue de recevoir une tension provenant de ladite source de <Desc/Clms Page number 14> tension-Vs, chacun desdits MOSFETs M6 et M7 comprenant en outre des électrodes de grille reliées l'une à l'autre en vue de recevoir un signal d'état neuronal, fonctionnant alors comme réseau de synapse neuronal.10. Dispositif MOSFET comprenant : un MOSFET Ml possédant une électrode de source, une électrode de drain et une électrode de grille, ladite EMI14.1 électrode de grille étant reliée à une source de tension Vs ; un MOSFET M4 possédant une électrode de grille et une électrode de drain reliées opérativement l'une à l'autre de manière à se relier à une source de tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET Ml ;un MOSFET M5 possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant reliées opérativement l'une à l'autre pour se connecter à ladite électrode de source dudit MOSFET Ml, ladite électrode de source étant reliée à une source de tension - Vx ; un MOSFET M3 avec une électrode de drain reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET M4 et à ladite source de tension Vx, et avec une électrode de source reliée à un noeud A et à une électrode de grille reliée pour recevoir une tension de référence provenant d'une source de tension Vr :un MOSFET M2 possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée opérativement au dit noeud A et ladite électrode de source étant reliée opérativement à ladite électrode de source dudit MOSFET M5 et à ladite source de tension-Vx, et un élément d'impédance Z destiné à générer une <Desc/Clms Page number 15> tension Va, l'élément d'impédance Z étant relié au dit noeud A et à la masse. EMI15.111. Dispositif MOSFET selon la revendication 10, comprenant en outre un MOSFET M8 relié opérativement entre ledit noeud A et ledit élément d'impédance Z et possédant une électrode de grille destinée à recevoir un signal d'état neuronal, fonctionnant alors en tant que réseau de synapse neuronal.12. Dispositif MOSFET selon l'une quelconque des revendications 10 et 11, dans lequel lesdits MOSFETs Ml, M2, M3, M4 et M5 reliés opérativement définissent un moyen linéaire MOSFET (1), le multiplicateur MOSFET comprenant en outre un MOSFET M6 interposé opérativement entre ladite source de tension Vx et ledit moyen linéaire MOSFET en vue de recevoir une tension provenant de ladite source de tension Vu set un MOSFET M7 interposé opérativement entre ladite source de tension-Vx et ledit moyen linéaire MOSFET (1) en vue de recevoir une tension provenant de ladite source de tension-Vx, chacun desdits MOSFETs M6 et M7 comprenant en outre des électrodes de grille reliées l'une à l'autre de manière à recevoir un signal d'état neuronal, ce qui les fait fonctionner comme réseau de synapse neuronal.13. Dispositif MOSFET selon la revendication 12, dans lequel ledit MOSFET M6 est relié opérativement à ladite source de tension Vx et aux dits MOSFETs M4 et M3 dudit moyen linéaire MOSFET (1) de manière à recevoir une EMI15.2 tension provenant de ladite source de tension Vx ; et ledit MOSFET M7 étant relié opérativement à ladite source de tension- et aux dits MOSFETs M2 et M5 dudit moyen linéaire MOSFET de manière à recevoir une tension provenant de ladite source de tension-VX, chacun desdits <Desc/Clms Page number 16> MOSFETs M6 et M7 comprenant en outre des électrodes de grille reliées l'une à l'autre en vue de recevoir un signal d'état neuronal, ce qui les fait fonctionner comme réseau de synapse neuronal.14. Dispositif MOSFET comprenant : un MOSFET Ml possédant une électrode de source, une électrode de drain et une électrode de grille, ladite EMI16.1 électrode de grille étant reliée à une source de tension un MOSFET M4 possédant une électrode de grille et une électrode de drain reliées opérativement l'une à l'autre pour se relier à une source de tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET Ml ;un MOSFET M5 possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille reliées opérativement l'une à l'autre pour se connecter à ladite électrode de source dudit MOSFET Ml, ladite électrode de source étant reliée à une source de tension-V ; un MOSFET M3 avec une électrode de drain reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET M4 et à ladite source de tension Vx, et avec une électrode de source connectée à un noeud A et à une électrode de grille reliée pour recevoir une tension de référence provenant d'une source de tension Vr ;un MOSFET M2 possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée opérativement au dit noeud A, et ladite électrode de source étant reliée opérativement à ladite électrode de source dudit MOSFET M5 et à ladite source de tension-vu ; un élément d'impédance Z destiné à générer une tension VOl ledit élément d'impédance Z étant relié au dit <Desc/Clms Page number 17> noeud A et à la masse : et un MOSFET M8 relié opérativement entre ledit noeud À et ledit élément d'impédance Z et possédant une électrode de grille destinée à recevoir un signal d'état neuronal, ce qui le fait fonctionner en tant que réseau de synapse neuronal.15. Dispositif MOSFET comprenant : un MOSFET Ml possédant une électrode de source, une électrode de drain et une électrode de grille, ladite EMI17.1 électrode de grille étant reliée à une source de tension Va ; un MOSFET M4 possédant une électrode de grille et une électrode de drain reliées opérativement l'une à l'autre pour se connecter à une source de tension VX, et une électrode de source reliée à ladite électrode de drain dudit MOSFET Ml ; un MOSFET M5 possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant opérativement reliées l'une à l'autre pour se connecter à ladite électrode de source dudit MOSFET Ml, ladite électrode de source étant reliée à une source de tension - ;un MOSFET M3 avec une électrode de drain connectée aux dites électrodes de drain et de grille dudit MOSFET M4 et à ladite source de tension VX, et avec une électrode de source connectée à un noeud A et une électrode de grille reliée pour recevoir une tension de référence provenant d'une source de tension Vri un MOSFET M2 possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant opérativement reliée au dit noeud A et ladite électrode de source étant reliée opérativement aux dites électrodes de source dudit MOSFET M5 et à ladite <Desc/Clms Page number 18> source de tension- ; un élément d'impédance Z destiné à générer une tension Vo, ledit élément d'impédance Z étant relié au dit noeud A et à la masse ;lesdits MOSFETs Ml, M2, M3, M4 et M5 reliés opérativement définissant un moyen linéaire MOSFET (1) ; un MOSFET M6 interposé opérativement entre ladite source de tension Vx et ledit moyen linéaire MOSFET (1) en vue de recevoir une tension provenant de ladite source de tension Vx ; et un MOSFET M7 interposé opérativement entre ladite source de tension-vex et ledit moyen linéaire MOSFET en vue de recevoir une tension provenant de ladite source de tension- chacun desdits MOSFETs M6 et M7 comprenant en outre des électrodes de grille reliées l'une à l'autre en vue de recevoir un signal d'état neuronal, ce qui les fait fonctionner comme réseau de synapse neuronal.16. Dispositif MOSFET selon la revendication 15, dans lequel ledit MOSFET M6 est relié opérativement à la source de tension V. et aux dits MOSFETs M4 et M3 dudit moyen linéaire MOSFET (1) en vue de recevoir une tension provenant de ladite source de tension V, ; et ledit MOSFET M7 étant relié opérativement à ladite source de tension-vu et aux dits MOSFETs M2 et M5 dudit moyen linéaire MOSFET (1) en vue de recevoir une tension provenant de ladite source de tension-V., chacun desdits MOSFETs M6 et M7 comprenant en outre des électrodes de grille connectées l'une à l'autre en vue de recevoir un signal d'état neuronal, ce qui les fait fonctionner comme réseau de synapse neuronal.17. Multiplicateur contrôlé par un dispositif MOSFET selon l'une quelconque des revendications précédentes 1 à 16.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019375A KR940004430B1 (ko) | 1991-11-01 | 1991-11-01 | Mosfet 저항성 제어형 곱셈연산기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BE1005270A5 true BE1005270A5 (fr) | 1993-06-15 |
Family
ID=19322149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BE9200637A BE1005270A5 (fr) | 1991-11-01 | 1992-07-08 | Dispositif mosfet de controle de multiplicateur. |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US5237289A (fr) |
| JP (1) | JPH0690736B2 (fr) |
| KR (1) | KR940004430B1 (fr) |
| AT (1) | AT398010B (fr) |
| BE (1) | BE1005270A5 (fr) |
| CH (1) | CH684665A5 (fr) |
| DE (1) | DE4222846C2 (fr) |
| DK (1) | DK81992A (fr) |
| ES (1) | ES2040659B1 (fr) |
| FR (1) | FR2683353B1 (fr) |
| GB (1) | GB2261093B (fr) |
| GR (1) | GR1002150B (fr) |
| IT (1) | IT1255431B (fr) |
| LU (1) | LU88148A1 (fr) |
| MC (1) | MC2322A1 (fr) |
| NL (1) | NL9201248A (fr) |
| PT (1) | PT100693A (fr) |
| SE (1) | SE9201883L (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548354A (ja) * | 1991-08-19 | 1993-02-26 | Matsushita Electric Ind Co Ltd | 利得制御回路および半導体装置 |
| DE69524220T2 (de) * | 1995-09-27 | 2002-07-11 | Stmicroelectronics S.R.L., Agrate Brianza | Vierquadrantenmultiplizierer mit niedrigem Verbrauch und niedriger Spannung, insbesondere für neuronale Anwendungen |
| US5720004A (en) * | 1995-09-29 | 1998-02-17 | United Microelectronics Corporation | Current-mode hamming neural network |
| US5917368A (en) * | 1996-05-08 | 1999-06-29 | Telefonatiebolaget Lm Ericsson | Voltage-to-current converter |
| KR100219036B1 (ko) * | 1996-09-30 | 1999-09-01 | 이계철 | 저전압형 모스펫 콘트롤링 곱셈기 |
| KR100219037B1 (ko) * | 1996-10-01 | 1999-09-01 | 이계철 | 선형화된 저항성을 이용한 모스펫 아날로그 곱셈기 |
| JP3545142B2 (ja) * | 1996-11-25 | 2004-07-21 | 三菱電機株式会社 | 差動増幅器 |
| FR2769388B1 (fr) * | 1997-10-07 | 2001-08-03 | Korea Telecomm Authority | Multiplieur et synapse de reseau neuronal utilisant un miroir de courant comportant des transistors a effet de champ mos de faible puissance |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032767A (en) * | 1976-02-26 | 1977-06-28 | The United States Of America As Represented By The Secretary Of The Navy | High-frequency ccd adder and multiplier |
| US4156923A (en) * | 1977-10-17 | 1979-05-29 | Westinghouse Electric Corp. | Method and apparatus for performing matrix multiplication or analog signal correlation |
| US4760349A (en) * | 1986-08-19 | 1988-07-26 | Regents Of The University Of Minnesota | CMOS analog standard cell arrays using linear transconductance elements |
| US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
| US4825174A (en) * | 1988-06-20 | 1989-04-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Symmetric integrated amplifier with controlled DC offset voltage |
| US4931674A (en) * | 1988-11-16 | 1990-06-05 | United States Of America As Represented By The Secretary Of The Navy | Programmable analog voltage multiplier circuit means |
| US4906873A (en) * | 1989-01-12 | 1990-03-06 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| JPH02287670A (ja) * | 1989-04-27 | 1990-11-27 | Mitsubishi Electric Corp | 半導体神経回路網 |
| DE69021997T2 (de) * | 1989-06-15 | 1996-03-28 | Gen Electric | Neuronales netz mit differentialen kapzitiv gekoppelten eingangs- und ausgangslinien. |
| US4978873A (en) * | 1989-10-11 | 1990-12-18 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| US5097156A (en) * | 1991-04-11 | 1992-03-17 | The United States Of America As Represented By The Secretary Of The Navy | Circuitry for compensating for transistor parameter mismatches in a CMOS analog four-quadrant multiplier |
-
1991
- 1991-11-01 KR KR1019910019375A patent/KR940004430B1/ko not_active IP Right Cessation
-
1992
- 1992-06-12 MC MC922230A patent/MC2322A1/fr unknown
- 1992-06-18 SE SE9201883A patent/SE9201883L/ not_active Application Discontinuation
- 1992-06-18 US US07/900,330 patent/US5237289A/en not_active Expired - Lifetime
- 1992-06-22 DK DK081992A patent/DK81992A/da not_active Application Discontinuation
- 1992-06-24 GB GB9213382A patent/GB2261093B/en not_active Expired - Fee Related
- 1992-07-08 BE BE9200637A patent/BE1005270A5/fr not_active IP Right Cessation
- 1992-07-09 FR FR9208504A patent/FR2683353B1/fr not_active Expired - Fee Related
- 1992-07-10 NL NL9201248A patent/NL9201248A/nl active Search and Examination
- 1992-07-11 DE DE4222846A patent/DE4222846C2/de not_active Expired - Fee Related
- 1992-07-15 AT AT0144692A patent/AT398010B/de not_active IP Right Cessation
- 1992-07-15 PT PT100693A patent/PT100693A/pt not_active Application Discontinuation
- 1992-07-15 LU LU88148A patent/LU88148A1/fr unknown
- 1992-07-16 CH CH2241/92A patent/CH684665A5/de not_active IP Right Cessation
- 1992-07-16 ES ES09201484A patent/ES2040659B1/es not_active Expired - Fee Related
- 1992-07-16 IT ITMI921727A patent/IT1255431B/it active IP Right Grant
- 1992-09-23 GR GR920100399A patent/GR1002150B/el not_active IP Right Cessation
- 1992-10-30 JP JP4292340A patent/JPH0690736B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 15, no. 103 (P-1178)12 Mars 1991 & JP-A-02 311 972 ( MATSUSHITA ) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2261093A (en) | 1993-05-05 |
| GB9213382D0 (en) | 1992-08-05 |
| SE9201883L (sv) | 1993-05-02 |
| GR920100399A (el) | 1993-07-30 |
| DE4222846A1 (de) | 1993-05-06 |
| JPH0690736B2 (ja) | 1994-11-14 |
| DK81992D0 (da) | 1992-06-22 |
| ATA144692A (de) | 1993-12-15 |
| ES2040659B1 (es) | 1996-11-01 |
| LU88148A1 (fr) | 1993-02-15 |
| DE4222846C2 (de) | 1995-06-22 |
| JPH05225365A (ja) | 1993-09-03 |
| ES2040659A2 (es) | 1993-10-16 |
| PT100693A (pt) | 1994-05-31 |
| NL9201248A (nl) | 1993-06-01 |
| GR1002150B (en) | 1996-02-20 |
| GB2261093B (en) | 1995-06-21 |
| FR2683353B1 (fr) | 1997-03-28 |
| IT1255431B (it) | 1995-10-31 |
| SE9201883D0 (sv) | 1992-06-18 |
| KR940004430B1 (ko) | 1994-05-25 |
| FR2683353A1 (fr) | 1993-05-07 |
| ITMI921727A0 (it) | 1992-07-16 |
| ES2040659R (fr) | 1996-03-01 |
| US5237289A (en) | 1993-08-17 |
| MC2322A1 (fr) | 1993-10-25 |
| ITMI921727A1 (it) | 1994-01-16 |
| CH684665A5 (de) | 1994-11-15 |
| DK81992A (da) | 1993-05-02 |
| KR930011429A (ko) | 1993-06-24 |
| AT398010B (de) | 1994-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BE1005226A5 (fr) | Multiplicateur analogique mosfet. | |
| EP2819068B1 (fr) | Neurone artificiel comprenant une memoire resistive | |
| US5028810A (en) | Four quadrant synapse cell employing single column summing line | |
| US11055612B2 (en) | Voltage controlled highly linear resistive elements | |
| BE1005270A5 (fr) | Dispositif mosfet de controle de multiplicateur. | |
| JPH06290162A (ja) | 情報処理装置 | |
| EP0562905B1 (fr) | Circuit à retard variable | |
| US11797833B2 (en) | Competitive machine learning accuracy on neuromorphic arrays with non-ideal non-volatile memory devices | |
| FR2689706A1 (fr) | Convertisseur numérique-analogique comportant un tampon de sortie à tension de décalage ajustable. | |
| FR2702317A1 (fr) | Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit. | |
| FR2529726A1 (fr) | Amplificateur a seuil prevu pour la fabrication en circuit integre | |
| Lim et al. | Highly reliable inference system of neural networks using gated Schottky diodes | |
| Lammie et al. | Variation-aware binarized memristive networks | |
| EP0500461B1 (fr) | Dispositif de détection de l'état logique d'un composant dont l'impédance varie suivant cet état | |
| Guo et al. | Broadband optoelectronic synapse enables compact monolithic neuromorphic machine vision for information processing | |
| US20210064974A1 (en) | Formation failure resilient neuromorphic device | |
| Wang et al. | Physical based compact model of Y-Flash memristor for neuromorphic computation | |
| FR2738426A1 (fr) | Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique | |
| EP0011534B1 (fr) | Procédé et dispositif de traitement d'un signal analogique, notamment pseudopériodique | |
| CH644231A5 (fr) | Circuit a gain variable commande par une tension. | |
| WO2018100325A1 (fr) | Dispositif et procède de modulation, synapse artificielle comportant ledit dispositif de modulation, procède de plasticité a court terme dans un réseau de neurones artificiels comportant ladite synapse artificielle | |
| FR2539934A1 (fr) | Dispositif pour apparier des commutateurs a transistors a effet de champ, par exemple pour un convertisseur numerique-analogique video | |
| Han et al. | Mnemonic-opto-synaptic transistor for in-sensor vision system | |
| EP0617359B1 (fr) | ContrÔleur à logique floue | |
| Nogaret et al. | Artificial ion channels and spike computation in modulation-doped semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RE | Patent lapsed |
Owner name: KOREA TELECOMMUNICATION AUTHORITY Effective date: 20010731 |