DE4114917A1 - Verfahren zum herstellen eines halbleiterbauelements - Google Patents

Verfahren zum herstellen eines halbleiterbauelements

Info

Publication number
DE4114917A1
DE4114917A1 DE4114917A DE4114917A DE4114917A1 DE 4114917 A1 DE4114917 A1 DE 4114917A1 DE 4114917 A DE4114917 A DE 4114917A DE 4114917 A DE4114917 A DE 4114917A DE 4114917 A1 DE4114917 A1 DE 4114917A1
Authority
DE
Germany
Prior art keywords
layer
oxide layer
polysilicon
bit line
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4114917A
Other languages
English (en)
Inventor
Erfinder Wird Nachtraeglich Benannt Der
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4114917A1 publication Critical patent/DE4114917A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei die Kapazität des Kondensators und die Kontaktfläche der Bitleitungen vergrößert und dabei die Dichte des Halbleiterbauelements erhöht werden kann.
Mit Bezug auf die Fig. 1a bis 1c wird die Herstellung konventioneller Halbleiterbauelemente beschrieben. Eine Oxidschicht 2 und ein Gate 3 werden auf den entsprechenden Abschnitten eines Halbleitersubstrats 1 erzeugt, und an­ schließend wird eine Seitenwand 4 ausgebildet. Dann wird ein Source-Drain-Bereich 5 mittels Ionenimplantation gebildet, und eine Oxidschicht 6 wird über die gesamte Oberfläche dar­ auf abgeschieden. Als nächstes wird ein vergrabener Kontakt geöffnet, um einen Kondensatorknoten auszubilden. Danach wird ein Kondensator bestehend aus einem Speicherknoten 7 aus Polysilizium, einer dielektrischen Schicht 8 und einer Polysiliziumplatte 9 (Fig. 1a und 1b) ausgebildet. An­ schließend wird eine isolierende Schicht 10 abgeschieden, ein Bitleitungskontakt geöffnet, und schließlich wird eine Bitleitung 11 ausgebildet.
In einem solchen konventionellen Halbleiterbauelement, d. h. in so einem konventionellen Halbleiterkondensator, ist je­ doch die Stapelhöhe relativ niedrig, so daß die Gesamtkon­ densatorfläche begrenzt ist und keine große Kapazität er­ reicht werden kann.
Außerdem muß bei der Öffnung des Bitleitungskontakts, um die Bitleitung auszubilden, die Breite des Bitleitungskontakts reduziert werden, wenn ein Kurzschluß zwischen der Bitlei­ tung und dem Gate vermieden werden soll. Das führt zur Erhö­ hung des Kontaktwiderstandes.
Außerdem wird die Stufenbedeckung erschwert und somit die Bauelementecharakteristik verschlechtert.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Halbleiterbauelements zur Verfügung zu stellen, wobei die effektive Fläche des Konden­ sators vergrößert wird und die oben beschriebenen Nachteile der konventionellen Halbleiterbauelemente überwunden werden.
Diese Aufgabe wird mit den Merkmalen der Patentansprüche ge­ löst.
Bei der Lösung geht die Erfindung von den Grundgedanken aus, eine Polysiliziumauflage auf dem Bitleitungskontakt auszu­ bilden, um die Kontaktfläche zu vergrößern; der aktive Be­ reich und die Bitleitung können in einer geraden Linie aus­ gebildet werden.
Die Vorteile der Erfindung bestehen darin, daß die Breite des Bitleitungskontakts bis zum Maximalwert erhöht, der Bit­ leitungskontaktwiderstand gesenkt und die Stufenbe­ deckungscharakteristik verbessert werden kann.
Das erfindungsgemäße Verfahren wird im folgenden anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1a-1c Querschnitte, die den Herstellungsprozeß eines konventionellen Halbleiterbauelements darstel­ len; und
Fig. 2a-2e Querschnitte, die den erfindungsgemäßen Herstel­ lungsprozeß eines Halbleiterbauelements darstel­ len.
Fig. 2a bis 2e zeigen eine bevorzugte erfindungsgemäße Ausführungsform. Zuerst werden eine Gateoxidschicht 22 und ein Gate 23 auf den entsprechenden Abschnitten eines Halb­ leitersubstrats 21 sowie Seitenwände 24 ausgebildet. Dann wird ein Source-Drain-Bereich 25 mittels Ionenimplantation hergestellt, und anschließend wird eine Oxidschicht 26 auf der gesamten Oberfläche darüber abgeschieden. Danach wird ein Bitleitungskontakt geöffnet, und eine Polysiliziumauf­ lage 27 und eine Oxidschicht 28 werden aufeinanderfolgend auf der gesamten Oberfläche darüber abgeschieden. Dann wer­ den die Polysiliciumauflage 27 und die Oxidschicht 28 derge­ stalt geätzt, daß sie nur auf den Bitleitungskontakten und auf an diese angrenzenden Bereichen der Oxidschicht 26 auf den Gates 23 zurückbleiben.
Danach, dargestellt in Fig. 2b, wird eine Wärmebehandlung bei einer Temperatur von 600 bis 1100°C in einer oxidieren­ den Atmosphäre durchgeführt, so daß eine Oxidation an den freigelegten Abschnitten der Polysiliziumauflage 27 statt­ findet, d. h. an deren entgegengesetzten Endabschnitten in einer vorbestimmten Breite. Auf diese Weise wird eine Oxid­ schicht 28a dergestalt ausgebildet, daß sie die Polysili­ ziumauflage 27 bedeckt. Vorzugsweise wird die Wärmebehand­ lung in oxidierender Atmosphäre, wie oben beschrieben, durchgeführt, aber alternativ kann die Oxidschicht 28a auch durch Anwendung eines Oxidseitenwandausbildungsprozesses zum Bedecken der Polysiliziumauflage 27 hergestellt werden.
Danach wird, wie in Fig. 2c gezeigt wird, die Oxidschicht 26 an entsprechenden Abschnitten entfernt, um einen vergrabenen Kontakt zu öffnen. Auf der entstandenen Öffnung wird ein Kondensator, bestehend aus einem Speicherknoten 29 aus Poly­ silizium, einer dielektrischen Schicht 30 und einer Polysi­ liziumplatte 31 ausgebildet. Danach wird eine isolierende Schicht 32 abgeschieden. Der Kondensator kann sich bis auf die Oxidschicht 28a erstrecken, und daher wird die effektive Kondensatorfläche vergrößert.
Dann wird, wie in Fig. 2d dargestellt wird, die Polysili­ ziumauflage 27, die auf dem Bitleitungskontakt ausgebildet ist, mit Ausnahme ihrer Endabschnitte freigelegt, und danach ein Dotant (Fremdatome) in den freigelegten Abschnitt der Polysiliziumauflage 27 implantiert. Wenn die Polysilizium­ auflage 27 in einem vordotiertem Zustand verwendet wird, d. h. wenn eine in-situ-Dotierung auf der Polysiliziumauflage durchgeführt wird, kann die Ionenimplantation weggelassen werden. Nach Ausbildung einer Bitleitung 33 auf der bisher beschriebenen Struktur (vgl. Fig. 2e) ist das mit dem erfin­ dungsgemäßen Verfahren hergestellte Halbleiterbauelement fertig.
Erfindungsgemäß können der aktive Bereich und die Bitleitung in einer geraden Linie ausgebildet werden. Dadurch wird der Herstellungsprozeß erleichtert. Die Verbindung der Bitlei­ tung zum Bitleitungskontakt durch Ausbilden einer Polysili­ ziumauflage bewirkt, daß die Breite des Bitleitungskontakts bis zum maximalen Wert ausgedehnt werden kann, so daß der Bitleitungskontaktwiderstand gesenkt wird, und daß die Stu­ fenbedeckungscharakteristik verbessert wird. Die Kondensa­ torfläche kann bis auf die Oxidschicht, die auf der Polysi­ liziumauflage ausgebildet ist, ausgedehnt werden, und daher wird eine erhöhte Kapazität erreicht. Das Ergebnis ist eine bedeutende Erhöhung der Dichte des Halbleiterbauelements.

Claims (6)

1. Verfahren zum Herstellen eines Halbleiterbauelements mit den Schritten:
  • a) Ausbilden einer Oxidschicht (22), eines Gates (23), einer Gateseitenwand (24) und eines Source-Drain-Be­ reichs (25) auf den entsprechenden Abschnitten eines Halbleitersubstrats (21), Abscheiden einer ersten Oxidschicht (26) auf der gesamten darüber liegenden Oberfläche, Öffnen eines Bitleitungskontaktes, Ab­ scheiden einer Polysiliziumauflage (27) und einer zweiten Oxidschicht (28) auf der gesamten darüber­ liegenden Oberfläche, und Entfernen der Polysili­ ziumauflage (27) und der zweiten Oxidschicht (28) mit Ausnahme einer Fläche, die sich auf dem Bitlei­ tungskontakt und einem Bereich der ersten Oxid­ schicht (26), der angrenzend zu dem Bitleitungskon­ tant auf den Gates (23) abgeschieden ist, erstreckt;
  • b) Ausbilden einer isolierenden Schicht an beiden Enden der Polysiliziumauflage (27),
  • c) Öffnen eines vergrabenen Kontaktes und Ausbilden eines Kondensators bestehend aus einem Polysilizium­ speicher (29), einer dielektrischen Schicht (30) und einer Polysiliziumplatte (31), so daß er sich bis zu der zweiten Oxidschicht (28) erstreckt; und
  • d) Abscheiden einer isolierenden Schicht (32) auf der darüberliegenden gesamten Oberfläche, Freilegen der Polysiliziumauflage (27) mit Ausnahme von vorbe­ stimmten Bereichen an ihren Seiten, und Ausbilden einer Bitleitung (33) darauf.
2. Verfahren nach Anspruch 1, wobei der Schritt (b) auf­ weist:
  • b1) Abscheiden einer weiteren Oxidschicht auf der ge­ samten darüberliegenden Fläche, und
  • b2) reaktives Ionenätzen der weiteren Oxidschicht, um eine Oxidseitenwand auszubilden.
3. Verfahren nach Anspruch 1, wobei in Schritt b) eine Wärmebehandlung bei einer Temperatur von 600 bis 1100°C in oxidierender Atmosphäre erfolgt, um jedes der Enden der Polysiliziumauflage (27) in einer vorbestimmten Dicke zu oxideren.
4. Verfahren nach Anspruch 1, wobei nach dem Abscheiden der Polysiliziumauflage (27) in Schritt a) eine in-situ-Do­ tierung erfolgt.
5. Verfahren nach Anspruch 1, wobei im Schritt d) ein Do­ tand in die freigelegte Polysiliziumauflage (27) dotiert wird.
6. Halbleiterbauelement herstellbar nach einem der Ansprü­ che 1 bis 5.
DE4114917A 1990-05-08 1991-05-07 Verfahren zum herstellen eines halbleiterbauelements Ceased DE4114917A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006472A KR920008294B1 (ko) 1990-05-08 1990-05-08 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
DE4114917A1 true DE4114917A1 (de) 1991-11-21

Family

ID=19298780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4114917A Ceased DE4114917A1 (de) 1990-05-08 1991-05-07 Verfahren zum herstellen eines halbleiterbauelements

Country Status (4)

Country Link
JP (1) JPH0719849B2 (de)
KR (1) KR920008294B1 (de)
DE (1) DE4114917A1 (de)
GB (1) GB2243951B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4342817A1 (de) * 1992-12-19 1994-06-23 Gold Star Electronics Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749156B1 (de) * 1995-05-23 1999-08-11 Siemens Aktiengesellschaft Halbleiteranordnung mit selbstjustierten Kontakten und Verfahren zu ihrer Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191612A2 (de) * 1985-02-09 1986-08-20 Fujitsu Limited Halbleiterspeicheranordnung mit Speicherzellen mit gestapelten Kapazitäten und Verfahren zu ihrer Herstellung
EP0263941A1 (de) * 1986-10-16 1988-04-20 Siemens Aktiengesellschaft Speicherzellenanordnung für dynamische Halbleiterspeicher
EP0317160A2 (de) * 1987-11-14 1989-05-24 Fujitsu Limited Halbleiteranordnung mit Seitenwand-Film und Verfahren zu ihrer Herstellung
JPH0279462A (ja) * 1988-09-14 1990-03-20 Toshiba Corp 半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682021B2 (ja) * 1988-06-29 1997-11-26 富士通株式会社 半導体メモリ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191612A2 (de) * 1985-02-09 1986-08-20 Fujitsu Limited Halbleiterspeicheranordnung mit Speicherzellen mit gestapelten Kapazitäten und Verfahren zu ihrer Herstellung
EP0263941A1 (de) * 1986-10-16 1988-04-20 Siemens Aktiengesellschaft Speicherzellenanordnung für dynamische Halbleiterspeicher
EP0317160A2 (de) * 1987-11-14 1989-05-24 Fujitsu Limited Halbleiteranordnung mit Seitenwand-Film und Verfahren zu ihrer Herstellung
JPH0279462A (ja) * 1988-09-14 1990-03-20 Toshiba Corp 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4342817A1 (de) * 1992-12-19 1994-06-23 Gold Star Electronics Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE4342817B4 (de) * 1992-12-19 2006-03-16 Lg Semicon Co. Ltd., Cheongju Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement

Also Published As

Publication number Publication date
KR920008294B1 (ko) 1992-09-26
JPH05343635A (ja) 1993-12-24
GB2243951B (en) 1994-03-02
GB9109684D0 (en) 1991-06-26
GB2243951A (en) 1991-11-13
JPH0719849B2 (ja) 1995-03-06
KR910020942A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE3885010T2 (de) Nichtflüchtige Speicherzelle und Verfahren zu ihrer Herstellung.
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
EP0744772A1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE4031411A1 (de) Verfahren zur herstellung eines halbleiters
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE4201506A1 (de) Verfahren zur herstellung von dram-speicherzellen mit stapelkondensatoren in stiftstruktur
DE69133395T2 (de) Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4038115A1 (de) Halbleiterspeicher
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE4208129C2 (de) Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE4114917A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4120592A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4101940A1 (de) Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection