DE4018438A1

DE4018438A1 - Pruefverfahren fuer eine speichervorrichtung mit internen seriellen datenwegen

Info

Publication number: DE4018438A1
Application number: DE4018438A
Authority: DE
Inventors: Hyung-Sub Chung
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1989-06-10
Filing date: 1990-06-08
Publication date: 1991-01-24
Anticipated expiration: 2010-06-09
Also published as: GB9012833D0; DE4018438C2; GB2235074A; JPH0312099A; KR910001778A; KR920001079B1

Description

Die Erfindung betrifft ein Prüfverfahren, bei welchem ein konstantes Datenmuster in einer hochintegrierten Speichervorrichtung (beispielsweise einem DRAM) gespeichert ist und aus der Speichervorrichtung ausgelesen wird, um zu prüfen, ob es mit den ursprünglichen Daten für die Speichervorrichtung mit den internen seriellen Datenwegen übereinstimmt oder nicht übereinstimmt.

Da die DRAMs in zunehmendem Maße hochintegriert werden, sind viele Schichten und Muster erforderlich. Die Fehlerquote der DRAMs wird durch die Menge von Verunreinigungen bestimmt, denen die Vorrichtung während der Herstellung ausgesetzt ist. Die integrierten DRAMs müssen mittels Präzisionsverfahren in einer RAM-Prüfung als gut oder schlecht unterschieden werden. Bei der früheren RAM-Prüfung nahm ein schnelles Prüfverfahren Zugriff zu den gespeicherten Daten aus dem RAM unter Verwendung von Parallelwegen und verglich die zugegriffenen Daten mit den Ausgangsdaten.

Jedoch muß die Anzahl paralleler Wege für eine mit hoher Geschwindigkeit erfolgende Verarbeitung erhöht werden. Die Erhöhung der Anzahl paralleler Wege ist aber nicht wünschenswert, da die Größe des DRAMs groß wird. In Fig. 1 wird das Prüfverfahren der bekannten Speichervorrichtung erklärt. Nach der Startroutine P1 wird die Prüfzyklus- Routine P2 durchgeführt. In der Routine P3 werden die zu vergleichenden Daten im RAM gespeichert.

Anschließend werden die gespeicherten Daten mittels der Routine P4 erneut gelesen und mit den im RAM gespeicherten Ausgangsdaten in der Routine P5 verglichen. Durch Vergleich der beiden Datensätze wird der Fehler ermittelt, wenn die beiden Datensätze sich voneinander unterscheiden. Das Vorliegen eines Fehlers im RAM wird in der Routine P6 gemeldet.

Falls ferner die aus dem RAM gelesenen Daten mit den gelieferten Ausgangsdaten übereinstimmen, geht das Programm zur Routine P7, um zu bestimmen, ob alle Daten verglichen worden sind.

Falls nicht alle Daten verglichen worden sind, wird die Adresse des DRAMs in der Routine P8 erhöht, um die gespeicherten Daten erneut zu lesen, so daß die Prüfung über die Routine P4 wiederholt wird. Wurden alle Daten mit den Ausgangsdaten in der Routine P8 verglichen, so geht das Programm zur Routine P9, um den Merker für die Meldung zu generieren, daß das RAM normal ist. Jedoch werden in einem derartigen RAM-Prüfverfahren parallele Datenwege gebildet, um zu lesen, zu schreiben und zu vergleichen, wodurch eine Erhöhung der Chip-Größe infolge der Erhöhung der Datenwege zustandekommt.

Der Erfindung liegt die Aufgabenstellung zugrunde, ein RAM- Prüfverfahren zu schaffen, das die Erhöhung der Chip-Größe verhindern kann, indem die Prüfdaten über serielle Datenwege geliefert werden.

Weiter liegt der Erfindung die Aufgabe zugrunde, die Prüfzeit zu verringern, indem ein verbessertes Prüfverfahren zum Vergleich der Prüfdaten mit den Musterdaten geliefert wird.

Diese Aufgabenstellungen können durch ein Prüfverfahren für die Speichervorrichtung mit internen seriellen Datenwegen gelöst werden, das gekennzeichnet ist durch folgende Schritte:

a) Zuführung von in einem RAM gespeicherten Daten über serielle Datenwege, und
b) Vergleich der über die seriellen Datenwege zugeführten Daten mit den Musterdaten eines Musterregisters.

In den Zeichnungen zeigen:

Fig. 1 eine Ablaufdarstellung zur Erläuterung des bekannten Prüfverfahrens für ein RAM;

Fig. 2 ein Blockschaltbild einer erfindungsgemäßen Ausbildungsform; und

Fig. 3 eine Ablaufdarstellung zur Erläuterung eines erfindungsgemäßen Prüfverfahrens für ein RAM.

Es wird auf die ausführliche Beschreibung bevorzugter Ausführungsformen in Verbindung mit den anliegenden Zeichnungen Bezug genommen.

Fig. 2 ist ein Blockschaltbild einer erfindungsgemäßen Ausführungsform. Die Erfindung umfaßt ein hochintegriertes RAM 1 als Speichervorrichtung, ein Datenregister 3, das mit dem RAM 1 über einen ersten Weg 2 verbunden ist, einen Leseverstärker 4 zur Verstärkung des Ausgangs des Datenregisters 3, einen Zwischenspeicher 5 zur Aufnahme des Ausgangs des Leseverstärkers 4, ein Musterregister 7, das über einen zweiten Weg 6 zwischen dem Leseverstärker 4 und dem Zwischenspeicher 5 geschaltet ist, um die über den zweiten Weg 6 gelieferten Daten mit den Musterdaten zu vergleichen, und einen dritten Weg 9 zur Lieferung eines Vergleichsausgangs-Merkers eines Komparators 8, der mit dem Musterregister 7 und dem Zwischenspeicher 5 verbunden ist. Dabei stellt PD Musterdaten dar, die sowohl am RAM 1 und am Musterregister 7 eingeschrieben werden.

Die Erfindung mit einem derartigen Aufbau wird in Verbindung mit der Ablaufdarstellung der Fig. 3 erläutert. Zunächst werden der Stromversorgungszustand und die Vorbereitung für den Datentest in einer Startroutine P11 geprüft und falls sie als normal befunden werden, wird eine Routine P12 für den Prüfzyklus durchgeführt. In der Routine P12 ist ein Programm für eine schnelle RAM-Prüfung geladen und wird entsprechend der Programmfolge durchgeführt.

Die nächste Routine P13 führt den Prüfmuster-Eingabezyklus durch, um die Musterdaten PD sowohl im RAM 1 und im Musterregister 7 zu speichern.

Anschließend führt eine Routine P14 den Datenüberführungszyklus durch, so daß die Daten im Datenregister 3 über den ersten Weg 2 gespeichert werden. Das Datenregister 3 besteht aus selbsthaltenden Schaltern, um die Daten für seriellen Zugriff zu halten. In der nächsten Routine P15 werden die Daten dem Musterregister 7 zum Vergleich der Daten mit den Musterdaten überführt, und die gehaltenen Daten im Datenregister 3 werden durch den Leseverstärker 4 verstärkt und dem Zwischenspeicher 5 zugeführt.

Ferner werden die Daten im Musterregister 7 über den zweiten Weg 6 gespeichert. Das Musterregister 7 vergleicht die Ausgangsdaten des Datenregisters 3 mit den einleitend gespeicherten Musterdaten PD für eine eingebaute Prüfung unter Verwendung des Komparators 8. Zu diesem Zeitpunkt wird in einer Routine P16 geprüft, ob alle die durch den zweiten Weg gelieferten Daten vollständig im Musterregister 7 gespeichert oder nicht gespeichert sind. Sind die Daten nicht vollständig im Musterregister 7 gespeichert, so geht das Programm zu einer Routine P17, um den Zähler zu erhöhen. Anschließend wird der Betrieb der Routine P15 wiederholt durchgeführt, um alle zu vergleichenden Daten im Musterregister 7 zu speichern.

Sind alle zu vergleichenden Daten vollständig im Musterregister 7 gespeichert, so werden die Routinen P18 und P20 durchgeführt. Die Routine P18 wird durchgeführt, um festzustellen, ob alle im RAM 1 gespeicherten Daten in das Datenregister 3 eingegeben wurden. Falls die Überführung beendet wurde, wird die Zeilenadresse in einer Routine P19 erhöht, um die im RAM 1 gespeicherten Daten über eine Zeilenadresseneinheit im Datenregister 3 zu speichern.

Ferner wird der Vergleich zwischen den vergleichenden Daten des Musterregisters 7 und den Ausgangsmusterdaten vom Komparator 8 in der Routine P20 durchgeführt. Ein Merker wird entsprechend dem Vergleichsergebnis zwischen den beiden Datensätzen erzeugt und in einer Routine P21 dem dritten Weg 9 geliefert. Die Daten werden daher in der Routine P22 geliefert.

Nachdem das Musterregister 7 den Vergleichsvorgang zwischen den Musterdaten und den über den zweiten Weg 6 überführten Daten beendet hat, werden neue Daten zwecks Vergleich empfangen. Zu diesem Zeitpunkt wird der Merker, der meldet, ob die beiden Datensätze übereinstimmen oder nicht übereinstimmen, über den dritten Weg 9 als Logiksignal erzeugt, so daß entweder ein Normalzustand oder ein Fehlerzustand der Daten ermittelt wird.

Insbesondere speichert die Erfindung Daten im Datenregister 3 über den seriellen Datenweg mittels einer Zeilenadresseneinheit unter Verwendung der Routine P18, wodurch die Datenverarbeitungszeit verbessert wird, weil kein Gebrauch der zusätzlichen Spaltenadresse erfolgt. Ferner verhindert die Erfindung eine Erhöhung der Chip- Größe als Folge einer hohen Integration, da serielle Datenwege verwendet werden. Schließlich kann eine Prüfung beliebiger Daten unter Verwendung des internen Musterregisters durchgeführt werden und durch das serielle Zutrittsverfahren wird eine schnelle RAM-Prüfung möglich.

Eine Erläuterung der verringerten Zeitspanne für die RAM- Prüfung folgt:
Im üblichen Fall bei einer Verwendung von vier paralleler Wege für ein 1M DRAM, wird die verwendete Zeit wie folgt berechnet:

1M×200 ns (Zykluszeit)/4=0,05 sec.

Erfindungsgemäß wird die Zeitspanne von 1M× (serielle Zykluszeit)/4+2K×200 ns (Daten-Umsetzungszyklus) = 0,008 sec. Damit wird die Prüfzeit stärker beim parallelen Prüfsystem verringert.

Wie vorstehend erläutert wurde, kann die Erfindung den Normalzustand oder Fehlerzustand der Speichervorrichtung durch Vergleich der über den ersten, zweiten und dritten Datenweg gelieferten Zugangsdaten mit den Musterdaten des Musterregisters 7 überprüfen.

Ferner kann die Erfindung nicht nur die Erhöhung der Chip- Größe der Speichervorrichtung verhindern, sondern auch eine mit hoher Geschwindigkeit erfolgende RAM-Prüfung erzielen. Darüber hinaus ist erfindungsgemäß eine Selbstprüfung durch Vergleich mit einem beliebigen Prüfmuster möglich.

Die Erfindung ist in keiner Weise auf die vorausgehend beschriebene Ausführungsform beschränkt. Verschiedene Abänderungen der beschriebenen Ausführungsform sowie weitere Ausführungsformen der Erfindung sind für den Fachmann bei Betrachtung der Beschreibung der Erfindung offensichtlich. Derartige Abänderungen oder Ausführungen werden daher von der Erfindung im Rahmen der anliegenden Ansprüche mit umfaßt.

Claims

1. Prüfverfahren für eine Speichervorrichtung mit internen seriellen Datenwegen, gekennzeichnet durch folgende Schritte:

a) Zuführung von in einem RAM (1) gespeicherten Daten über serielle Datenwege, und
b) Vergleich der über die seriellen Datenwege zugeführten Daten mit den Musterdaten eines Musterregisters (7).

2. Prüfverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die im RAM (1) gespeicherten Daten über serielle Datenwege zugeführt werden, die einen ersten seriellen Datenweg umfassen, um Daten zu liefern, und mit im RAM verbundenen Datenregister (3) gehalten zu werden, einen zweiten seriellen Datenweg, um von einem Leseverstärker verstärkte Daten dem Musterregister (7) zu liefern, und einen dritten seriellen Datenweg, um ein Vergleichsergebnis zwischen den Musterdaten und den über den zweiten Datenweg gelieferten Daten zu ergeben.

3. Prüfverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Musterregister die Musterdaten mit den über den zweiten seriellen Datenweg gelieferten Daten vergleicht, und nächste zugegriffene Daten zum Vergleich mit den Musterdaten über den zweiten seriellen Datenweg empfängt, wenn der Datenvergleich beendet ist.

4. Prüfverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dritte serielle Datenweg zur Lieferung des Vergleichsergebnisses ein Merkersignal als Logiksignal liefert, um die Übereinstimmung oder Nichtübereinstimmung der verglichenen Daten zu melden.