DE3930621C2 - Mikrostreifenleiter-Halbleiter-Anordnung - Google Patents

Mikrostreifenleiter-Halbleiter-Anordnung

Info

Publication number
DE3930621C2
DE3930621C2 DE3930621A DE3930621A DE3930621C2 DE 3930621 C2 DE3930621 C2 DE 3930621C2 DE 3930621 A DE3930621 A DE 3930621A DE 3930621 A DE3930621 A DE 3930621A DE 3930621 C2 DE3930621 C2 DE 3930621C2
Authority
DE
Germany
Prior art keywords
microstrip line
gate
electrode
microstrip
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3930621A
Other languages
English (en)
Other versions
DE3930621A1 (de
Inventor
Nagahama Kohki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1193134A external-priority patent/JPH02168632A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3930621A1 publication Critical patent/DE3930621A1/de
Application granted granted Critical
Publication of DE3930621C2 publication Critical patent/DE3930621C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft eine Mikrostreifenleiter-Halbleiter-Anordnung sowie einen für diese geeigneten Feldefekt-Transistor-Chip und eine Mikrostreifenleitung. Derartige Anordnungen mit einem FET und einer Mikrostreifenleitung sind an sich bekannt.
In den Fig. 3(a) und 3(b) sind Draufsichten auf bekannte Strukturen zweier Galliumarsenid (GaAs)-FETs gezeigt. Die erste Struktur ist aus einem Artikel von H. Takakuwa et al. bekannt, der unter dem Titel "A Low-Noise Microwave HEMT Using MOCVD" in IEEE Transactions on Electron Devices, Vol. ED-33, No. 5, 1986, S. 595-600 erschienen ist. Die zweite Struktur ist in einem Artikel von E. M. Bastida et al. beschrieben, der unter dem Titel "Airbridge Gate FET for GaAs Monolithic Circuits" in IEEE Transactions on Electron Devices, Vo. ED-32, No. 12, 1985, S. 2754- 2759 erschienen ist. Jeder der gezeigten FETs ist auf oder in einem gewöhnlich aus GaAs bestehenden Halbleitersubstrat 1 ausgebildet. Das Substrat mit einem oder mehreren FETs wird im folgenden als Chip bezeichnet. Jeder der Chips 100 der Fig. 3(a) und 3(b) enthält zwei FETs. Auf der Oberfläche des GaAs-Substrates 1 sind Source-Anschlüsse, Gate-Anschlüsse 3 und Drain-Anschlüsse 4 ausgebildet. Die Source- und Drain-Anschlüsse 2 und 3 sind elektrisch mit Source- bzw. Drain- des FET verbunden. Source und Drain befinden sich in einer an der Oberfläche des Halbleiter-Substrates 1 liegenden leitenden Schicht. Diese elektrisch leitende Schicht kann durch bekannte Verfahren, wie z. B. Ionen­ implantation, Diffusion oder ähnliche gebildet werden. Ein dünnes, lineares Gate 3a ist zwischen Source und Drain jedes Transistors angeordnet und mit dem Gate- Anschluß 3 verbunden.
In der Struktur gemäß Fig. 3(a) erstreckt sich die Länge des linearen Gates 3a im rechten Winkel zum Signalfluß, der vom Eingang an dem Gate-Anschluß 3 zum Ausgang am Drain-Anschluß 4 verläuft. In der Struktur gemäß Fig. 3(b) liegen vier lineare Gates 3a parallel zum Signal­ fluß vom Gate-Anschluß 3 zum Drain-Anschluß 4.
Fig. 4 zeigt den FET-Chip 100 der Fig. 3(a) in einer Mikrostreifenleitung 20 (Wellenleitung). Diese Wellen­ leitung 20 weist lineare, relativ schmale Leiter 7 und 8 auf, die auf entsprechenden dielektrischen Substraten 9 und 10 gebildet sind. Der Source-Anschluß des FET-Chip 100 ist über einen Draht 12 mit Erde verbunden. Die Leitung 20 kann auch eine an der den Leitern 7 und 8 gegenüberliegenden Seite des dielektrischen Substrates 9 und 10 gebildete Masse-Ebene aufweisen, mit der der Draht 12 verbunden ist. Der Gate-Anschluß 3 und der Drain-Anschluß 4 des Chip 100 sind mit den Mikrostrei­ fenleitern 7 bzw. 8 durch Drähte 13 bzw. 14 verbunden. Die Drähte 12, 13 und 14 können relativ dünne Golddrähte sein. Eine Gleichstrom (DC)-Vorspannung wird über die Mikrostreifenleiter 7 und 8 an den Gate-Anschluß 3 und den Drain-Anschluß 4 angelegt. Das zu verstärkende Mikrowellensignal gelangt über den Mikrostreifenleiter 7 und die Drähte 13 zu dem Gate-Anschluß 3. Das verstärkte Signal wird über den Drain-Anschluß 4 und die Drähte 14 auf die Mikrostreifenleitung 8 abgegeben.
Die Eigenschaften einzelner, in Mikrostreifenleitungen eingebauter FET-Chips 100 können in einem großen Bereich variieren. Die Veränderung der Kennwerte kann durch eine Veränderung der Längen und Lagen der Verbindungsdrähte 12, 13 und 14 verursacht werden, da diese Drähte Bie­ gungen sowie Variationen ihrer relativen Bond-Positionen auf den entsprechenden Anschlüssen unterworfen sind, wenn die Chips in die Mikrostreifenleitung eingebaut werden. Diese Variationen verändern die Werte der para­ sitären reaktiven Schaltelemente, die immer in der Anordnung vorhanden sind, insbesondere der parasitären Induktivitäten. Diese parasitären Elemente begrenzen den Gewinn, die Frequenz-Charakteristik und andere Lei­ stungsdaten der Anordnung.
In monolitischen FETs sind die Elektroden direkt mit anderen Schaltelementen verbunden. Ein Beispiel eines monolitischen FET mit einer Gate-Verbindung über eine Luftbrücke ist von Bastida et al. in der vorstehend genannten Schrift IEEE Transactions on Electron Devices, Volume ED-32, Dezember 1985, Seiten 2754-2759 beschrieben. In den Fig. 1b und 6 dieses Artikels ist eine FET-Struktur mit einer Gate-Verbindung vom Gate zum Gate-Anschluß aus Gold gezeigt. Die Gold- Verbindung ist durch einen Luftspalt von einem darun­ terliegenden Source-Anschluß getrennt. Source ist über ein Metall geerdet, das durch das Halbleiter-Substrat von dem Source-Anschluß an der Vorderseite zu dem Source-Anschluß auf der Rückseite führt. Bei einer Aus­ führungsform der dort offenbarten Struktur umfaßt die Luft­ spalt-Verbindung zum Gate eine Mehrzahl von leitenden Fingern in einem kammähnlichen Teil der Luftspalt- Struktur. Die Anordnung der Brücken-Elektrode führt zwar zu einem verbesserten Verstärker-Frequenzgang, da die Einflüsse der parasitären Elemente reduziert werden, die Struktur ist jedoch nicht zur Verwendung in einer Mikrostreifenleitung geeignet. Vielmehr wird diese Struktur direkt mit anderen Verstärkerelementen auf demselben Substrat unter Verwendung konventioneller Metallkontakte in einem integrierten Schaltkreis verbunden.
Aufgabe der Erfindung ist es daher, eine Anordnung eines Feldeffekt- Transistor-Chips mit einer Mikrostreifenleitung anzugeben, die weitestgehend frei von Exemplarstreuungen hergestellt werden kann, wobei die Mikrostreifen- Leitung bzw. der Feldeffekt-Transistor-Chip so ausgestaltet sind, daß sie zum Herstellen einer derartigen Kombination besonders gut geeignet sind.
Die erfindungsgemäße Mikrostreifenleiter-Halbleiter-Anordnung ist durch die Merkmale von Anspruch 1 gegeben, eine erfindungsgemäße Feldeffekt-Transistor-Chip durch die Merkmale von Anspruch 3 und die zugehörige erfindungsgemäße Mikrostreifenleitung durch die Merkmale des Anspruchs 9.
Erfindungswesentlich ist dabei, daß Streifenanschlüsse ("beam lead") verwendet werden, die entweder als Verlängerungen von Mikrostreifenleitern oder als Verlängerungen von Anschlußelektroden des Feldeffekt-Transistor-Chips ausgebildet sind. Dadurch lassen sich Ungleichförmigkeiten beim Herstellen von Verbindungen zwischen den Mikrostreifenleitern und den Anschlußelektroden weitgehend vermeiden. Es treten dann die vorstehend in Zusammenhang mit solchen Ungleichförmigkeiten auftretenden Nachteile nicht mehr auf. Transistoren mit Streifenanschlüssen sind z. B. aus "Handbook of Semiconductor Electronics", McGraw-Hill Book Company, 3. Auflage, Seite 8-29, bekannt. Die dort dargestellte Struktur ist jedoch nicht zum unmittelbaren Anschließen an die Enden eines durch einen Schlitz unterbrochenen Mikrostreifenleiters geeignet.
Eine Feldeffekt-Transistor-Struktur, die für die genannte Anschlußart besonders geeignet ist, ist eine solche mit sog. Luftbrücken-Struktur, wie sie im bereits eingangs erwähnten Artikel von E. M. Bastida et al. beschrieben ist. Hierbei nehmen die Gate-Elektrode und die Source-Elektrode eine Luftbrücken-Beziehung ein; es überbrückt entweder die Gate- die Source-Elektrode, wie aus dem genannten Artikel bekannt, oder die Source-Elektrode überbrückt die Gate-Elektrode.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Es zeigt
Fig. 1 eine Perspektivdarstellung eines erfindungsgemäßen Feldeffekt-Transistor-Chips mit Luftbrücken-Struktur und Streifenanschlüssen,
Fig. 2 eine Perspektivdarstellung einer aus dem Chip gemäß Fig. 1 und einer Mikrostreifen-Leitung gebildeten Anordnung,
Fig. 3(a) und 3(b) Draufsichten von Strukturen zweier herkömmlicher FETs,
Fig. 4 eine Perspektivdarstellung einer aus dem herkömmlichen FET-Chip gemäß Fig. 3(a) und einer Mikrostreifenleitung gebildeten Anordnung,
Fig. 5(a) bis 5(l) Querschnittsdarstellungen, die die einzelnen Schritte bei der Herstellung einer erfindungs­ gemäßen Ausführungsform eines FET-Chips zeigen,
Fig. 6(a) und 6(b) eine Draufsicht bzw. eine teilweise Seitenansicht einer erfindungsgemäßen Ausführungs­ form eines FET-Chips,
Fig. 7 die Perspektivdarstellung eines Teils einer erfindungsgemäßen Mikrostreifenleitung mit einem Streifenanschluß,
Fig. 8 die Perspektivdarstellung einer erfindungsge­ mäßen Anordnung mit einem FET-Chip, der mit einer Mikrostreifenleitung gemäß Fig. 7 ver­ bunden ist,
Fig. 9(a) bis 9(e) Querschnittsdarstellungen, die die Schritte bei der Herstel­ lung der Mikrostreifenleitung gemäß Fig. 7 zeigen.
In den Fig. 1 und 2 sind Perspektivdarstellungen eines zum Einbau in eine Mikrostreifenleitung geeigneten Feldeffekt-Transistor-Chips 200 bzw. die Zusammenschal­ tung des Chips 200 mit einer Mikrostreifenleitung 20 gemäß Ausführungsformen der Erfindung gezeigt. In allen Figuren bezeichnen gleiche Bezugszeichen die gleichen oder einander entsprechende Elemente. Bei der Erfindung entfallen die Verbindungsdrähte 12, 13 und 14 gemäß Fig. 4. Die Drähte 13 und 14 sind durch Streifenanschlüsse 5 bzw. 6 ersetzt, anstatt des Drahtes 12 wird eine Elektrodenstruktur verwendet, die Leitungswege durch ein Halbleitersubstrat 1 umfaßt. Wie in den Fig. 1 und 2 gezeigt, weisen ein Gate-Anschluß 3 einen Streifenanschluß 5, ein Drain-Anschluß 4 einen Streifenanschluß 6 auf. Die Leiter 5 und 6 sind direkt mit Mikrostreifenleitern 7 bzw. 8 verbunden, die im wesentlichen gleiche Breite aufweisen. Gemäß der Erfindung sind die Gate- und Drain-Anschlüsse des FET gemäß Fig. 4 durch eine Luftbrücken-Struktur ersetzt.
Mit dem hier verwendeten Begriff "Streifenanschluß" sind elektrisch leitende Bänder mit im allgemeinen recht­ eckigem Querschnitt gemeint, die sich zum Rand eines Substrates und darüberhinaus erstrecken, ähnlich einem freitragenden Arm. Diese Leitertechnologie wird bei Halbleiter-Strukturen seit einigen Jahren verwendet, wobei der Begriff "Streifenanschluß" für eine solche sich parallel und über den Umfang der Oberfläche hinaus erstreckende Elektrode verwendet wird, die eine elek­ trische Verbindung zu einem elektrischen Element auf der anderen Seite der Oberfläche herstellt.
In den Fig. 1 und 2 sind die Gate- und Drain-Streifen­ anschlüsse 5 und 6 einstückige Verlängerungen des Gate-An­ schlusses 3 bzw. des Drain-Anschlusses 4. Die Breite dieser Anschlüsse ist vorzugsweise im wesentlichen gleich derjenigen der entsprechenden Anschlüsse und der Mikrostreifenleiter 7 und 8. Wie in den Fig. 1 und 2 erkennbar, sind die Streifenanschlüsse mit den entsprechenden Mikrostreifenleitern ausgerichtet und mit diesen ver­ bunden, so daß sie eine Verlängerung dieser Leiter bil­ den.
Der Source-Anschluß 2 des FET-Chips 100 gemäß den Fig. 1 und 2 hat eine H-förmige Gestalt auf der Oberfläche des Substrates 1. Der zentrale, die beiden Seitenarme ver­ bindende Bereich des "H" verläuft unter einem Brücken­ abschnitt des Gate-Anschlusses 3, der mit einem Gate 3a verbunden ist. Unter den Seitenarmen des "H"-förmigen Source-Anschlusses 2 erstrecken sich zwei Durchgangs­ bohrungen 30 durch das Halbleiter-Substrat 1. Diese Durchgangsbohrungen sind mit Metall ausgefüllt oder ausgekleidet und bilden elektrische Verbindungen von dem Source-Anschluß 2 auf der Vorderfläche des Halbleiter- Chips 1 zu einer auf der rückseitigen Oberfläche des Substrates 1 gebildeten, geerdeten Elektrode 26. Bei einem FET-Chip mit einem quadratischen Substrat mit etwa 500 µm Seitenlänge sind die Durchmesser der Durchgangs­ löcher 30 typischerweise etwa 100 µm.
Die Brückenstruktur des Gate-Anschlusses 3 verläuft über dem Source-Anschluß 2 und ist von diesem durch einen Luftspalt getrennt und elektrisch isoliert. Ein Teil des Gate-Anschlusses 3 ist direkt auf der Oberfläche des Halbleiter-Substrates 1 gebildet. Genau gegenüber dem linearen Gate 3a hat ein Teil des Gate-Anschlusses 3 einen Abstand vom Substrat und überquert den Source- Anschluß 2. Der überbrückende Abschnitt weist eine im wesentlichen rechtwinklige Biegung auf, sowie einen Abschnitt des Gate-Anschlusses 3, der nahezu senkrecht zu der Oberfläche des Halbleiter-Substrates 1 verläuft. Dieser senkrechte Abschnitt stellt die Verbindung zu dem linearen Gate 3a her. Zur Verbesserung der Hochfrequenz- Eigenschaften des FET und zur Verringerung der Einflüsse parasitärer Schaltelemente werden die von dem beabstan­ deten Teil des Gate-Anschlusses 3 zu dem linearen Gate 3a senkrecht zum Substrat verlaufenden Verbindungen durch elektrisch leitende Finger 3b gebildet. Diese Finger 3b haben neben der Reduktion der parasitären Elemente der Schaltungsanordnung eine Verstärkung der dreidimensionalen Struktur zur Folge.
Die Schritte bei der Herstellung des FET-Chips 200 gemäß Fig. 1 sind in den Fig. 5(a) bis 5(l) gezeigt. Zuerst wird eine elektrisch leitende Schicht in einem isolierenden oder halbisolierenden Substrat 1 gebildet. Diese aktive Schicht bildet den Kanal zwischen Source und Drain des aufzubauenden FET. Bei Anwendung konven­ tioneller photolithographischer Techniken wird ein Bereich des Substrates nahe seiner Oberfläche durch Ätzen teilweise entfernt, so daß die Mesa-Struktur wie in Fig. 5(a) gezeigt, entsteht. Die aktive Schicht wird durch die Mesa-Schicht begrenzt und dadurch elektrisch von dem Rest des Substrates 1 isoliert.
Als nächstes werden gemäß Fig. 5(b) Source- und Drain- Anschlüsse 2a bzw. 4a auf der Oberfläche des Substrates 1 an gegenüberliegenden Seiten der Mesa-Struktur, wobei diese überlappt wird, gebildet. Die Anschlüsse und das Substrat 1 werden durch Hitzebehandlung legiert. Für das lineare Gate 3a wird Metall zwischen die Source- und Drain-Anschlüsse 2a bzw. 4a wie in Fig. 5(c) gezeigt, aufgebracht. Das lineare Gate 3a wird durch Anwendung konventioneller photolithographischer Techniken begrenzt und geeignet angeordnet. Das lineare Gate 3a bildet typischerweise eine Schottky-Barriere mit dem Substrat 1, d. h. der vollständige FET ist ein MES-FET.
Der "H"-förmige Source-Anschluß 2 wird unter Verwendung konventioneller Metall-Abscheidungs- und photolithogra­ phischer Techniken, wie z. B. dem "lift-off"-Verfahren, mit der gewünschten Gestalt gebildet. Der so entstandene Source-Anschluß ist in Fig. 5(d) gezeigt. Anschließend wird die brückenförmige Elektrodenstruktur gebildet. Zunächst wird eine Photoresist-Basisschicht 20 abgela­ gert und zum vorübergehenden Tragen des beabstandeten Abschnittes der Luftbrücke, wie in Fig. 5(e) gezeigt, gestaltet. An der vorderen Oberfläche des Substrats wird vorübergehend eine Plattier-Elektrode 21 zum Leiten von Strom aufgebracht, so daß die Luftbrücke und die Drain- Anschlüsse plattiert werden. Die Oberfläche weist dabei die schon beschriebenen Teile auf (siehe Fig. 5(f)).
Bevor die aus Gold bestehende Brücken-Elektrode aufge­ bracht wird, wird ein zweiter Photoresist-Bereich 23 als Plattierungsmaske auf der Plattier-Elektrode 21 gegen­ über einem Bereich zwischen dem linearen Gate 3a und dem Drain-Anschluß 4a abgelagert. Der Photoresist-Bereich 23 wird in der gewünschten Form und am gewünschten Ort unter Verwendung gewöhnlicher photolithographischer Techniken gebildet. Fig. 5(g) zeigt Lage und Gestalt dieses Bereiches 23. Als nächstes wird in einem elek­ trolytischen Prozeß ein Metall, vorzugsweise Gold, über die gesamte Oberfläche der Maske des Substrates plat­ tiert. Die Plattierungs-Elektrode 21 dient als eine der Elektroden für diesen Prozeß. Im Bereich 23 findet keine Ablagerung statt, da dieser Bereich elektrisch von der Plattierungs-Elektrode 21 isoliert ist. Durch die Plat­ tierung wird eine Goldschicht abgelagert, die später die Brücken-Elektrode und die Streifenanschlüsse bildet. Die so entstandene Struktur ist in Fig. 5(h) gezeigt. Nach der Metallplattierung werden die Photoresist-Bereiche 20 und 23, die nur zum Tragen und zum Schutz dienen, sowie die Elektrode 21 mit geeigneten Lösungsmitteln dort ent­ fernt, wo sie freiliegen, so daß die in Fig. 5(i) ge­ zeigte Struktur entsteht.
Nachdem diese Verfahrensschritte abgeschlossen sind, wird das Substrat an seiner Vorderseite, d. h. der Ober­ fläche mit der aktiven Schicht, an einer Einspann-Vor­ richtung befestigt. Das Substrat wird dann an seiner rückseitigen Oberfläche zur Verringerung seiner Dicke poliert. An dieser Oberfläche des Substrates 1 wird eine Photoresist-Schicht 25 aufgebracht, die diejenigen Abschnitte freiläßt, die gegenüber den Randbereichen der Gold-Plattierung der Drain- und Source-Leiter liegen. Außerdem werden die Teile des Substrates 1 freigelassen, in denen die Durchgangs-Bohrungen 30 angelegt werden. Der in diesem Stadium teilweise fertiggestellte FET-Chip ist in Fig. 5(j) gezeigt.
Das Substrat 1 wird von der rückseitigen Oberfläche mit dem Photoresist 25 als Maske weggeätzt. Das Ätzen wird so lange durchgeführt, bis die gesamte Dicke des unmas­ kierten Bereiches des Substrates entfernt ist. Wenn mehrere der beschriebenen FET-Chips auf demselben Schichtträger aufgebaut werden, trennt dieser Ätzvorgang die Chips voneinander. Weiterhin werden durch den Ätz­ vorgang die Durchgangslöcher gebildet, sowie die sich über die Ecken des Substrates 1 hinaus erstreckenden Metallplatten als Streifenanschlüsse 5 und 6, wie in Fig. 5(k) gezeigt, freigelegt. Schließlich wird auf der rücksei­ tigen Oberfläche des Halbleiter-Substrates 1 eine Metallschicht als Elektrode 26 aufgebracht, ebenso wie in den Durchgangslöchern 30, um die Source-Elektrode 2 auf der Vorderseite des Substrates mit der Elektrode 26 zu verbinden. Auf diese Weise kann die Source-Elektrode 2 auf einfache Weise, insbesondere mit der Masseebene der Mikrostreifenleitung, geerdet werden. Die letzte Plattierung vervollständigt den FET-Chip 200, wie in den Fig. 1, 2 und 5(l) gezeigt.
Die Verbindung des FET-Chip 200 mit den Leitern 7 und 8 der Mikrostreifenleitung 20 kann auf einfache Weise mit geringen Exemplarstreuungen von Chip zu Chip erzielt werden. Der Chip 200 wird in dem Spalt zwischen den dielektrischen Substraten 9 und 10 der Mikrostreifen­ leitung eingebaut, wobei die Streifenanschlüsse 5 und 6 vom Gate bzw. Drain mit den Leitern 7 bzw. 8 der Mikro­ streifenleitung ausgerichtet sind. Die Streifenanschlüsse werden durch Druckschweißen mit den Leitern der Mikro­ streifenleitung verbunden, so daß die in Fig. 2 gezeigte Anordnung entsteht. Der Aufbau wird durch Erden des Source-Anschlusses 2 abgeschlossen, d. h. durch Ver­ bindung der Elektrode 26 an der rückseitigen Oberfläche mit der Masse-Ebene der Mikrostreifenleitung.
Dadurch, daß die Streifenanschlüsse 5 und 6 in Lage und Abmes­ sung gleich sind, können der FET-Chip 200 und die Leiter der Mikrostreifenleitung einfach und gleichförmig mit­ einander verbunden werden. Im Gegensatz zu den Draht­ verbindungen gemäß dem Stand der Technik, wie in Fig. 4 gezeigt, treten keine Veränderungen bezüglich der Lage und den Abmessungen der Leiter auf, die Veränderungen der FET-Kennwerte verursachen können. Frequenzabhängige Übertragungsverluste, die auftreten können, wenn dünne Drähte mit wesentlich dickeren Mikrostreifenleitern verbunden werden, werden reduziert, da die Breite der Streifenanschlüsse im wesentlichen gleich der Breite der Mikrostreifenleiter ist. Vorzugsweise ist, wie in den Fig. 1 und 2 gezeigt, die Breite der Gate-Elektroden 3 von der Brücke bis zum Gate-Streifenanschluß 5 konstant. In entsprechender Weise hat die Drain-Elektrode 4 vorzugs­ weise im wesentlichen die gleiche Breite wie der Drain- Streifenanschluß 6 und wie der Mikrostreifen-Leiter 8, mit dem sie verbunden ist, so daß die Übertragungsverluste bei hohen Frequenzen reduziert werden.
In der mit Bezug auf die Fig. 1 und 2 beschriebenen Ausführungsform der Erfindung wird eine Brücken-Struktur verwendet, so daß ein Teil der Gate-Elektrode 3 von der vorderen Oberfläche des Halbleiter-Substrates 1 durch einen Luftspalt getrennt ist und über die Source-Elek­ trode 2 geführt wird. Die Brücke kann jedoch auch durch Beabstandung eines Teiles der Source-Elektrode von der vorderen Oberfläche des Halbleitersubstrates 1 gebildet werden, wobei die Source-Elektrode dann über die Gate- Elektrode 3 geführt wird. Fig. 6(a) zeigt die Drauf­ sicht einer Ausführungsform der Erfindung mit einer Brückenstruktur für die Source-Elektrode. Die Ausfüh­ rungsform gemäß Fig. 6(a) ist in einer vergrößerten Querschnittsdarstellung in Fig. 6(b) entlang der Linie VIb-VIb in Fig. 6(a) gezeigt. In dieser Ausführungsform wird für die Gate-Elektrode 3 eine Mehrzahl von Fingern 3b verwendet, die direkt auf der vorderen Oberfläche des Halbleiter-Substrates 1 angeordnet sind. In der weiter oben beschriebenen Ausführungsform waren diese Gate- Finger senkrecht zu dieser Oberfläche angeordnet. Die Finger 3b verbinden die relativ breite Gate-Elektrode 3 mit dem linearen Gate 3a an einer Mehrzahl von Stellen, so daß die Einflüsse parasitärer Schaltkreiselemente reduziert werden. Die Source-Elektrode 2 verläuft über die Gate-Finger 3b und ist teilweise von der Oberfläche des Halbleiter-Substrates 1 beabstandet. In der Ausfüh­ rungsform gemäß den Fig. 6(a) und 6(b) ist die Source-Elektrode von jedem der Gate-Finger 3b durch einen Luftspalt getrennt, die Oberfläche des Halbleiter- Substrates 1 zwischen jedem der Gate-Finger 3b steht jedoch mit der Source-Elektrode in Kontakt.
Die in dieser Erfindung beschriebenen Ausführungsbei­ spiele beziehen sich allgemein auf einen HF-GaAs FET- Chip. Die Erfindung findet jedoch auch Anwendung bei verschiedenen anderen Typen von FETs, z. B. bei einem Transistor mit hoher Elektronenbeweglichkeit (HEMT), d. h. einem FET mit einem halbisolierenden Substrat, einer nichtdotierten GaAs-Schicht auf diesem Substrat, sowie einer dünnen n-AlGaAs-aktiven Schicht, auf der die FET-Elektroden gebildet sind. Bei FETs mit Indium­ phosphid (InP) oder Indium-Galliumarsenid (InGaAs) oder einen HEMT mit InGaAs in der aktiven Schicht, findet die Erfindung ebenfalls Anwendung.
Bei den beschriebenen Ausführungsformen ist die Breite der Gate- und Drain-Elektroden sowie die ihrer entspre­ chenden Streifenanschlüsse konstant und im wesentlichen der konstanten Breite der Mikrostreifenleiter gleich. Wenn jedoch die Länge des linearen Gates 3a wesentlich von der Breite der Mikrostreifenleitung verschieden ist, sind nur die Streifenanschlüsse von gleicher Breite wie die Mikrostreifenleiter. In dieser Anordnung wird die Breite der Gate- und Drain-Elektroden zwischen der Gate-Länge und der Mikrostreifenleiter-Breite vorzugsweise nur gering variiert und nicht abrupt geändert, um nicht die Hochfrequenz-Eigenschaften des Chips zu beeinträchtigen. In anderen Ausführungsformen kann die Streifenanschluß-Breite auch größer oder kleiner sein als die Breite der Mikro­ streifenleiter.
In den beschriebenen Ausführungsformen sind die Streifen­ anschlüsse 5 und 6 als einstückiges Teil der Elektroden des FET-Chip 200 gefertigt. Die Streifenanschlüsse können jedoch auch ein (einstückiges) Teil mit den Leitern der Mikrostreifenleitung bilden. Die Fig. 7 und 8 sind Perspektivdarstellungen einer Mikrostreifenleitung sowie einer Anordnung mit einem FET-Chip gemäß einer anderen Ausführungsform der Erfindung. In dieser Ausführungsform sind die Streifenanschlüsse 17 und 18 ein einstückiges Teil der Mikrostreifenleiter 7 bzw. 8. Die Streifenanschlüsse 17 und 18 erstrecken sich in auswärtiger Richtung von den Enden der dielektrischen Substrate 9 und 10 über sie hinaus.
In Fig. 8 ist ein FET-Chip 203 ähnlich dem Chip 200 gemäß Fig. 1 gezeigt, mit der Ausnahme, daß weder die Gate-Elektrode 3 noch die Drain-Elektrode 4 Streifenanschlüsse aufweisen. In dieser Ausführungsform sind die Streifen­ anschlüsse 17 und 18 direkt an den Elektroden auf dem Halb­ leiter-Substrat 1 angebracht, wohingegen beim obigen Ausführungsbeispiel die Kontaktierung auf den Leitern 7 und 8 der Mikrostreifenleitung stattfand.
Ein Verfahren zur Herstellung der Streifenanschlüsse gemäß den Fig. 7 und 8 ist in den Fig. 9(a) bis 9(e) gezeigt. Das Verfahren beginnt mit einem dielektrischen Körper 101, der aus Aluminium sein kann, auf dessen Oberfläche eine erste Photoresistschicht 102 an ausge­ wählten Bereichen gebildet wird, wie in Fig. 9(a) gezeigt. Eine Metallisierung 103, wie z.B. aus einer Nickel/Gold-Legierung wird, wie in Fig. 9(b) gezeigt, über die gesamte Oberfläche des dielektrischen Körpers gelegt.
Über der Metallisierung 103 wird eine zweite Photore­ sistschicht 104 abgelagert, so daß ein den Mikrostrei­ fenleitern entsprechendes Muster entsteht. Zusätzlich wird die Photoresistschicht von einem Teil der der Schicht 102 gegenüberliegenden Metallisierung 103 ent­ fernt, und zwar mit einem Muster, das in transversaler Richtung zu dem der Mikrostreifenleiter verläuft. Unter Verwendung der Photoresistschicht 104 als Maske wird das freiliegende Metall durch Ätzen entfernt, wodurch die Mikrostreifenleiter 7 und 8 zurückbleiben, die direkt auf dem Körper 101 liegen und deren Endbereiche von diesem Körper 101 beabstandet sind und die Photoresist­ schicht 102 überlagern. Diese Struktur ist in Fig. 9(c) gezeigt.
Die Photoresistschicht 104 wird entfernt und ein Teil des gegenüber der Photoresistschicht 102 liegenden Kör­ pers 101 wird durch Sägen oder Schneiden von der rück­ seitigen Oberfläche des Substrates ebenfalls entfernt. Mit diesem Schritt wird der einstückige Körper 101 in Teile 201 und 202 getrennt, d. h. in Substrate 9 und 10, wie in Fig. 9(d) gezeigt. Schließlich wird die erste Photoresistschicht 102 entfernt, womit die Mikrostrei­ fenleitung mit den Substraten 9 und 10, auf denen Leiter 7 bzw. 8 gebildet sind, mit entsprechenden, von den Substraten 9 und 10 abstehenden und über ihre Ecken hinausragenden Streifenanschlüsse 17 und 18 vollendet. Diese Struktur ist in Fig. 9(e) gezeigt.
Die Mikrostreifen-Leitung mit den Streifenanschlüssen 17 und 18 und dem FET-Chip 203 ist wie in Fig. 8 gezeigt, aufge­ baut. Der FET-Chip 203 ist in dem Spalt zwischen den Substraten 9 und 10 angeordnet, d.h. zwischen den Abschnitten 201 und 202, wobei die Gate-Elektrode 3 und die Drain-Elektrode 4 mit den Streifenanschlüssen 17 bzw. 18 ausgerichtet ist. Die Streifenanschlüsse 17 und 18 werden nun durch Druckschweißen mit den Gate- und Drain-Elektroden 3 bzw. 4 verbunden. Die Source-Elektrode 2 wird über die Durchgangsbohrungen 30 und die rückseitige Elektrode 26 des Halbleiter-Substrates 1 geerdet.
Bei den in den Fig. 7 und 8 gezeigten Ausführungs­ formen der Erfindung ist es nicht erforderlich, daß die Streifenanschlüsse auf dem FET-Chip 203 angebracht werden. Folglich ist in dieser Ausführungsform die Herstellung des Chips 203 einfacher und die Qualität besser. Anstatt des in den Ausführungsformen der Erfindung gemäß den Fig. 7, 8 und 9(e) verwendeten Aluminiums für das dielektrische Substrat der Mikrostreifen-Leitung können auch andere dielektrische Materialien, wie z. B. Saphir, verwendet werden. Da jedoch Saphir ein sehr hartes Material ist, sind zum Sägen oder Schneiden gemäß dem in Fig. 9(d) gezeigten Herstellungsschritt spezielle Säge- oder Schneidtechniken erforderlich.

Claims (20)

1. Mikrostreifenleiter-Halbleiter-Anordnung mit einem Halbleiter- Chip (203), der mit einer Mikrostreifenleitung (201; 202) verbunden ist, dadurch gekennzeichnet, daß die Mikrostreifenleitung enthält:
  • - ein dielektrisches Substrat (9, 10) mit einem durchgehenden Schlitz, und
  • - einen Mikrostreifenleiter (7, 8), der auf dem Substrat rechtwinklig zum Schlitz verläuft und durch diesen unterbrochen wird, wobei
  • - von jedem der beiden an den Schlitz stoßenden Enden des Mikrostreifenleiters jeweils ein Streifenanschluß (17, 18) in den Raum über dem Schlitz ragt,
und daß der Halbleiter-Chip Anschlußelektroden (3, 4) in Richtung der Streifenanschlüsse (17, 18) der Mikrostreifenleitung und im wesentlichen mit der Breite derselben aufweist, wobei Elektroden eine Luftbrückenbeziehung einnehmen.
2. Mikrostreifenleiter-Halbleiter-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Mikrostreifenleiter (7, 8) und jeder Streifenanschluß (17, 18) im wesentlichen die gleiche Breite aufweisen.
3. Mikrostreifenleiter-Halbleiter-Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Mikrostreifenleiter (7, 8) mit dem an ihn anschließenden Streifenanschluß (17, 18) jeweils einstückig ausgebildet ist.
4. Mikrostreifenleiter-Halbleiter-Anordnung mit einem Feldeffekt- Transistor-Chip (200), der mit einer Mikrostreifenleitung (20) verbunden ist, dadurch gekennzeichnet, daß der Chip aufweist:
  • - ein Halbleitersubstrat (1) mit einer ersten und einer zweiten Oberfläche, die sich einander gegenüberliegen, und
  • - einen auf der ersten Oberfläche gebildeten FET mit Gate, Source und Drain mit jeweils zugehöriger Elektrode, wobei
  • - die Gate-Elektrode (3) und die Source-Elektrode (2) eine Luftbrücken-Beziehung einnehmen,
  • - sich die Gate-Elektrode (3) und die Drain-Elektrode (4) in derselben Richtung erstrecken, und
  • - jeweils ein Streifenanschluß (5, 6) an die Gate-Elektrode (3) bzw. Drain-Elektrode (4) anschließt,
und daß die Mikrostreifenleitung Mikrostreifenleiter (7, 8) in Richtung der Streifenanschlüsse (5, 6) des Chips und im wesentlichen mit der Breite derselben aufweist.
5. Mikrostreifenleiter-Halbleiter-Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Gate-Elektrode (3) und die Drain-Elektrode (4) und die zugehörigen Streifenanschlüsse (5, 6) jeweils im wesentlichen dieselbe Breite aufweisen.
6. Mikrostreifenleiter-Halbleiter-Anordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Gate-Elektrode (3) und die Drain-Elektrode (4) mit dem zugehörigen Streifenanschluß (5, 6) jeweils einstückig ausgebildet sind.
7. Mikrostreifenleiter-Halbleiter-Anordnung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß das Gate als zwischen Source und Drain angeordnetes lineares Gate (3a) ausgebildet ist.
8. Mikrostreifenleiter-Halbleiter-Anordnung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die Gate-Elektrode (3) das Gate (3a) über Finger (3b) kontaktiert.
9. Mikrostreifenleiter-Halbleiter-Anordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Source-Elektrode (2) elektrisch mit der zweiten Oberfläche des Halbleitersubstrats (1) über eine metallische, sich durch das Substrat von der ersten zur zweiten Oberfläche erstreckende Verbindung (30) verbunden ist.
10. Feldeffekt-Transistor-Chip (200) für eine Mikrostreifenleiter- Halbleiter-Anordnung nach einem der Ansprüche 1 bis 9, gekennzeichnet durch
  • - ein Halbleitersubstrat (1) mit einer ersten und einer zweiten Oberfläche, die sich einander gegenüberliegen, und
  • - einen auf der ersten Oberfläche gebildeten FET mit Gate, Source und Drain mit jeweils zugehöriger Elektrode,
    wobei
  • - die Gate-Elektrode (3) und die Source-Elektrode (2) eine Luftbrücken-Beziehung einnehmen,
  • - sich die Gate-Elektrode (3) und die Drain-Elektrode (4) in derselben Richtung erstrecken, und
  • - jeweils ein Streifenanschluß (5, 6) an die Gate-Elektrode (3) bzw. Drain-Elektrode (4) anschließt.
11. Chip nach Anspruch 10, dadurch gekennzeichnet, daß die Gate-Elektrode (3) und die Drain-Elektrode (4) und die zugehörigen Streifenanschlüsse (5, 6) jeweils im wesentlichen dieselbe Breite aufweisen.
12. Chip nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Gate-Elektrode (3) und die Drain-Elektrode (4) mit dem zugehörigen Streifenanschluß (5, 6) jeweils einstückig ausgebildet sind.
13. Chip nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß das Gate als zwischen Source und Drain angeordnetes lineares Gate (3a) ausgebildet ist.
14. Chip nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Gate-Elektrode (3) das Gate (3a) über Finger (3b) kontaktiert.
15. Chip nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß die Source-Elektrode (2) elektrisch mit der zweiten Oberfläche des Halbleitersubstrats (1) über eine metallische, sich durch das Substrat von der ersten zur zweiten Oberfläche erstreckende Verbindung (30) verbunden ist.
16. Mikrostreifenleitung für eine Mikrostreifenleiter-Halbleiter- Anordnung nach einem der Ansprüche 1 bis 9, gekennzeichnet durch
  • - ein dielektrisches Substrat (9, 10) mit einem durchgehenden Schlitz, und
  • - einen Mikrostreifenleiter (7, 8), der auf dem Substrat rechtwinklig zum Schlitz verläuft und durch diesen unterbrochen wird, wobei
  • - von jedem der beiden an den Schlitz stoßenden Enden des Mikrostreifenleiters jeweils ein Streifenanschluß (17, 18) in den Raum über dem Schlitz ragt.
17. Mikrostreifenleitung nach Anspruch 16, dadurch gekennzeichnet, daß der Mikrostreifenleiter (7, 8) und jeder Streifenanschluß (17, 18) im wesentlichen die gleiche Breite aufweisen.
18. Mikrostreifenleitung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß der Mikrostreifenleiter (7, 8) mit dem an ihn anschließenden Streifenanschluß (17, 18) jeweils einstückig ausgebildet ist.
DE3930621A 1988-09-14 1989-09-13 Mikrostreifenleiter-Halbleiter-Anordnung Expired - Fee Related DE3930621C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23093988 1988-09-14
JP1193134A JPH02168632A (ja) 1988-09-14 1989-07-26 電界効果トランジスタ及び信号伝送線路

Publications (2)

Publication Number Publication Date
DE3930621A1 DE3930621A1 (de) 1990-03-22
DE3930621C2 true DE3930621C2 (de) 1996-02-01

Family

ID=26507713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3930621A Expired - Fee Related DE3930621C2 (de) 1988-09-14 1989-09-13 Mikrostreifenleiter-Halbleiter-Anordnung

Country Status (3)

Country Link
US (1) US4996582A (de)
DE (1) DE3930621C2 (de)
FR (1) FR2636473B1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
JPH04171734A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
DE4416980C2 (de) * 1994-05-13 1998-04-09 Bosch Gmbh Robert Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen und Verfahren zur Herstellung einer Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen
US5659267A (en) * 1995-11-03 1997-08-19 Motorola, Inc. High gain K-band power amplifier with unconditionally stable MMIC FET cells
US5761028A (en) * 1996-05-02 1998-06-02 Chrysler Corporation Transistor connection assembly having IGBT (X) cross ties
JP3191685B2 (ja) * 1996-06-20 2001-07-23 株式会社村田製作所 高周波半導体デバイス
JP3364404B2 (ja) * 1997-02-12 2003-01-08 株式会社東芝 半導体の入出力接続構造
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8034666B2 (en) * 2009-11-15 2011-10-11 Microsemi Corporation Multi-layer thick-film RF package
US8410601B2 (en) * 2009-11-15 2013-04-02 Microsemi Corporation RF package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947713B1 (de) * 1970-04-27 1974-12-17
US3982271A (en) * 1975-02-07 1976-09-21 Rca Corporation Heat spreader and low parasitic transistor mounting
US4097890A (en) * 1976-06-23 1978-06-27 Hewlett-Packard Company Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture
US4107728A (en) * 1977-01-07 1978-08-15 Varian Associates, Inc. Package for push-pull semiconductor devices
JPS5449066A (en) * 1977-09-27 1979-04-18 Nec Corp Semiconductor device
US4372032A (en) * 1979-09-04 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Normally off InP field effect transistor making process
JPS5859601A (ja) * 1981-10-06 1983-04-08 Fujitsu Ltd マイクロストリツプ伝送線路の接続構造
JPS58115842A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置
JPH0763121B2 (ja) * 1983-11-14 1995-07-05 日本電信電話株式会社 モノリシツクマイクロ波集積回路
FR2565030B1 (fr) * 1984-05-25 1986-08-22 Thomson Csf Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
JPS61285811A (ja) * 1985-06-13 1986-12-16 Fujitsu Ltd マイクロ波回路
US4733195A (en) * 1986-07-15 1988-03-22 Texas Instruments Incorporated Travelling-wave microwave device

Also Published As

Publication number Publication date
US4996582A (en) 1991-02-26
FR2636473A1 (fr) 1990-03-16
DE3930621A1 (de) 1990-03-22
FR2636473B1 (fr) 1994-06-03

Similar Documents

Publication Publication Date Title
DE3930621C2 (de) Mikrostreifenleiter-Halbleiter-Anordnung
DE2629203C2 (de)
DE19823069B4 (de) Halbleiterbauelement
DE69935182T2 (de) Halbleiteranordnung
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE69934933T2 (de) Gunndiode, NRD Leitungsschaltung und Verfahren zur Herstellung
DE19522364C1 (de) Halbleiter-Bauelement
DE2352357A1 (de) Halbleitergehaeuse
DE4329189A1 (de) Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen
DE1956679A1 (de) Vorrichtung zum Einbau eines Transistors in eine Mikrowellen-Stripline-Schaltung
DE3013196A1 (de) Halbleiteranordnung
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE1614389A1 (de) Feldeffekt-Halbleiterbauelement
DE3426565C2 (de)
DE4120521A1 (de) Mikrowellen-planarantenne fuer zwei orthogonale polarisationen mit einem paar von orthogonalen strahlerschlitzen
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE3340566C2 (de)
DE102018201492A1 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE112005002345T5 (de) Hochfrequenz-Schaltungsvorrichtung
DE19903814C2 (de) Mikrowellen-Millimeterwellenschaltunganordnung und Verfahren zum Herstellen derselben
DE1514867B2 (de) Halbleiterdiode
DE102007046351A1 (de) Hochfrequenzplatine, die einen Übertragungsmodus zur Befestigung einer Halbleitervorrichtung wandelt
DE69829271T2 (de) Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät
DE3330099C2 (de) Hohlleiter/Mikrostrip Übergang

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee