DE4329189A1 - Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen - Google Patents

Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen

Info

Publication number
DE4329189A1
DE4329189A1 DE4329189A DE4329189A DE4329189A1 DE 4329189 A1 DE4329189 A1 DE 4329189A1 DE 4329189 A DE4329189 A DE 4329189A DE 4329189 A DE4329189 A DE 4329189A DE 4329189 A1 DE4329189 A1 DE 4329189A1
Authority
DE
Germany
Prior art keywords
layer
mesa
hbt
width
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4329189A
Other languages
English (en)
Inventor
Jayasimha Prasad
Song W Park
William A Vetanen
Irene G Beers
Curtis M Haynes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE4329189A1 publication Critical patent/DE4329189A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Diese Erfindung betrifft ein Verfahren zur Herstellung von aus bipolaren Transistoren mit Heteroübergang ("Heterojunction Bi­ polar Transistor", HBT) bestehenden integrierten Schaltungen (ICs) mit Schottky-Dioden.
In den letzten Jahren ist die Technologie bipolarer AlGaAs/ GaAs-Transistoren mit Heteroübergang auf zunehmendes Interesse gestoßen. Der bipolare AlGaAs/GaAs-Transistor mit Heteroüber­ gang (HBT) entwickelt sich zu einem bevorzugten Bauelement für Hochgeschwindigkeits-Anwendungen im analogen, digitalen und Mikrowellen-Bereich. Zum Beispiel ist in "A 2Gs/s HBT Sample and Hold", K. Poulton et al., 1988 GaAS IC Symposium, Seiten 199-202 (1988) ein HBT-IC-Verfahren zur Herstellung von Tran­ sistoren mit einer fT von über 50 GHz beschrieben. Ähnlich ist in "12-40 GHz Low Harmonic Distortion and Phase Noise Perform­ ance of GaAs Heterojunction Bipolar Transistors", M. E. Kim et al., 1988 GaAs IC Symposium, Seiten 117-120 (1988) ein HBT-IC- Verfahren zur Herstellung von Transistoren mit einer fmax 30- 50 GHz und Oszillatoren, die mit bis zu 37,7 GHz schwingen, beschrieben. Die HBT-Technologie wurde jedoch bislang vorwie­ gend für den Eigenbedarf hergestellt, obgleich ein paar Firmen vor kurzem begonnen haben, HBT-Fertigungs-Dienste anzubieten. Es wird in diesem Zusammenhang auf P. M. Asbeck et al., "HBT Application Prospects in the U.S.: Where and When?" 1991 GaAs IC Symposium Technical Digest, Seiten 7-10 (1991) verwiesen.
Ein Verfahren zur Herstellung bipolarer Transistoren mit Heteroübergängen unterscheidet sich erheblich von den besser bekannten MESFET- oder HEMT-IC-Herstellverfahren. Bei den MESFET- oder HEMT-Verfahren können Implantate und Schritte für die Bildung von Gatter-Vertiefungen zur Einstellung der Schwellenspannung des aktiven Bauelements verwendet werden. Im Gegensatz dazu hängen die Gleichstromeigenschaften des HBTs in hohem Maße vom epitaxialen Wachstum von Schichten ab, die die Heteroübergangs-Struktur bilden. Im HBT-Verfahren müssen eine Isolation bzw. Trennung, Ohmsche bzw. leitende Kontakte und andere passive Elemente, wie sie zur Realisierung einer Schal­ tung erforderlich sind, gebildet werden. Die Einrichtung effektiver Verfahrenssteuerungen für ein HBT-Verfahren bedarf grundlegender Überlegungen und sorgfältiger Planung. Im Ver­ fahren müssen auch effektive, vorzugsweise automatisierte, elektrische Messungen beispielsweise des Beta-Wertes, der Werte von fT, fmax, des Basisschichtwiderstandes, des Emitter­ widerstandes etc. vorgesehen sein. Bei den in den obengenann­ ten Artikeln beschriebenen Verfahren sind Implantate zur Iso­ lation der Bauelemente erforderlich, die eine Implantat-Be­ schädigung hinterlassen, und es ist bis zur wesentlichen Fer­ tigstellung der Bauelemente keine effektive Prüfung möglich.
Eine wesentliche Schwierigkeit bei der Herstellung von HBTs ergibt beim Ätzen der Heteroübergangsschichten zur Festlegung der aktiven funktionellen Bereiche des Bauelementes sowie zur Isolation des Bauelementes. Bei herkömmlichen GaAs-Ätzverfah­ ren und Zusammensetzungen werden häufig Schwefelsäure oder Salzsäurelösungen verwendet. Bei diesen Verfahren wird im typischen Fall eine retrograde oder unterätzte Neigung in mindestens einer kristallographischen Richtung auf dem GaAs- Substrat erzeugt, wie es in "Gallium Arsenide Processing Tech­ niques", Ralph E. Williams, Seiten 109-123 (1984) beschrieben ist. Andere Ätzmittel für GaAs sind auf Seite 120 aufgeführt, unter anderem H3PO4 : H2O2 : H2O in einem Verhältnis von 1 : 1:1, ihre Ätz-Charakteristiken, abgesehen von der Ätzrate, sind jedoch nicht angegeben. Ein Beispiel eines Bauelementes, das mit der retrograden oder unterätzten Neigung ausgebildet wurde, ist in Fig. 2 des oben erwähnten Artikels von Poulton et al. darge­ stellt. Ein Problem bei dieser Struktur ist die Schwierigkeit, eine gute Stufen-Abdeckung bei anschließend aufgebrachten Metallschichten zu erhalten. Dies wirkt sich auf die Metalli­ sierung der Bauelementstrukturen aus. Zur Verringerung der Höhe der Stufen und somit zur Lösung des Problems der Stufen­ abdeckung werden im Stand der Technik Implantate in den dotierten unteren Epitaxialschichten verwendet, um sie von halbleitendem in halbisolierendes Material umzuwandeln. Zur Lösung dieses Metallstufenabdeckungsproblems sind typischer­ weise Ebnungsschritte erforderlich, welche ebenfalls zu dem Gesamtverfahren eine übermäßige Komplexität verleihen. Die Isolation von passiven Bauelementen wie Dünnschichtwiderständen erfordert ebenfalls eine Implantation in den unteren Epitaxialschichten, wie es in Fig. 1 des oben erwähnten Artikels von Kim et al. dargestellt ist.
Dementsprechend verbleibt ein Bedarf nach einem verbesserten Verfahren zur Herstellung von aus bipolaren Transistoren mit Heteroübergang (HBT) bestehenden integrierten Schaltungen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Herstellverfahren für bipolare Transistor-Bauelemente mit Heteroübergängen und integrierte Schaltungen zu vereinfachen.
Gemäß der Erfindung handelt es sich um ein Verfahren zur Her­ stellung von aus bipolaren Transistoren mit Heteroübergang (HBT) bestehenden integrierten Schaltungen, bei dem zunächst Heteroübergangsschichten durch Molekularstrahlepitaxie ("Mole­ cular Beam Epitaxy", MBE) oder metallo-organische Dampfphasen­ epitaxie ("Metallo-Organic Vapor Phase Epitaxy", MOVPE) auf einem halbisolierenden Substrat gebildet werden und dann zunächst, unter Verwendung einer Fotolack-Maske, Emitter- und Kollektor-Mesas bzw. -Inseln in den gebildeten Schichten geätzt werden. Die Stromverstärkung der HBT-Schichten ist zu diesem Zeitpunkt bestimmbar. Als nächstes wird eine dritte Ätzung, d. h. eine Ätzung von Schottky-Dioden vorgenommen, bei der ein Bereich einer Gatter-Vertiefung entsteht. Ein vierter Ätzvorgang zur Bildung der Isolations-Mesas oder -Inseln erfolgt dann, bis das halbisolierende Substrat freiliegt, wodurch das Erfordernis eines Isolationsimplantates entfällt. Die Wafer wird dann mit einer Nitridschicht passiviert. Eine Widerstands-Metallegierungsschicht, beispielsweise aus NiCr, kann als nächstes zur anschließenden Ausbildung von Widerstän­ den aufgebracht werden und dann werden anschließend n-ohmige und p-ohmige Metallkontakte definiert. Vorzugsweise wird Au/Ge/Ni für die n-ohmigen und Au/Mn für die p-ohmigen Metall­ kontakte verwendet. Anschließend wird eine weitere Nitrid­ schicht aufgebracht und Verbindungskontakte geätzt. Dann wird eine erste Metallschicht aufgedampft, die mit dem ("ohmigen", also) leitenden Metall in Kontakt steht. Bei diesem Metalli­ sierungsschritt werden auch Anoden für Schottky-Dioden und Bodenelektroden für Kondensatoren geformt. Nach Aufbringung der Kondensator-Nitridschicht werden Verbindungskontakte zur Kontaktierung einer Luftbrücken- oder Oberflächenmetall- Schicht in die Nitridschicht geätzt. Eine galvanisierte Luft­ brückenschicht kann dann definiert werden, welche Luftbrücken- Induktoren und die oben liegenden Elektroden der Kondensatoren bildet.
Ein grundlegender Vorteil der Erfindung besteht darin, die Schwierigkeiten der Bereitstellung einer effektiven Isolation von Bauelementen in einem Verfahren zur Herstellung von aus bipolaren Transistoren mit Heteroübergängen bestehenden integrierten Schaltungen zu mindern.
Eine weitere Schwierigkeit wird mit der Erfindung überwunden, nämlich die Verbesserung der Prüfbarkeit von bipolaren Tran­ sistor-Bauelementen mit Heteroübergängen. Vorzugsweise ist solche Prüfung zu einem früheren Zeitpunkt im HBT-IC-Herstell­ verfahren möglich.
Schließlich wird die Bildung passiver Bauelemente und Dioden in einem HBT-IC-Herstellverfahren vereinfacht.
Ein neues Naßätzverfahren wird zur Ausbildung der Emitter- und Kollektor-Inseln oder -Mesas sowie der Schottky-Dioden-Struk­ turen in der Form einer abgeschnittenen Pyramide, die durch in allen Dimensionen nach außen verlaufende, flache, trapezför­ mige Rampen gebildet wird, eingesetzt, wodurch die retrograde Unter- oder Hinterätzung oder konkave Seitenwandprofile ver­ mieden werden, die die meisten Ätzverfahren aus dem Stand der Technik hinterlassen. Bei diesem Ätzverfahren wird eine Naß­ ätzzusammensetzung aus H3PO4 : H2O2 : H2O in einem bevorzugten Ver­ hältnis von 3 : 1 : 25 verwendet und das Verfahren kann unter atmosphärischen Bedingungen bei Raumtemperatur durchgeführt werden. Dieses Ätzmittel greift Fotolack nicht an und somit muß keine Siliziumnitrid- oder eine andere Form von Surrogat­ maske zur Ätzung von GaAs-, AlGaAs- oder anderer GaAs-Legie­ rungen verwendet werden. Es kann daher für alle Ätzschritte in diesem Verfahren dasselbe Ätzmittel verwendet werden.
Das im AlGaAs/GaAs/GaAs-System implementierte Verfahren ergibt HBTs mit 50 GHz und Schottky-Dioden mit 1,4 THz. Das Verfahren ist auch bei InP/InGaAs/InP-, AlInAs/InGaAs/InP-, AlInAs/InGaAs/GaAs-, GaInP/GaAs/GalAs- oder Systemen anderer Materialien, wie sie für HBTs verwendet werden, anwendbar. Bei dem Verfahren handelt es sich um kein selbstausrichtendes und es wird weder zur Isolation noch zur Verringerung der Kollek­ torkapazität eine Ionen-Implantation eingesetzt.
Das Verfahren bietet weitere Vorteile. Da bei dem Verfahren die Inseln oder Mesas isoliert sind, ist der Kriech- oder Reststrom zwischen den Bauelementen äußerst gering. Da keine Implantationsschritte vorgesehen sind, verringert sich die Verarbeitungszeit und zusätzliche Kosten im Zusammenhang mit Implantationsvorrichtungen (beispielsweise Kapital- und Instandhaltungskosten) entfallen. Durch das Verfahren wird eine frühe Kontrolle der Stromverstärkung nach zwei Maskie­ rungsschritten ermöglicht. Die Ätzung der Ausnehmung für das Schottky-Gatter verringert den Reihenwiderstand von Schottky- Dioden und es werden Schottky-Dioden mit einer Leistung im Tera-Hertz-Bereich erhalten. Da das GaAs-Substrat halbiso­ lierend ist, werden parasitäre Kapazitäten der Verbindungen auf Masse abgeleitet, die sich auf der Rückseite der Wafer befindet. Die somit erhaltenen, stark verringerten Kapazitäten der Verbindungen, die verringerten Übertragungsleitungs- und Induktorverluste und die im mäßigen Wertebereich liegende charakteristische Streifenleitungs-Impedanzen tragen dazu bei, daß in den eigentlichen Schaltungen das volle Potential von HBTs erhalten wird.
Die obengenannten Merkmale und Vorteile sowie weitere und zusätzliche Einzelheiten der Erfindung werden aus der nachfol­ genden detaillierten Beschreibung einer bevorzugten Ausfüh­ rungsform der Erfindung unter Bezugnahme auf die beigefügte Zeichnung deutlich. Es zeigt
Fig. 1 einen Querschnittsaufriß eines Abschnittes einer GaAs-Wafer mit darauf aufgebrachten dotierten Epi­ taxialschichten aus GaAs und AlGaAs zur Bildung einer bevorzugten Anfangs-Heteroübergangs-Struktur für das erfindungsgemäße Verfahren.
Fig. 2 einen Querschnittsaufriß, der einen ersten Maskie­ rungs- und Strukturmustererzeugungsschritt zur Bil­ dung eines Emitters in Form einer abgeschnittenen Pyramide eines bipolaren Transistors mit Hetero­ übergang (HBT) in der Struktur gemäß Fig. 1 dar­ stellt.
Fig. 3 einen Querschnittsaufriß, der einen zweiten Maskie­ rungs- und Strukturmustererzeugungsschritt zur Bildung einer Basis und eines Kollektors, in Form einer abgeschnittenen Pyramide, des HBTs und einer Kathoden-Insel- oder -Mesa, ebenfalls in Form einer abgeschnittenen Pyramide, einer Schottky-Diode in der Struktur gemäß Fig. 2 darstellt.
Fig. 4 einen Querschnittsaufriß, der einen dritten Maskie­ rungs- und Strukturmustererzeugungsschritt zur Frei­ legung einer oberen Oberfläche der Anode der Schott­ ky-Diode in der Struktur gemäß Fig. 3 darstellt.
Fig. 5 einen Querschnittsaufriß, der einen vierten Maskie­ rungs- und Strukturmustererzeugungsschritt unter Ätzen bis hinunter zum halbisolierenden Substrat zur seitlichen Isolation des HBTs und der Schottky-Diode in der Struktur gemäß Fig. 4 darstellt.
Fig. 6 einen Querschnittsaufriß, der die Aufbringung einer ersten dielektrischen Isolationsschicht und die Strukturmusterbildung einer Widerstandsschicht auf der Struktur gemäß Fig. 5 zeigt.
Fig. 7 einen Querschnittsaufriß, der die Aufbringung und Strukturmusterbildung von Kontakten über der Widerstandsschicht gemäß Fig. 6 hinweg darstellt.
Fig. 8 einen Querschnittsaufriß, der die Bildung n-leiten­ der Kontakte an den Emitter und Subkollektor des HBTs und an die Kathode der Schottky-Diode in der Struktur gemäß Fig. 7 darstellt.
Fig. 9 einen Querschnittsaufriß, der die Bildung p-leiten­ der Kontakte an die Basis des HBTs in der Struktur gemäß Fig. 8 zeigt.
Fig. 10 einen Querschnittsaufriß, der die Aufbringung einer zweiten dielektrischen Isolationsschicht und die Strukturmusterbildung einer solchen Schicht zur Freilegung der in der Struktur gemäß Fig. 9 ausge­ bildeten Kontakte darstellt.
Fig. 11 und 11A Querschnittsaufrisse von Abschnitten der Struktur gemäß Fig. 10, die eine Metallisierung einer ersten Ebene zur Ausbildung von Bauelementenverbindungen und einer ersten Kondensatorplatte darstellen.
Fig. 12 und 12A Querschnittsaufrisse, die die Aufbringung einer dritten dielektrischen Isolationsschicht auf den Ab­ schnitten der Struktur gemäß Fig. 11 und 11A und Strukturmusterbildung der dritten Isolationsschicht zur Freilegung der Kontakte des HBT-Emitters und der Schottky-Kathode darstellen.
Fig. 13 und 13A Querschnittsaufrisse, die einen Maskierungs- und Strukturmusterbildungsschritt zur Bildung von Luft­ brückenkontakten und einer zweiten Kondensatorplatte in der Struktur gemäß Fig. 12 und 12A darstellen.
Fig. 14 und 14A Querschnittsaufrisse, die die Aufbringung einer Luftbrücke mit Kontakten zum HBT und zur Schottky- Diode sowie der zweiten Kondensatorplatte nach Ent­ fernen des in Fig. 13 und 13A gezeigten Fotolackes darstellen.
Fig. 15 einen Querschnittsaufriß, der die fertige Struktur gemäß Fig. 14 und 14A darstellt.
Fig. 16 eine perspektivische Schemadarstellung einer ferti­ gen aktiven Bauelementenstruktur gemäß Fig. 14 unter Weglassung der Isolationsschichten und Kontakte.
Anfängliche Waferstruktur
Die bei diesem Verfahren verwendeten Wafern haben eine typi­ sche Epitaxialschichtenstruktur, wie sie in Fig. 1 dargestellt ist. Der erste Schritt im Herstellungsverfahren besteht darin, epitaxial Schichten 22-36 auf einem halbisolierenden Substrat 20, wie es in Tabelle 1 beschrieben ist, wachsen zu lassen. Die Schichten 22-36 können entweder durch Molekularstrahl­ epitaxie ("Molecular Beam Epitaxy", MBE) oder metallo­ organische Dampfphasenepitaxie ("Metallo-Organic Vapor Phase Epitaxy", MOVPE) gebildet werden.
Tabelle 1
Epitaxialstruktur einer HBT-Wafer
Durch diese Verfahren gebildete Wafern sind von kommerziellen Quellen wie Quantum Epitaxial Design, Inc. aus Bethlehem, Pennsylvania, Ver. St. v. A. (MBE) und Epitronix aus Phoenix, Arizona, Ver. St. v. A. (MOVPE) erhältlich. Die Dotiermittel können Silizium oder Selen für den n-Typ und Beryllium, Kohlenstoff oder Magnesium für den p-Typ sein. Die Wafer wird dann gekennzeichnet, gereinigt und in Vorbereitung für den ersten Maskierungsschritt mit Fotolack-Schicht 38 überzogen.
Schritte des Ätzens der Mesas und des Testens des HBTs
Gemäß Fig. 2 werden Emitter-Mesas 40 durch Maskierung und Strukturmusterung der Fotolack-Schicht 38, um Schutzmuster 44 zum Schutz der Mesas zu bilden, und anschließendes Ätzen behandelt den Rest der Schichten 28-36 der Wafer bis hinunter zum oberen Bereich der p+-Basisschicht 26. Die anfängliche Breite der Emitter-Mesa auf der Maske beträgt 3,5 µm, eine seitliche Unterätzung von der isotropen Ätzung aus verringert den oberen Bereich der Mesa 40 auf eine Breite von ca. 3,0 m. Ihre Länge wird ähnlich verringert.
Ein neues Naßätzverfahren wird in diesem Schritt angewandt, um (zunächst) die Emitter-Mesas 40 und in anschließenden Schrit­ ten die Kollektor-Mesas und die Mesa-Strukturen der Schottky- Diode zu bilden. Beim Ätzverfahren wird eine Naßätzzusammen­ setzung aus H3PO4 : H2O2 : H2O in einem bevorzugten Verhältnis von 3 : 1 : 25 verwendet und das Verfahren wird unter atmosphärischen Bedingungen bei Raumtemperatur durchgeführt. Dieses Ätzmittel greift Fotolack nicht an und somit muß keine Siliziumnitrid- oder eine andere Form von Surrogatmaske zur Ätzung von GaAs-, AlGaAs- oder anderer GaAs-Legierungen verwendet werden.
Dieses Ätzverfahren ist im wesentlichen isotrop, da es seit­ lich mit derselben Ätzgeschwindigkeit verläuft wie vertikal, und zwar geschieht dies unabhängig von der kristallographi­ schen Orientierung der GaAs-Epitaxialschichten. Unter Verwen­ dung eines Ätzzusammensetzungsverhältnisses von ca. 3 : 1 : 25 wird ein Mesa-Profil der Form einer abgeschnittenen Pyramide mit Mesa-Seitenwänden 42 erzeugt, die durch flache, nach außen verlaufende Rampen in allen Dimensionen gebildet werden, wie es in Fig. 16 gezeigt ist. Durch die Ätzung werden somit die retrograde Unterätzung oder die konkaven Seitenwandprofile vermieden, die die meisten Ätzverfahren aus dem Stand der Technik hinterlassen, und es ist keine Ausrichtung oder Orien­ tierung der Bauelement-Strukturen im rechten Winkel zur fla­ chen Seite der Wafer erforderlich. Unsere Experimente haben gezeigt, daß sich bei der Zusammensetzung aus H3PO4 : H2O2 : H2O in einem Verhältnis von 1 : 1 : 1, ebenso wie bei anderen im Stand der Technik angegebenen Ätzmitteln, starke Unter- oder Hinter­ ätzungen in allen Dimensionen ergeben, was diese Zusammen­ setzung für kleine Bauelemente ungeeignet macht. Höhere An­ teile von Phosphorsäure gegenüber Peroxid sind ebenfalls mög­ lich, ebenso wie eine verdünntere Zusammensetzung aus H3PO4 : H2O2 : H2O, zum Beispiel im Verhältnis von 6 : 1 : 300. Bei dieser Zusammensetzung schreitet die Ätzung von GaAs und AlGaAs jedoch langsamer voran als bei einer höheren Konzen­ tration. Es scheint, daß durch Verwendung einer wäßrigen Lösung aus Phosphorsäure mit Wasserstoffperoxid in einem Verhältnis von 2 : 1 oder höher die gewünschte Ätz-Isotropie erzielt wird.
Wie in Fig. 3 dargestellt ist, ist der nächste Schritt ein Kollektor-Ätzschritt. Der äußere Rand der HBT-Basis 54 und Kollektor 52 und die Schottky-Kathode werden durch ein Fotolack-Muster 46A, 46B definiert. Dann erfolgt eine Mesa- Ätzung wie oben beschrieben zur Bildung des Kollektors 48 und der Kathode 50 mit einem Mesa-Profil in Form einer abgeschnit­ tenen Pyramide. Die Ätzung ist fast isotrop mit einer Neigung oder Rampe auf allen Seitenwänden 52, wie oben beschrieben, wodurch eine ausgezeichnete Abdeckung der ersten Ebene der Metallstufe erzielt wird. Nach Beendigung dieses Schrittes liegen nach Entfernung des Fotolacks 46A, 46B der HBT-Emitter 40, die Basis 54 und die Kollektor-Schichten 24, 22 vollstän­ dig frei. Der Transistor wird dann geprüft, um seine Stromver­ stärkung zu ermitteln und um festzustellen, ob die Verarbei­ tung der jeweiligen Wafer fortgesetzt werden soll. Auf diese Weise können ungeeignete Wafern bereits in einem weitaus früheren Stadium des Gesamtverfahrens als nach dem Stand der Technik üblicherweise als Ausschuß ausgesondert werden.
Wie es in Fig. 4 gezeigt ist, wird ein Strukturmuster einer separaten Fotolack-Schicht 56 aufgebracht, um durch Öffnung 58 die verbleibende p+-Basisschicht 26 über der Kathoden-Mesa 50 der Schottky-Diode freizulegen. Es erfolgt nun ein Ätzschritt zur Ätzung durch die p+-Basisschicht 26 hindurch bis zu einer vertieften oberen Oberfläche 60 im n-Kollektor-Bereich, welche sich in geringem Abstand 62, vorzugsweise 1500-1800 Å, über dem n+-Subkollektor befindet. Dies ist die ideale Position für eine Schottky-Diode, da der Rest 50 der n--Schicht 24 eine gute Schottky-Barriere bildet, und die n+-Schicht 22 einen Weg geringen Widerstandes an die Kathode ergibt.
In Fig. 5 wird ein weiteres Fotolack-Strukturmuster 64A, 64B gebildet und eine letzte Mesa-Ätzung isoliert die verschie­ denen Transistoren und Dioden durch Entfernen der übrigen freiliegenden Bereiche der n+-Schicht 22 um sie herum und im Bereich 70 zwischen ihnen. Wie die Kollektor-Mesa-Ätzung ist auch diese Ätzung tief, aber nicht kritisch, und wurde dazu gewählt, dem erhaltenen n+-Subkollektor 66 und der Dioden- Unterschicht 68 gleichmäßig schräge Seitenwände zu verleihen, wie oben beschrieben wurde. Diese Ätzung verläuft weiter durch die n+-Subkollektorschicht 22 zu dem halbisolierenden Substrat 20, so daß die obere Oberfläche 72 des Substrates um jedes der aktiven Bauelemente herum vollständig freiliegt.
In nachfolgenden Schritten, die als nächstes beschrieben wer­ den, werden alle freiliegenden Oberflächen 40, 48, 50, 54, 60, 66, 68 und 72 durch dielektrische Schichten 74, 84, 90 abge­ deckt, was eine effektive Passivierung der aktiven Bauelemente bewirkt. Es sind keine Implantate zur Isolation der Bauele­ mente erforderlich, wodurch die Kosten und Verfahrenskomplexi­ täten von Isolationsimplantaten vermieden werden. Überdies weisen die Charakteristika des fertigen Bauelementes wesent­ lich verbesserte Kriech- oder Restströme auf, die in der Größenordnung von 10-12 Ampere gegenüber den typischen 10-7 Ampere aus dem Stand der Technik liegen.
Passivierungs- und Kontaktmetallisierungs-Schritte
Nachdem alle drei Mesa-Ätzvorgänge abgeschlossen sind, wird eine Schicht 74 aus Siliziumnitrid gleichmäßig über den Mesa- Strukturen aufgebracht, wie es in Fig. 6 gezeigt ist, und zwar auf eine geeignete Dicke, z. B. ca. 2000 Å. Dann werden NiCr- Widerstände 76 auf diese Siliziumnitridschicht aufgebracht und durch ein herkömmliches Ablöseverfahren mit einem Struktur­ muster versehen. Die Dicke des NiCr-Metalls ist so einge­ stellt, daß sich im fertigen Bauelement 50 Ohm pro Flächenein­ heit ergeben.
Wie in Fig. 7 gezeigt, werden als nächstes die Widerstands­ kontakte 78A, 78B über dem Widerstand 76 gebildet. Zur Aus­ bildung qualitativ hochwertiger, stabiler elektrischer Kon­ takte an das NiCr-Widerstandsmetall wird ein Kontaktmetall mit geringem spezifischen Widerstand, beispielsweise TiPdAu, durch Aufbringung und Ablösung an den Enden des NiCr-Metalls angebracht. Die Kombination aus Widerstandsmetall und Kon­ takten wird dann zusammenlegiert und durch Behandlung mit mäßiger Hitze stabilisiert.
In Fig. 8 ist gezeigt, wie anschließend Öffnungen für n-lei­ tende Kontakte 80 auf dem Emitter 40 und Kollektor durch ein Strukturmuster aus Fotolack auf der Siliziumnitridschicht 74 vorgesehen werden. Das Strukturmuster wird durch die Nitrid­ schicht 74 hindurch geätzt; das n-leitende Kontaktmetall wird aufgebracht und die Feldbereiche des Kontaktmetalls werden abgelöst. Ein geeignetes Metall für die n-leitenden Kontakte ist AuGeNi.
Wie in Fig. 9 zu sehen ist, wird eine andere, für p-leitende Kontakte geeignete Metallisierung, beispielsweise AuMn, auf ähnliche Art und Weise zur Bildung p-leitender Kontakte 82 an die HBT-Basis 54 durch geätzte Kontaktöffnungen in der Nitrid­ schicht 74 aufgebracht. Die Kontakte 80, 82 werden anschließend legiert und ergeben einen guten Kontakt zu den Halb­ leiterschichten.
Verbindungs-Isolations- und Metallisierungs-Schritte
Eine zweite Schicht 84 aus Siliziumnitrid wird über die ge­ samte Wafer hinweg aufgebracht, wie in Fig. 10 zu sehen ist. Kontaktlöcher werden durch diese Nitridschicht durchgeätzt, damit die Metallverbindungen einer ersten Ebene die leitenden Metall-Kontakte 80, 82 von Emitter, Basis und Kol­ lektor und den Schottky-Kathoden-Kontakt 80 und die NiCr- Widerstands-Kontakte 78A, 78B kontaktieren können. Das erste Metall bildet auch die Anode 87 der Schottky-Diode auf der oberen Oberfläche 60 von Mesa 50. Zur Bildung der ersten Metallverbindungen 86, wie sie in den Fig. 11 und 11A gezeigt sind, wird eine TiPdAu-Schicht aufgebracht und selektiv abge­ löst. Abgesehen davon, daß diese Schicht die primäre Verbindungsebene bildet, wird sie weiterhin
  • 1. zur Bildung der Bodenelektroden 88 von MIM-(Metall- Isolator-Metall)-Kondensatoren,
  • 2. zur Bildung der Anoden 87 der Schottky-Dioden,
  • 3. zur Kontaktierung der n-leitenden Metallkontakte 80 auf den Transistor-Emittern 40 und -Kollektoren 66,
  • 4. zur Kontaktierung der p-leitenden Metallkontakte 82 auf den Transistor-Basen,
  • 5. zur Kontaktierung des NiCr-Widerstands-Kontaktmetalls 78A, 78B und
  • 6. zur Kontaktierung der Kathoden 80 der Schottky-Dioden
verwendet.
Eine dritte und letzte Schicht 90 aus Siliziumnitrid wird, wie es in den Fig. 12 und 12A zu sehen ist, als Passivierung der Metallisierung der ersten Ebene und als Dielektrikum für die MIM-Kondensatoren aufgebracht. Es werden Durchgangskontakte definiert und in dieser Siliziumnitridschicht über den lei­ tenden Transistor-Emitter-Kontakten 86 eingeätzt, so daß diese Metallverbindungen der zweiten Ebene oder der Luftbrücken-Art die Emitter 40 kontaktieren können. Außerdem werden überall dort Kontaktlöcher eingeätzt, wo ein elektrischer Kontakt zwischen dem Metall der ersten Ebene und dem Metall der zweiten Ebene (Luftbrückenmetall) erforderlich ist, beispiels­ weise an die Kathoden der Schottky-Diode. An den Stellen, an denen ein MIM-Kondensator zwischen der Metallisierung der ersten Ebene und der Metallschicht der zweiten Ebene gewünscht ist, befindet sich kein Kontaktloch und somit keine Ätzung in der Nitridschicht 90. Diese Nitridschicht bildet das Kondensator-Dielektrikum.
Als nächstes wird, wie in den Fig. 13 und 13A gezeigt, eine Fotolack-Schicht 92, auf der ein Strukturmuster von Luft­ brücken-Kontaktverbindungen 94, 96A, 96B vorgesehen ist, dazu verwendet, einen Kontakt vom Luftbrückenmetall an das Metall 86 der ersten Ebene herzustellen. Die Luftbrücken-Kontaktver­ bindungen 98 werden auch zur Fertigstellung der MIM-Kondensa­ toren verwendet. Die Luftbrücken-Kontaktverbindung 98 defi­ niert den Bereich, wo das Luftbrückenmetall oben auf der dielektrischen Schicht 90 über der Metallschicht 88 aufkommt. Ein Luftbrückenmetall wird
  • 1. zur Kontaktierung des Metalls 86 der ersten Ebene
  • 2. zur Verbindung verschiedener Teile der Schaltung
  • 3. zur Bildung spiralenförmiger Induktoren 100
verwendet.
Die Fotolackschicht 92 wird dann entfernt, wodurch Luftspalte 101, 103 unter den Luftbrückenstrukturen 100, 102 gemäß Fig. 14 und 14A verbleiben.
Die endgültige Gesamtstruktur, wie sie in Fig. 15 zu sehen ist, kann sowohl aktive Bauelemente - bipolare Transistoren mit Heteroübergang und Schottky-Dioden - als auch passive Bauelemente - Widerstände, Kondensatoren und Induktoren - alle in einer integrierten Schaltung beinhalten. Eine gute Stufen­ abdeckung ist leicht erzielbar, da, wie in Fig. 16 gezeigt, die Grundstruktur der drei Ebenen, die den HBT bilden, eine Form einer abgeschnittenen Pyramide mit schrägem Seitenwand­ profil auf allen Seiten ist. Eine gute Isolation zwischen den Bauelementen wird ohne Isolationsimplantate erzielt, da durch das Verfahren die drei Ebenen, die den HBT bilden, bis hinunter zum halbisolierenden Substrat geätzt werden können. Durch die Ätzung der Gattervertiefung der Schottky-Diode wird der Reihenwiderstand verringert, so daß die Dioden eine Leistung im Tera-Hertz-Bereich erzielen. Bei diesem Verfahren ist auch ein frühes Testen der HBT-Leistung möglich.
In Anbetracht der Beschreibung und Darstellung der Prinzipien der Erfindung in einer bevorzugten Ausführungsform dieser ist offensichtlich, daß die Erfindung in ihrem Aufbau und im Detail modifiziert werden kann, ohne daß hierbei von diesen Prinzipien abgegangen wird. Alle Modifikationen und Variationen, die innerhalb des Gedankens und Umfangs der nachfolgenden Ansprüche fallen, sind ebenfalls beansprucht.

Claims (22)

1. Verfahren zur Herstellung einer aus bipolaren Transis­ toren mit Heteroübergang (HBT) bestehenden integrierten Schaltung, gekennzeichnet durch folgende Schritte:
  • - Ausbildung mindestens dreier Schichten eines bipo­ laren Transistors mit Heteroübergang (HBT) mit vorbe­ stimmten Dicken und Leitwerten auf einem halbisolierenden Substrat (20), einschließlich einer als erstes gebildeten Kollektorschicht (22-24), die sich mit einer oberen Ober­ fläche des halbisolierenden Substrates in Kontakt befin­ det, einer als zweites gebildeten Basisschicht (26) über der Kollektorschicht und einer als drittes gebildeten Emitterschicht (32) über der Basisschicht;
  • - Maskieren, Strukturmustern und Ätzen der als drittes gebildeten Schicht zur Bildung einer Emitter-Mesa (40) mit einer vorbestimmten ersten Breite, wodurch die zweite Schicht um den Emitter herum freigelegt wird;
  • - Maskieren, Strukturmustern und Ätzen der als zweites gebildeten Schicht zur Bildung einer Basis-Mesa (54) mit einer vorbestimmten zweiten Breite, die größer als die erste Breite ist, wodurch die dritte Schicht um die Basis herum freigelegt wird;
  • - Maskieren, Strukturmustern und Ätzen der als erstes gebildeten Schicht zur Bildung einer Kollektor-Mesa (48) mit einer vorbestimmten dritten Breite, die größer als die zweite Breite ist;
  • - Ätzen durch die als erstes gebildete Schicht hin­ durch zur Freilegung der oberen Oberfläche (72) des gesamten halbisolierenden Substrates um die Kollektor- Mesa herum, wobei die Basis- und Emitter-Mesas auf der Kollektor-Mesa gestapelt sind und somit einen bipolaren Transistor bilden;
  • - Aufbringen einer passivierenden Schicht (74) über die obere Oberfläche des halbisolierenden Substrates und der Mesas hinweg zur Isolation des bipolaren Transistors auf dem Substrat und
  • - Bilden der Emitter-, Basis- und Kollektorkontakte (80-82) durch die passivierende Schicht hindurch zur Kontaktierung jeweils der Emitter-, Basis- und Kollektor- Mesas.
2. Verfahren zur Herstellung eines HBTs nach Anspruch 1, gekennzeichnet durch den weiteren Schritt des Bestimmens einer Stromverstärkung der HBT-Schichten nach der Bildung der Kollektor-Mesa und vor der Aufbringung der passivie­ renden Schicht und der Bildung der Emitter-, Basis- und Kollektor-Kontakte.
3. Verfahren zur Herstellung eines HBTs nach Anspruch 1, gekennzeichnet durch den weiteren Schritt des Bildens einer Schottky-Diode parallel zum Bilden des bipolaren Transistors, worin die Schritte des Maskierens, Struktur­ musterns und Ätzens der als zweites und als erstes gebildeten Schichten folgendes beinhalten:
  • - Maskieren, Strukturmustern und Ätzen der als zweites gebildeten Schicht an einer Stelle, die seitlich von der Kollektor-Mesa beabstandet ist, zur Bildung einer Schott­ ky-Kathoden-Mesa (50) mit einer vorbestimmten zweiten Breite, die größer als die erste Breite ist, wodurch die dritte Schicht um die Basis herum freigelegt wird;
  • - Maskieren, Strukturmustern und Ätzen der als erstes gebildeten Schicht um die Mesa der Schottky-Kathode herum zur Bildung einer Schottky-Subkathoden-Mesa (68) mit einer vorbestimmten zweiten Breite, die größer als die erste Breite ist; und
  • - Ätzen durch die als erstes gebildete Schicht zur Freilegung der oberen Oberfläche des halbisolierenden Substrates um die gesamte Schottky-Subkathoden-Mesa herum;
  • - Aufbringen einer passivierenden Schicht über der oberen Oberfläche des halbisolierenden Substrates und der Schottky-Mesas zur Isolation der Schottky-Mesas vom bipolaren Transistor auf dem Substrat und
  • - Bilden von Anoden- und Kathoden-Kontakte (87, 80) durch die passivierende Schicht zur Kontaktierung jeweils der oberen Oberflächen der Kathoden- und Subkathoden- Mesas, wodurch eine Schottky-Diode gebildet wird.
4. Verfahren zur Herstellung eines HBTs nach Anspruch 3, gekennzeichnet durch die weiteren Schritte:
  • - Bilden der Kollektorschicht in Form zweier Unter­ schichten (22, 24) mit unterschiedlichen Dotierungskon­ zentrationen, so daß die Subkathoden-Mesa einer höhere Dotierungskonzentration hat als die Kathoden-Mesa; und
  • - Ätzen einer Gatter-Vertiefung (60) in die Kathoden- Mesa zur Verringerung der Dicke der als zweites gebilde­ ten Schicht vor Bildung der Anode.
5. Verfahren zur Herstellung eines HBTs nach Anspruch 4, dadurch gekennzeichnet, daß die verringerte Dicke der Kathoden-Mesa in einem Bereich von 1500-1800 Å liegt.
6. Verfahren zur Herstellung eines HBTs nach Anspruch 1, gekennzeichnet durch folgende weitere Schritte:
  • - Bilden einer Widerstands-Metallschicht (76) auf der Passivierungsschicht;
  • - Bilden von Widerstandskontakten (78) an voneinander beabstandeten Stellen auf der Widerstands-Metallschicht und
  • - Bilden einer zweiten Passivierungsschicht (84) über den Widerstandskontakten und der Widerstands- Metallschicht.
7. Verfahren zur Herstellung eines HBTs nach Anspruch 1, gekennzeichnet durch folgende weitere Schritte:
  • - Aufbringen und Strukturmustern einer Metallschicht (86) der ersten Ebene in Kontakt mit ausgewählten Kontakten der Emitter-, Basis- und Kollektor-Kontakte zur Bildung einer ersten Verbindung des Transistors mit anderen, auf dem Substrat ausgebildeten Bauelementen;
  • - Bilden einer dritten Passivierungsschicht (90) über der gemusterten Metallschicht der ersten Ebene und
  • - Aufbringen und Strukturmustern einer Metallschicht (100, 102) einer zweiten Ebene in Kontakt mit ausgewähl­ ten Abschnitten der gemusterten Metallschicht der ersten Ebene zur Bildung einer zweiten Verbindung des Transis­ tors mit anderen, auf dem Substrat ausgebildeten Bauelementen.
8. Verfahren zur Herstellung eines HBTs nach Anspruch 7, dadurch gekennzeichnet, daß ein Kondensator parallel zur Bildung der Metallschichten der ersten und zweiten Ebene gebildet wird, wobei das Verfahren folgende Schritte einschließt:
  • - Bilden eines Abschnittes (88) der Metallschicht der ersten Ebene als erste Kondensatorplatte auf der Passivierungsschicht;
  • - Aufbringen einer dritten Passivierungsschicht (90) über der Metallschicht der ersten Ebene und
  • - Bilden eines Abschnittes (104) der Metallschicht der zweiten Ebene als zweite Kondensatorplatte auf der drit­ ten Passivierungsschicht über der ersten Kondensator­ platte.
9. Verfahren zur Herstellung eines HBTs nach Anspruch 8, dadurch gekennzeichnet, daß ein Induktor integral mit dem Kondensator und Transistor gebildet wird, wobei das Verfahren folgende Schritte einschließt:
  • - Bilden einer Luftbrücke in der Metallschicht der zweiten Ebene;
  • - Verbinden eines ersten Endes der Luftbrücke mit einem ausgewählten Kontakt des Transistors und
  • - Verbinden eines zweiten Endes der Luftbrücke mit der zweiten Kondensatorplatte.
10. Verfahren zur Herstellung eines HBTs nach Anspruch 1, dadurch gekennzeichnet, daß die Ätzschritte eine Naß­ ätzung der HBT-Schichten mit einer Ätzzusammensetzung beinhalten, die H3PO4 : H2O2 : H2O in einem Verhältnis H3PO4 : H2O2 von 2 : 1 oder größer umfaßt, so daß die gebildeten HBT- Mesas das Profil einer abgeschnittenen Pyramide haben.
11. Verfahren zur Herstellung einer aus bipolaren Transis­ toren mit Heteroübergang (HBT) bestehenden integrierten Schaltung, gekennzeichnet durch folgende Schritte:
  • - Bilden mindestens einer Schicht eines bipolaren Transistors mit Heteroübergang (HBT) aus dotiertem GaAs oder AlGaAs mit einer vorbestimmten Dicke und Leitwert auf einem halbisolierenden Substrat aus GaAs, einschließ­ lich einer als erstes gebildeten, dotierten GaAs- oder AlGaAs-Schicht, die eine obere Oberfläche des halbiso­ lierenden Substrates kontaktiert;
  • - Maskieren, Strukturmustern und Ätzen der HBT-Schicht zur Bildung einer Mesa in Form einer abgeschnittenen Pyramide mit einer ersten Breite und Länge auf einer oberen Oberfläche dieser und einer zweiten Breite und Länge am Boden dieser, wobei die zweite Breite und Länge jeweils größer als die erste Breite und Länge ist; und
  • - Ätzen durch die als erstes gebildete dotierte GaAs- oder AlGaAs-Schicht zur Freilegung der oberen Oberfläche des halbisolierenden Substrates um die gesamte abge­ schnitten-pyramidenförmige Mesa herum zur Erzielung einer lateralen Isolation dieser; wobei die Ätzschritte das Naßätzen der dotierten GaAs- Schicht mit einer Ätzzusammensetzung aus H3PO4 : H2O2 : H2O in einem Verhältnis H3PO4 : H2O2 von 2 : 1 oder größer einschließen.
12. Verfahren zur Herstellung eines HBTs nach Anspruch 11, dadurch gekennzeichnet, daß die Ätzzusammensetzung H3PO4 : H2O2 : H2O in einem Verhältnis von ca. 3 : 1 : 25 umfaßt.
13. Verfahren zur Herstellung eines HBTs nach Anspruch 11, dadurch gekennzeichnet, daß die Ätzzusammensetzung im wesentlichen aus H3PO4 : H2O2 : H2O in einem Verhältnis im Bereich von 3 : 1 : 25 bis 6 : 1 : 300 besteht.
14. Verfahren zur Herstellung eines HBTs nach Anspruch 11, dadurch gekennzeichnet, daß die Ätzschritte unter atmosphärischer Bedingungen bei Raumtemperatur durchgeführt werden.
15. Verfahren zur Herstellung eines HBTs nach Anspruch 11, dadurch gekennzeichnet, daß die Schritte des Maskierens und Strukturmusterns der HBT-Schicht das Aufbringen und Strukturmustern einer Fotolack-Maske zur Definierung der ersten Breite und Länge der Mesa einschließen, und die HBT-Schicht unter Verwendung der H3PO4 : H2O2 : H2O-Zusam­ mensetzung mit aufgebrachter Fotolackmaske geätzt wird, wobei der Fotolack dieser Zusammensetzung gegenüber resistent ist.
16. Aus bipolaren Transistoren mit Heteroübergang (HBT) bestehende integrierte Schaltung, gekennzeichnet durch:
  • - ein halbisolierendes GaAs-Substrat (20);
  • - mindestens drei Schichten eines bipolaren Transis­ tors mit Heteroübergang (HBT) mit vorbestimmten Dicken und Leitwerten auf dem halbisolierenden Substrat, ein­ schließlich einer Kollektor-Schicht (22-24), die eine obere Oberfläche des halbisolierenden Substrates kontak­ tiert, einer Basis-Schicht (26) über der Kollektor- Schicht und einer Emitter-Schicht (32) über der Basis- Schicht;
wobei die Emitter-Schicht als Emitter-Mesa (40) in Form einer abgeschnittenen Pyramide mit einer ersten Breite und Länge an einer oberen Oberfläche dieser und einer zweiten Breite und Länge auf einem Boden dieser, der die Basis-Schicht kontaktiert, gebildet wird, wobei die zweite Breite und Länge jeweils größer als die erste Breite und Länge ist;
die Basis-Schicht so gemustert ist, daß eine Basis- Mesa (54) mit einer dritten Breite und Länge definiert wird, die größer als die zweite Breite und Länge ist;
wobei die Kollektor-Schicht als Kollektor-Mesa (48) mit der Form einer abgeschnittenen Pyramide mit einer vierten Breite und Länge an einer oberen Oberfläche dieser gebildet wird, die jeweils größer als die dritte Breite und Länge ist, und einer fünften Breite und Länge an einem Boden dieser, der die Basis-Schicht kontaktiert, wobei die fünfte Breite und Länge jeweils größer als die vierte Breite und Länge ist;
wobei die Kollektor-Schicht zur Freilegung der obe­ ren Oberfläche (72) des halbisolierenden Substrates um die gesamte Kollektor-Mesa herum durchgeätzt wird, und die Basis- und Emitter-Mesas zur Bildung eines bipolaren Transistors auf der Kollektor-Mesa aufgestapelt sind;
  • - eine Passivierungsschicht (74), die die obere Oberfläche des halbisolierenden Substrates und der Mesas abdeckt, um den bipolaren Transistor auf dem Substrat zu isolieren; und
  • - Emitter-, Basis- und Kollektorkontakte (80, 82), die durch die Passivierungsschicht verlaufen, um jeweils die Emitter-, Basis- und Kollektor-Mesas zu kontaktieren.
17. Aus bipolaren Transistoren mit Heteroübergang (HBT) bestehende integrierte Schaltung nach Anspruch 16, die eine Schottky-Diode in der Nähe des bipolaren Transistors einschließt, dadurch gekennzeichnet, daß die Diode folgendes enthält:
  • - einen Abschnitt der Kollektor-Schicht, der seitlich von der Kollektor-Mesa beabstandet und als gestapelte obere und untere Mesas der Schottky-Kathode (50) und Schottky-Subkathode (68) in der Form abgeschnittener Pyramiden ausgebildet ist, wobei jede Mesa eine Breite und Länge an einer oberen Oberfläche dieser hat, die geringer als die Breite und Länge am Boden dieser ist; wobei die Breite der oberen Oberfläche der Subkathoden- Mesa geringer ist als die Breite am Boden der Kathoden- Mesa;
    wobei der Boden der Subkathoden-Mesa die obere Oberfläche des halbisolierenden Substrates kontaktiert und ein Teil der oberen Oberfläche des Substrats, der die gestapelten Schottky-Kathoden- und -Subkathoden-Mesas umgibt, frei von der Subkollektor-Schicht ist und die passivierende Schicht die obere Oberfläche und die gestapelten Schottky-Mesas abdeckt, um die Diode auf dem Substrat zu isolieren; und
  • - Anoden- und Kathodenkontakte (80, 87) durch die passivierende Schicht verlaufen, um die obere Oberflächen jeweils der Kathoden- und Subkathoden-Mesas zu kontaktie­ ren und somit eine Schottky-Diode zu bilden.
18. Aus bipolaren Transistoren mit Heteroübergang (HBT) bestehende integrierte Schaltung nach Anspruch 17, dadurch gekennzeichnet, daß die Schottky-Diode eine Gatter-Vertiefung (60) in der Kathoden-Mesa aufweist, die eine im Bereich von 1500-1800 Å verringerte Dicke der Kathoden-Mesa unter der Anode hat.
19. Aus bipolaren Transistoren mit Heteroübergang (HBT) bestehende integrierte Schaltung nach Anspruch 16, gekennzeichnet durch:
  • - eine Metallschicht (86) einer ersten Ebene in Kontakt mit ausgewählten Kontakten der Emitter-, Basis- und Kollektor-Kontakte, die eine erste Verbindung des Transistors mit anderen, auf dem Substrat ausgebildeten Bauelementen bildet,
  • - eine Passivierungsschicht (90) über der gemusterten Metallschicht der ersten Ebene und
  • - eine Metallschicht (100, 102) einer zweiten Ebene in Kontakt mit ausgewählten Abschnitten der gemusterten Metallschicht der ersten Ebene zur Bildung einer zweiten Verbindung des Transistors mit anderen, auf dem Substrat ausgebildeten Bauelementen;
wobei mindestens die Metallschicht der ersten Ebene Verbindungsabschnitte aufweist, die von den ausgewählten Emitter-, Basis- und Kollektor-Kontakten seitlich über eine Seitenwand der abgeschnitten-pyramidenförmigen Mesas verlaufen, wobei die Seitenwand ein rampenförmiges Profil hat, so daß die Verbindungen und die Passivierungsschicht die Seitenwand im wesentlichen nicht von einer Stufe unterbrochen durchqueren.
20. Aus bipolaren Transistoren mit Heteroübergang (HBT) bestehende integrierte Schaltung nach Anspruch 19, dadurch gekennzeichnet, daß die Mesas senkrechte Seiten­ wände haben, wobei jede Seitenwand das rampenförmige Profil hat und eine der Verbindungen rechtwinklig über jede Seitenwand hinweg verläuft.
DE4329189A 1992-09-04 1993-08-30 Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen Ceased DE4329189A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/940,588 US5268315A (en) 1992-09-04 1992-09-04 Implant-free heterojunction bioplar transistor integrated circuit process

Publications (1)

Publication Number Publication Date
DE4329189A1 true DE4329189A1 (de) 1994-03-10

Family

ID=25475102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4329189A Ceased DE4329189A1 (de) 1992-09-04 1993-08-30 Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen

Country Status (4)

Country Link
US (1) US5268315A (de)
JP (1) JPH06232150A (de)
DE (1) DE4329189A1 (de)
GB (1) GB2270418A (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677407A (ja) * 1992-04-06 1994-03-18 Nippon Precision Circuits Kk 半導体装置
DE4219523A1 (de) * 1992-06-15 1993-12-16 Daimler Benz Ag Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung
US5436201A (en) * 1993-05-28 1995-07-25 Hughes Aircraft Company Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
JPH08236540A (ja) * 1995-03-01 1996-09-13 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
US5559349A (en) * 1995-03-07 1996-09-24 Northrop Grumman Corporation Silicon integrated circuit with passive devices over high resistivity silicon substrate portion, and active devices formed in lower resistivity silicon layer over the substrate
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5930636A (en) * 1996-05-13 1999-07-27 Trw Inc. Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5837589A (en) * 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
AU2652797A (en) * 1997-05-13 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Dielectric thin film element and method for manufacturing the same
US5994727A (en) * 1997-09-30 1999-11-30 Samsung Electronics Co., Ltd. High performance gaas field effect transistor structure
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits
US6121126A (en) 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US6025261A (en) * 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
US6074913A (en) * 1998-07-01 2000-06-13 Worldwide Semiconductor Manufacturing Corporation Method for forming a DRAM capacitor
US6707680B2 (en) 1998-10-22 2004-03-16 Board Of Trustees Of The University Of Arkansas Surface applied passives
US6274435B1 (en) 1999-01-04 2001-08-14 Taiwan Semiconductor Manufacturing Company High performance MIM (MIP) IC capacitor process
US6208009B1 (en) * 1999-04-30 2001-03-27 Digital Devices, Inc. RC-networks in semiconductor devices and method therefor
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
FR2805081B1 (fr) 2000-02-14 2002-10-11 Cit Alcatel Procede de fabrication de transistor bipolaire a double heterojonction sur materiau iii-v
US6800921B1 (en) 2000-03-01 2004-10-05 International Business Machines Corporation Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers
US6423629B1 (en) 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6580139B1 (en) 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
KR100396917B1 (ko) * 2000-12-21 2003-09-02 한국전자통신연구원 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
JP2002299337A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
US6406965B1 (en) * 2001-04-19 2002-06-18 Trw Inc. Method of fabricating HBT devices
US6534374B2 (en) 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US6576526B2 (en) 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
GB0126895D0 (en) * 2001-11-08 2002-01-02 Denselight Semiconductors Pte Fabrication of a heterojunction bipolar transistor with intergrated mim capaci or
JP2003188268A (ja) * 2001-12-21 2003-07-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003243527A (ja) * 2002-02-15 2003-08-29 Hitachi Ltd 半導体装置の製造方法
US6624515B1 (en) 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US7262429B2 (en) 2002-04-26 2007-08-28 Taylor Geoff W Thz detection employing modulation doped quantum well device structures
US6608362B1 (en) 2002-08-20 2003-08-19 Chartered Semiconductor Manufacturing Ltd. Method and device for reducing capacitive and magnetic effects from a substrate by using a schottky diode under passive components
US6818936B2 (en) * 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US6693017B1 (en) 2003-04-04 2004-02-17 Infineon Technologies Ag MIMcap top plate pull-back
JP2004327717A (ja) * 2003-04-24 2004-11-18 Sony Corp 半導体装置およびその製造方法
US7454112B2 (en) * 2006-03-31 2008-11-18 Lucent Technologies Inc. Ridge and mesa optical waveguides
KR101275724B1 (ko) * 2009-12-09 2013-06-17 한국전자통신연구원 단일 기판 집적 회로 장치 및 그 제조 방법
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
KR101944337B1 (ko) * 2012-06-14 2019-02-01 스카이워크스 솔루션즈, 인코포레이티드 공정 보상된 hbt 전력 증폭기 바이어스 회로 및 방법
KR20190058711A (ko) 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
US8940580B2 (en) * 2012-06-28 2015-01-27 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
US10026731B1 (en) * 2017-04-14 2018-07-17 Qualcomm Incorporated Compound semiconductor transistor integration with high density capacitor
CN110335818B (zh) * 2019-05-23 2022-11-18 福建省福联集成电路有限公司 一种异质结双极晶体管结构及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159273A2 (de) * 1984-04-17 1985-10-23 Fujitsu Limited Halbleiteranordnung
GB2243241A (en) * 1990-04-20 1991-10-23 Plessey Res Caswell Heterojunction bipolar transistor and optical waveguide device for monolithic integration
EP0460429A2 (de) * 1990-05-14 1991-12-11 Sumitomo Electric Industries, Limited Verfahren zur Herstellung eines bipolaren Transistors mit einem Heteroübergang

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691215A (en) * 1985-01-09 1987-09-01 American Telephone And Telegraph Company Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
US4981807A (en) * 1988-10-31 1991-01-01 International Business Machines Corporation Process for fabricating complementary vertical transistor memory cell
DE69030129T2 (de) * 1989-04-12 1997-10-09 Sumitomo Electric Industries Herstellungsverfahren einer integrierten Halbleiterschaltung
JPH0472632A (ja) * 1990-05-14 1992-03-06 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタの製造方法
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159273A2 (de) * 1984-04-17 1985-10-23 Fujitsu Limited Halbleiteranordnung
GB2243241A (en) * 1990-04-20 1991-10-23 Plessey Res Caswell Heterojunction bipolar transistor and optical waveguide device for monolithic integration
EP0460429A2 (de) * 1990-05-14 1991-12-11 Sumitomo Electric Industries, Limited Verfahren zur Herstellung eines bipolaren Transistors mit einem Heteroübergang

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HILL, D.G. et al.: "Uniform, High-Gain AIGaAs/In 0.05 Ga 0.95 As/GaAs P-n-p Heterojunction Bipolar Transistor by Dual Selective Etch Process", in IEEE El.Dev.Lett., Vol. 11, No. 10, October 1990, S. 425-427 *
JP 63-157468 A mit Engl.Sprach. Abstract *
MISHRA, U.K. et al.: "Self-Aligned AlInAs-GaInAs Heterojunction Bipolar Transistors and Circuits", in: IEEE Electron Device Letters, Vol. 10, No. 10,October 1989, S. 467-469 *

Also Published As

Publication number Publication date
JPH06232150A (ja) 1994-08-19
US5268315A (en) 1993-12-07
GB2270418A (en) 1994-03-09
GB9317381D0 (en) 1993-10-06

Similar Documents

Publication Publication Date Title
DE4329189A1 (de) Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen
DE69605718T2 (de) Völlig selbstjustierter Submikrometer-Bipolartransistor mit einem Heteroübergang und Verfahren zu dessen Herstellung
DE69126463T2 (de) Verfahren zur Herstellung eines leitenden Elements
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE102010001290B4 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE2120388A1 (de) Verbindungshalbleitervorrichtung
DE69524516T2 (de) Verfahren zur Herstellung eines Bipolatransistors
DE60222046T2 (de) Verfahren zur Herstellung HBT-Anordnungen
DE60036729T2 (de) Heteroübergang-Bipolartransistor mit obenliegendem Kollektor und dessen Herstellungsverfahren
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE1794320A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer selektiv auf einem halbleitenden Substrat niedergeschlagenen,epitaktischen Schicht
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE2605641B2 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE102011055816A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69228648T2 (de) Verfahren zur Herstellung von komplementären, bipolaren Transistoren
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE3512841C2 (de)
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP0312965B1 (de) Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE3047870A1 (de) "pn-diode und verfahren zu deren herstellung"
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/331

8131 Rejection
8127 New person/name/address of the applicant

Owner name: MAXIM INTEGRATED PRODUCTS, INC.(N.D.GES.D.STAATES

8128 New person/name/address of the agent

Representative=s name: ZENZ, HELBER, HOSBACH & PARTNER, 45128 ESSEN