DE69228648T2 - Verfahren zur Herstellung von komplementären, bipolaren Transistoren - Google Patents

Verfahren zur Herstellung von komplementären, bipolaren Transistoren

Info

Publication number
DE69228648T2
DE69228648T2 DE69228648T DE69228648T DE69228648T2 DE 69228648 T2 DE69228648 T2 DE 69228648T2 DE 69228648 T DE69228648 T DE 69228648T DE 69228648 T DE69228648 T DE 69228648T DE 69228648 T2 DE69228648 T2 DE 69228648T2
Authority
DE
Germany
Prior art keywords
npn
layer
pnp
depositing
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69228648T
Other languages
English (en)
Other versions
DE69228648D1 (de
Inventor
Aaron Kenji Oki
Dwight Christopher Streit
Donald K. Umemoto
James Russell Velebir
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Application granted granted Critical
Publication of DE69228648D1 publication Critical patent/DE69228648D1/de
Publication of DE69228648T2 publication Critical patent/DE69228648T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung
  • Diese Erfindung bezieht sich im allgemeinen auf ein Verfahren zum Herstellen von komplementären NPN- und PNP-Bipolartransistoren auf einem einzigen Substrat und insbesondere auf ein Verfahren der Molekularstrahl-Epitaxie zum Herstellen von komplementären NPN- und PNP-Heteroübergangs-Bipolartransistoren auf einem einzelnen Substrat.
    • 2. Diskussion des zugehörigen Standes der Technik
  • Im Stand der Technik sind verschiedene Verfahren zum Herstellen von gewünschten NPN- oder PNP-artigen Halbleitervorrichtungen bekannt. Bei der Herstellung von Schaltkreisen, die sowohl NPN- als auch PNP-Bipolartransistoren umfassen, wird es gelegentlich für nötig gehalten, die Transistoren auf getrennten Substraten zu entwickeln. Es ist jedoch bekannt, daß es bei vielen Anwendungen äußerst vorteilhaft ist, komplementäre NPN- und PNP- Bipolartransistoren auf demselben Substrat zu entwickeln. Zu den Anwendungen für diese komplementären Vorrichtungen gehören, aber nicht ausschließlich, Gegentakt-Leistungsverstärker und Schaltkreise mit Wirklasten, beides ist dem Fachmann bekannt. Für eine ausführlichere Diskussion der Vorteile von komplementären NPN/PNP-Bipolartransistoren gegenüber getrennten NPN- und PNP-Transistoren siehe P.R. Gray und R.G. Meyer, "Analysis and Design of Analog Integrated Circuits", (John Wiley & Sons, New York, 1977). Bei aus Silicium gebildeten Halbleitervorrichtungen ist es möglich, bipolare NPN- und PNP-Transistoren in brauchbaren Schaltkreisen auf demselben Substrat mit bestimmten bekannten Herstellungsmethoden, wie Diffusion und Ionenimplantation, herzustellen.
  • In Anbetracht der heutigen Frequenz- und Geschwindigkeitsanforderungen an bipolare Transistoren wäre eine wesentlich nützlichere Vorrichtung ein Heteroübergangs-Bipolartransistor (HBT), d. h. Bipolartransistoren, die mindestens einen PN-Übergang von unterschiedlichen Materialien umfassen, welche im allgemeinen aus GaAs/AlGaAs (Galliumarsenid/Aluminiumgalliumarsenid) oder InGaAs/InAlAs/InP (Indiumgalliumarsenid/Indiumaluminiumarsenid/Indiumphosphid) bestehen. Für diese Typen von GaAs/AlGaAs- und InGaAs/InAlAs/InP-HBTs sind die Herstellungstechniken, die bei komplementären NPN- und PNP-Bipolartransistoren anwendbar sind, im allgemeinen nicht geeignet.
  • Eines der geläufigsten Verfahren zum Herstellen von Halbleitervorrichtungen, die den Bedingungen von hochpräziser Dotierung und Dicke unterliegen, ist die Molekularstrahl-Epitaxie. Seien es Silicium-Homoübergänge oder GaAs/AlGaAs- oder InGaAs/InAlAs/InP-Heteroübergangs-Transistorvorrichtungen, es ist bisher für unmöglich gehalten worden, NPN- und PNP-Transistoren mit Molekularstrahl-Epitaxie auf demselben Substrat herzustellen und hochqualitative Vorrichtungen zu erhalten. Ein nicht vorveröffentlichtes Verfahren, das in der Fachwelt versucht worden ist, war es, entweder eine NPN- oder PNP-Schichtstruktur auf einem Substrat herzustellen, und dann die gerade gebildete Schichtstruktur mit einer Schicht aus Siliciumdioxid zu überziehen. Das Siliciumdioxid wird dann mittels eines geeigneten Verfahrens von dem Bereich des Substrats entfernt, auf den die jeweils andere NPN- oder PNP-Schichtstruktur aufgewachsen werden soll. Diesem Verfahren war nur ein beschränkter Erfolg beschieden, dadurch, daß die Siliciumdioxidschicht eine Beschädigung der bereits aufgewachsenen NPN- oder PNP-Schichtstruktur während des Prozesses des Aufwachsens der anderen Struktur zuließ. Entsprechend hat ein solches Verfahren die Ansprechcharakteristik der fertigen Vorrichtung verschlechtert. Ein Verfahren, bei dem Gasphasenepitaxie mit metallorganischer chemischer Verbindung (metal organic vapor phase epitaxy, MOVPE) verwendet wird, ist kürzlich in der Literatur zur Entwicklung eines komplementären HBTs berichtet worden, siehe David B. Slater, Jr. et al., "Monolithic Integration of Complementary HBT's By Selective MOVPE", IEEE Electron Device Letters, Vol. 11, Nr. 4, April 1990, S. 146. Bei diesem Verfahren wird die erste PNP- oder NPN- Struktur unter Verwendung des MOVPE-Prozesses entwickelt, und dann wird eine Siliciumnitridmaske über die Struktur abgelagert. Die Siliciumnitridmaske wird dann selektiv abgeätzt, so daß die verbleibende NPN-Struktur entwickelt werden kann. Obwohl diesem Verfahren etwas Erfolg beschieden war, sind die Betriebseigenschaften der schließlich resultierenden komplementären HBT-Vorrichtung schlecht. Außerdem gibt es bei dem MOVPE-Prozeß nicht dieselbe Parameter-Steuerung, wie sie bei Molekularstrahl- Epitaxie vorgenommen werden kann.
  • Es wird also ein Molekularstrahl-Epitaxieverfahren benötigt, durch das komplementäre NPN- und PNP-HBT-Vorrichtungen auf einem gemeinsamen Substrat aufgewachsen werden können. Es ist daher Aufgabe der vorliegenden Erfindung, ein solches Verfahren bereitzustellen.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe wird mit einem Verfahren wie in Anspruch 1 definiert gelöst.
  • Weitere Aufgaben, Vorteile und Eigenschaften der vorliegenden Erfindung treten durch die nachfolgende Beschreibung und die beigefügten Ansprüche hervor, zusammen mit den begleitenden Zeichnungen.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1(A) bis 1(F) zeigt die Stufen bei der Herstellung der komplementären NPN- und PNP-Profile auf einem einzelnen Substrat;
  • Fig. 2 zeigt die Dotierungskonzentration der unterschiedlichen Schichten der NPN- und PNP-Profile von Fig. 1;
  • Fig. 3 zeigt in einem Blockdiagramm-Flußbild die Verfahrensschritte, die nötig sind, um die HBT-Transistorschaltkreise aus den Profilen von Fig. 2 zu entwickeln;
  • Fig. 4(A) bis 4(B) zeigt die I-V-Charakteristik der NPN- und PNP-HBT-Komplementärtransistoren, die durch die oben beschriebenen Prozesse entwickelt wurden; und
  • Fig. 5 zeigt die S-Parameter der Frequenz gegen die Verstärkungskurve von PNP- und NPN-Transistoren.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die nachfolgende Beschreibung der bevorzugten Ausführungsformen ist nur beispielhafter Art und keineswegs dazu gedacht, die Erfindung oder ihre Anwendung oder Verwendungen zu beschränken.
  • Zunächst ist in Fig. 1 ein Verfahren zum Herstellen von komplementären NPN- und PNP-artigen Profilen auf einem gemeinsamen Substrat gezeigt. Bei dieser Darstellung steht die Bezugszahl 10 für die hergestellte Struktur, wie sie sich durch verschiedene Entwicklungsschritte gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Es sei bemerkt, daß die Struktur 10 bei jedem der unterschiedlichen Herstellungsschritte, die in den Fig. 1(A) bis 1(F) gezeigt sind, in einer geeigneten Vakuumkammer (nicht gezeigt) angeordnet ist. Die besprochenen Profile werden ferner durch Molekularstrahl-Epitaxie abgelagert, die als Verfahren in der Fachwelt wohlbekannt ist.
  • Es wird zunächst Fig. 1(A) betrachtet, in der ein halbisolierendes GaAs-Substrat 12 gezeigt ist. Auf das Substrat 12 wurde ein PNP-Profil 14 durch Molekularstrahl-Epitaxie bis auf eine erwünschte Dicke aufgewachsen. In Fig. 1 ist das Profil 14 (genauso wie das unten erwähnte Profil 22) als einzelne Schicht gezeigt, es ist jedoch klar, daß diese Schicht tatsächlich eine Reihe von sorgfältig aufgewachsenen Filmen umfaßt, wie nachfolgend unter Bezug auf Fig. 2 beschrieben. Außerdem wird das GaAs- Substrat 12 nur als ein Beispiel verwandt und kann genauso durch andere geeignete Substrate, wie etwa InP ersetzt werden. Schließlich wird das PNP-Profil 14 als erstes aufgewachsen, weil dieses Profil in einem größeren Bereich als das NPN-Profil der resultierenden Vorrichtung verwendet werden wird, und daher ist es zum Herstellen einer Vorrichtung höherer Qualität geeigneter, wenn das PNP-Profil vor dem NPN-Profil abgelagert wird. Es ist daher klar, daß das Ablagern eines NPN-Profils als erstes im Bereich der Erfindung liegt.
  • Fig. 1(B) zeigt eine Siliciumnitridschicht 16, die durch einen Prozeß wie das plasmaunterstützte chemische Abscheiden aus der Gasphase (plasma enhanced chemical vapor deposition) auf das PNP-Profil 14 auf der anderen Seite als das Substrat 12 abgelegt worden ist. Die Siliciumnitridschicht 16 wird als Sperrschicht verwendet, um die aufgewachsenen PNP-Schichten in Bereichen abzuschirmen, in denen die PNP-HBTs hergestellt werden sollen. Es sei bemerkt, daß andere Verfahren des Ablagerns der Siliciumnitridschicht 16 auf das PNP-Profil 14 im Bereich der vorliegenden Erfindung liegen.
  • Als nächstes wird eine Lackschicht 18 durch ein wohlbekanntes Verfahren auf der Siliciumnitridschicht 16 abgelagert. Oberhalb der Schicht 18 ist eine Maske 20 angeordnet, die verwendet wird, um ein erwünschtes Muster von PNP-Profilbereichen auf dem Substrat 12 zu erzeugen. Die Maske 20 ist hier in geeignetem Abstand oberhalb der Lackschicht 18 gezeigt, es ist aber bekannt, die Maske auf anderer Höhe, darunter auch auf der Lackschicht 18, anzuordnen. Die Lackschicht 18 wird einer Strahlung durch in der Maske 20 angeordnete Löcher ausgesetzt, um bestimmte Bereiche der Lackschicht 18 der Strahlung auszusetzen, um so die erwünschten PNP-Bereiche auf der Siliciumnitridschicht 16 zu erhalten. Die Lackschicht 18 wird dann durch ein geeignetes Lösungsmittel entwickelt, so daß die der Strahlung ausgesetzten Lackbereiche gelöst werden, aber die nicht ausgesetzten Lackbereiche nicht gelöst werden. Danach wird die Siliciumnitridschicht 16 einer Ätzlösung unterworfen, um das Siliciumnitrid in den Bereichen, die mit dem aufgelösten Bereich der Lackschicht 18 zusammenfallen, zu entfernen, um so die PNP-Profilschicht darunter freizulegen. Die Ansicht in Fig. 1(B) zeigt die Struktur 10, nachdem die Lackschicht 18 geätzt worden ist, um die Siliciumnitridschicht 16 freizulegen und zu entfernen, wie durch das Muster der Maske 20 vorgegeben.
  • In Fig. 1(C) ist die mit einem Muster versehene Siliciumnitridschicht 16 auf der PNP-Profilschicht 14 gezeigt, wobei der Bereich des Substrates 12, auf den das NPN-Profil aufgewachsen wird, freigemacht worden ist. Insbesondere werden die Profilschicht 14 und die entsprechende Siliciumnitridschicht 16 durch eine geeignete Lösung, wie oben besprochen, in Bereichen geätzt, wo die komplementären NPN-Profilschichten abgelagert werden sollen. Außerdem ist auch die verbleibende Lackschicht 18 durch eine geeignete Lösung abgelöst worden. Das GaAs-Substrat 12 wird dann in den Bereichen, wo es freiliegt, geätzt, so daß für ein ordentliches epitaktisches Wachstum eine saubere Oberfläche zur Verfügung steht. Ferner wird die verbleibende Siliciumnitrid- Maskierungsschicht 16 durch Aufheizen der ganzen Struktur 10 in einem Vakuum auf näherungsweise 350ºC verdichtet. Dies liefert eine saubere, entgaste und dichte Siliciumnitridschicht 16, bevor die Struktur 10 wieder in die Kammer für molekularstrahlepitaktisches Wachstum eingeführt wird.
  • Wird nun Fig. 1(D) betrachtet, so ist zu sehen, daß eine NPN- Profilschicht 22 durch Molekularstrahl-Epitaxie auf die verbleibende Siliciumnitridschicht auf das PNP-Profil 14 und den sauberen, geätzten Teil des Substrates 12, wie gezeigt, aufgewachsen worden ist. Durch dieses Vorgehen wird eine hochqualitative kristalline epitaktische Filmschicht auf den sauberen Bereichen des Substrates 12 gebildet, und es wird ein polykristallines Material auf der Siliciumnitridschicht 16 gebildet. Die NPN-Profilschicht 22 wird dann mit einer zweiten Lackschicht 24 überzogen, und eine geeignete Maske 26 wird wie in Fig. 1(E) gemäß dem erwünschten NPN-Muster angeordnet. Ist der Schritt der Bestrahlung durchgeführt, wird die Lackschicht 24 dann entsprechend aufgelöst, wie oben für das PNP-Profil besprochen. Die Fig. 1(E) zeigt die Struktur 10, nachdem die Lackschicht 24 durch die Maske 26 bestrahlt worden und an den bestrahlten Orten durch eine geeignete Lösung geätzt worden ist. Als nächstes wird der polykristalline Teil des PNP-Profils 22 durch die geeignete Lösung geätzt, wie auch die verbleibende Lackschicht 24, um zwei benachbarte Bereiche von PNP-Profil 14 und NPN-Profil 22 zu bilden, so wie in Fig. 1(F) gezeigt.
  • Fig. 2 zeigt die unterschiedlichen Schichten des PNP-Profils 14 und NPN-Profils 22, die durch Molkularstrahl-Epitaxie aufgewach sen worden sind, wie in Fig. 1(F) dargestellt. In dieser Figur sind die NPN- und PNP-Profile gegenüber der Fig. 1(E) vertauscht worden, so daß das PNP-Profil 14 auf der rechten Seite und das NPN-Profil 22 auf der linken Seite ist. Die Heteroübergangs-NPN- und -PNP-Profile selbst sind in der Fachwelt bekannt, und ihre Arbeitsweise muß daher an dieser Stelle nicht eingehend ausgeführt werden. Das PNP-Profil 14 umfaßt jedoch insbesondere eine erste P-dotierte GaAs-Kontaktschicht 32, die eine Dicke von näherungsweise 6000 Ångström (1 Ångström = 10&supmin;¹&sup0; hat und mit Beryllium-Dotieratomen bis näherungsweise 6 · 10¹&sup8; Atomen/cm³ dotiert ist. Auf der GaAs-Kontaktschicht 32 ist eine P-dotierte GaAs-Kollektorschicht 34 gebildet, die eine Dicke von näherungsweise 7000 Ångström hat und mit Beryllium-Dotieratomen bis näherungsweise 7 · 10¹&sup5; Atomen/cm³ schwachdotiert ist. Auf der GaAs- Kollektorschicht 34 ist eine N-dotierte GaAs-Basisschicht 36 gebildet, die eine Dicke von näherungsweise 1400 Ångström hat und mit Silicium-Dotieratomen bis näherungsweise 6 · 10¹&sup8; Atomen/cm³ dotiert ist. Auf der Basisschicht 36 ist eine P-dotierte AlGaAs- Emitterschicht 40 gebildet, die eine Dicke von näherungsweise 1800 Ångström hat, und die mit Beryllium-Dotieratomen bis näherungsweise 5 · 10¹&sup7; Atomen/cm³ dotiert ist. Auf der Emitterschicht 40 ist eine P-dotierte GaAs-Kontaktschicht 42 gebildet, die eine Dicke von näherungsweise 750 Ångström hat, und die mit Beryllium-Dotieratomen bis näherungsweise 1 · 10¹&sup9; Atomen/cm³ hochdotiert ist. Die Bereiche 38 und 34 stellen Bereiche der Schicht 40 dar, in der die Dotierung abgestuft ist, um mit der Dotierung der benachbarten Schichten 36 und 44 jeweils übereinzustimmen. Die Bereiche 38 und 44 haben eine Dicke von jeweils näherungsweise 300 Ångström, so daß der der Schicht 40 verbleibende Bereich näherungsweise 1200 Ångström ist.
  • Es wird nun das Augenmerk auf den NPN-Bereich 22 gelegt; es ist gezeigt, daß eine N-dotierte GaAs-Kontaktschicht 46 als erstes auf das Substrat 12, dem Bereich 14 benachbart, aufgewachsen wird. Die Kontaktschicht 46 ist näherungsweise 6000 Ångström dick und ist mit Siliciumatomen bis näherungsweise 6 · 10¹&sup8; Atomen/cm³ dotiert. Auf der Kontaktschicht 46 ist eine N-dotierte GaAs-Kollektorschicht 48 gebildet, die eine Dicke von näherungsweise 7000 Ångström hat und mit Siliciumatomen bis näherungs weise 7 · 10¹&sup5; Atomen/cm³ schwachdotiert ist. Auf der Kollektorschicht 48 ist eine P-dotierte GaAs-Basisschicht 50 aufgewachsen, die eine Dicke von näherungsweise 1400 Ångström hat und mit Berylliumatomen bis näherungsweise 1 · 10¹&sup9; Atomen/cm³ hochdotiert ist. Auf der Basisschicht 50 ist eine N-dotierte AlGaAs- Emitterschicht 54 aufgewachsen, die eine Dicke von näherungsweise 1800 Ångström hat und mit Siliciumatomen bis näherungsweise 5 · 10¹&sup7; Atomen/cm³ dotiert ist. Die oberste Schicht ist eine N-dotierte Kontaktschicht 58, die eine Dicke von näherungsweise 750 Ångström hat und mit Siliciumatomen bei näherungsweise 6 · 10¹&sup8; Atomen/cm³ dotiert ist. Die Bereiche 52 und 56 stellen Bereiche der Schicht 54 dar, in der die Dotierung abgestuft ist, um sie jeweils an die Dotierung der benachbarten Schichten 50 und 58 anzupassen. Die Bereiche 52 und 56 haben jeweils eine Dicke von näherungsweise 300 Ångström, so daß der verbleibende Bereich der Schicht 54 näherungsweise 1200 Ångström ist. Sind die NPN- und PNP-Profile wie in Fig. 2 durch den Prozeß, wie oben in Bezug auf Fig. 1 besprochen, entwickelt, so ist es dann notwendig, die beiden Profile in schließlich erwünschte Bauteile zu entwickeln. Bei diesem Beispiel werden, wie oben besprochen, die NPN- und PNP-Profile in Heteroübergangs-Bipolartransistoren entwickelt.
  • In Fig. 3 ist ein Verfahren zum gleichzeitigen Entwickeln einer Schaltung, die sowohl die NPN- als auch die PNP-artigen Heteroübergangs-Bipolartransistoren umfaßt, aus den Profilen in Fig. 2 in der Form eines Flußdiagramms gezeigt. Der erste Schritt des Entwickelns der Struktur 10, wie sie in Fig. 2 gezeigt ist, in eine gewünschte komplementär angeordnete Gruppierung von Heteroübergangs-Bipolartransistoren (genauso wie auch unterstützende Vorrichtungen) umfaßt den Schritt, der durch den Kasten 64 als ein gerades Ausrichten der Struktur 10 in einem geeigneten Gerät gekennzeichnet ist, zum Ätzen der Emittermesas und der Basismesa aus den PNP-HBTs und den NPN-HBTs, so wie durch die Schritte mit den Kästen 66 und 68 dargestellt. Die Schritte des Ätzens der Emitter- und der Basismesas umfassen den Prozeß der Verwendung von Lacken und geeignet angeordneten Masken, wie es in der Fachwelt bekannt ist.
  • Der nächste, durch den Kasten 70 dargestellte Schritt ist einer der kritischen Schritte bei der Bildung der komplementären Heteroübergangs-Bipolartransistoren, welcher es ermöglicht, daß diese gleichzeitig in einem gemeinsamen Verfahren entwickelt werden. Insbesondere steht der Kasten 70 für einen Aufdampfschritt von P-dotiertem ohmschen Material, bei dem ohmsche Kontaktschichten auf einem P-dotierten Material für die NPN- und die PNP-Profile durch einen geeigneten Aufdampfprozeß in einem Schritt angeordnet werden. Dieser Schritt umfaßt die Verwendung von Lackschichten und Masken, um die gewünschte Aufdampfung gemäß einem Muster hervorzurufen. Bei dem NPN-Transistor ist es die P-dotierte Basis, die den P-ohmschen Kontakt erhält, und bei dem PNP-Transistor sind es der Emitter und der Kollektor, der den P-ohmschen Kontakt erhält. Bei einer bevorzugten Ausführungsform sind die P-ohmschen Kontakte eine Gold-Beryllium-Mischung, wobei sie an dem gewünschten Ort bei dem Entwickeln der NPN- und PNP-Profile durch einen Prozeß der Elektronenstrahl- Verdampfung gebildet werden, der in der Fachwelt wohlbekannt ist.
  • Der Kasten 72 steht für einen ersten Ablagerungsprozeß von Siliciumnitrid, wobei eine dielektrische Schicht über den sich entwickelnden NPN- und PNP-Profilen gebildet wird, um das Dielektrikum für bestimmte Widerstands- und Kapazitätskomponenten bereitzustellen, und um außerdem eine Schutzschicht für die in Entwicklung befindliche Struktur bereitzustellen. Der Kasten 74 steht für einen Vergütungsprozeß mit P-dotiertem ohmschen Material, der dem ersten Ablagerungsschritt von Siliciumnitrid folgt, und bei dem der Wafer in einer geeigneten Kammer erhitzt wird und dann abkühlengelassen wird, um die erwünschten ohmschen Kontakte bereitzustellen.
  • Der Kasten 76 steht für einen Verdampfungsschritt von N-dotiertem ohmschen Material, um die ohmschen Kontakte auf dem N-dotierten Material der NPN- und der PNP-artigen Profile zu entwickeln. Bei dem NPN-artigen Profil sind es der Emitter und der Kollektor, die den N-ohmschen Kontakt erhalten, und bei dem NPN- Profil ist es die Basis, die den N-ohmschen Kontakt erhält. Der Prozeß erfolgt über eine Elektronenstrahl-Verdampfung eines Gold-Germanium-Gemischs. Die gerade abgelagerten Gold-Germanium- Kontakte werden dann erhitzt und wahlweise gekühlt, um die Vergütung der Kontaktschichten bereitzustellen, wie durch den Schritt in dem Kasten 78 dargestellt.
  • Als nächstes wird ein Implantat-Isolationsprozeß vorgenommen, wie er durch den Schritt im Kasten 80 dargestellt ist, um so weiter bestimmte Transistorbereiche der NPN- und PNP-Profile abzugrenzen. Der Implantat-Isolationsschritt 80 umfaßt im allgemeinen das Implantieren von Bor bei ausgewählten Energieniveaus, um das GaAs der Profile zu beschädigen und somit bestimmte Transistorbereiche abzuteilen. Durch diese Implantat-Isolation wird die Größe der Transistoren verringert, um die Kapazität und die Geschwindigkeit der Transistoren zu verringern.
  • Dann wird eine zweite Siliciumnitridschicht durch ein geeignetes Verdampfungsverfahren abgelagert, wie durch den Schritt in dem Kasten 82 dargestellt. Diese Siliciumnitridschicht ist eine Passivierungsschicht zur Isolation der darunterliegenden Schichten. Dann wird ein Ätzprozeß durchgeführt, um ausgewählte Löcher in der gerade abgelagerten zweiten Siliciumnitridschicht zu öffnen, um so einen Kontakt mit einer dünnen Filmwiderstandsschicht herzustellen, die später abgelagert ist, wie durch den Schritt in dem Kasten 86 dargestellt. Die dünne Filmwiderstandsschicht wird durch ein geeignetes Verfahren mit Lack und Sputtern gebildet, um gewünschte Widerstandskontakte bei dem Entwickeln der Transistorschaltungen zu bilden, in Abhängigkeit von der Anwendung, bei der sie verwendet werden sollen. Als nächstes wird eine Kontaktschicht in den durch den Schritt in dem Kasten 86 gebildeten Löchern durch einen Dampfablagerungsprozeß abgelagert, wie durch den Verbindungsschritt im Kasten 88 dargestellt. Dadurch wird ein Kontakt zwischen der Widerstandsschicht und erwünschten Kontakten des Transistors gebildet.
  • Danach wird eine dritte isolierende Siliciumnitridschicht auf der Kontaktschicht von Schritt 88 abgelagert, wie durch den Schritt im Kasten 90 dargestellt, so daß der dünne Filmwiderstand, der in dem Schritt von Kasten 88 abgelagert worden ist, wie bei einem Sandwich zwischen zwei isolierenden Schichten ein geschlossen ist, wobei die eine Schicht die abgelagerte Siliciumnitridschicht von dem Schritt aus dem Kasten 82 und die andere die abgelagerte Siliciumnitridschicht von dem Schritt aus dem Kasten 90 ist, um die gewünschte Verschaltung zu bilden. Die dritte Siliciumnitridschicht ist ebenfalls eine Passivierungsschicht, um die darunterliegende Schaltung zu schützen.
  • Als nächstes werden Löcher in der dritten Siliciumnitrid-Isolationsschicht geöffnet, wie sie durch den Schritt gemäß Kasten 92 dargestellt sind, gemäß einem Maskierungs- und Ätzverfahren, das in der Fachwelt wohlbekannt ist, um so einen Kontakt zu einer oberen Metallkontaktschicht bereitzustellen, die auf dem Schaltkreis gebildet wird, wie durch den Schritt in dem Kasten 94 dargestellt. Sind die obigen Schritte für die PNP- und NPN-Profile, die gemäß Fig. 1 entwickelt wurden, durchgeführt, so ist ein betriebsfähiger Schaltkreis aus einer Kombination von komplementären Heteroübergangs-Bipolartransistoren für eine bestimmte Anwendung entwickelt worden.
  • Mit dem oben beschriebenen Verfahren werden komplementäre Heteroübergangs-Bipolartransistoren mit außergewöhnlich guten Betriebseigenschaften, sowohl für den Gleichspannungs- als auch für den Mikrowellenbetrieb, hergestellt. Fig. 4 zeigt gewöhnliche Strom-Spannungs-(I-V)-Emitter-Charakteristiken für typische Heteroübergangs-Bipolartransistorvorrichtungen, die einen Emitterbereich von näherungsweise 30 um² haben und durch das obige Verfahren entwickelt wurden. Insbesondere stammen die I-V-Kurven von Fig. 4(A) von NPN-artigen Heteroübergangs-Bipolartransistoren, und die I-V-Kurven von Fig. 4(B) stammen von PNP-artigen Heteroübergangs-Bipolartransistoren. Wie offenkundig, zeigen beide dieser Vorrichtungen gute Gleichspannungs-Charakteristiken, sie haben gute Widerstandswerte bei den einzelnen Materialien und den Kontakten. Die NPN-Kurven sind in Schritten von 25 uA aufgenommen, beginnend mit einem Strom von 10 uA. Die PNP- Kurven sind in Schritten von 75 uA aufgenommen, beginnend mit einem Basisstrom von -10 uA. Außerdem war der gewöhnliche Emitter-Verstärkungsfaktor bei diesem Beispiel typischerweise 50 bis 60 für das NPN-HBT und 6 bis 10 für das PNP-HBT.
  • In Fig. 5 sind nun Messungen des S-Parameters (Streu-Parameters) als Graph der Frequenz gegen den Verstärkungsfaktor, von 1 bis 26 GHz, gezeigt. Insbesondere sind der maximale stabile Verstärkungsfaktor (maximum stable gain, MSG) und der maximale verfügbare Verstärkungsfaktor (maximum available gain, MAG) als Funktion der Frequenz für die komplementären HBT-Vorrichtungen gezeigt. Dies ist das Frequenzansprechverhalten für komplementäre NPN- und PNP-Vorrichtungen mit einer Emitterfläche von 30 um². Die Ergebnisse bei Gleichspannungsbetrieb und bei Mikrowellenbetrieb kommen denen sehr nahe, die mit Vorrichtungen erzielt werden, die mit gewöhnlicher Molekularstrahl-Epitaxie auf getrennten Wafern hergestellt wurden, was darauf hinweist, daß die zusätzlichen Wachstums- und Prozeßschritte, die zur Herstellung dieser Vorrichtungen benötigt werden, die Betriebseigenschaften dieser Vorrichtungen nicht nachteilig beeinflussen.
  • Die vorausgegangene Diskussion offenbart und beschreibt nur beispielhafte Ausführungsformen der vorliegenden Erfindung. Andere Anwendungen umfassen die Integration von Transistoren mit hochbeweglichen Elektronen (high electron mobility transistors, HEMT) und HBTs, Lasern und HBTs etc. auf demselben Wafer.

Claims (11)

1. Verfahren zum Herstellen komplementärer, bipolarer Transistoren, Seite an Seite auf einem gemeinsamen Substrat (12), wobei das Verfahren die Schritte umfaßt:
Herstellen von aneinander angrenzenden NPN- und PNP-Schichtstrukturen (14, 22) auf dem Substrat (12), wobei die NPN- und PNP-Schichtstrukturen jeweils mindestens einen Emitterbereich, einen Basisbereich und einen Kollektorbereich umfassen;
Ausbilden von Emittermesas und von Basismesas auf jeder NPN- und PNP-Schichtstruktur;
gleichzeitiges Aufdampfen von P-ohmschen Kontakten auf die Basisbereiche der NPN-Schichtstrukturen und die Emitter- und Kollektorbereiche der PNP-Schichtstrukturen;
gleichzeitiges Aufdampfen von N-ohmschen Kontakten auf die Emitter- und Kollektorbereiche der NPN-Schichtstrukturen und die Basisbereiche der PNP-Schichtstrukturen;
dadurch gekennzeichnet, daß die P-ohmschen und N-ohmschen Kontakte vergütet werden, und daß die PNP- und NPN-Schichtstrukturen durch die Schritte hergestellt werden:
Ablagern von entweder einer NPN- oder PNP-Schichtstruktur (14) durch den Molekularstrahl-Epitaxieprozeß auf dem Substrat;
Ablagern einer Siliciumnitridschicht (16) auf der NPN-oder PNP-Schichtstruktur;
Abätzen der NPN- oder PNP-Schichtstruktur und der Siliciumnitridschicht in einem ausgewählten Bereich auf dem Substrat;
Aufheizen des Substrats auf eine vorbestimmte Temperatur, um die verbleibende Siliciumnitridschicht zu verdichten;
Ablagern der jeweils anderen der PNP- oder NPN-Schichtstruktur (22), die nicht in dem Schritt des Ablagerns von einer der NPN- oder PNP-Schichtstrukturen abgelagert worden waren, mittels des Molekularstrahl-Epitaxieprozesses auf der verbleibenden Siliciumnitridschicht und dem ausgewählten geätzten Bereich des Substrats; und
Abätzen der verbleibenden Siliciumnitridschicht und der jeweils anderen NPN- oder PNP-Schichtstruktur, welche auf der verbleibenden Siliciumnitridschicht abgelagert worden war, um benachbarte NPN- und PNP-Schichtstrukturen auf dem Substrat zu bilden.
2. Verfahren nach Anspruch 1, das ferner die Schritte aufweist, daß vor dem selektiven Ätzen der Siliciumnitridschicht (16) ein Lack (18) auf der Siliciumnitridschicht (16) abgelagert wird, und daß der Lack (18) durch Bestrahlen einer Maskierungsschicht (20) entwickelt wird, so daß sich gewünschte geometrische Muster bilden, um so ein gewünschtes NPN- oder PNP-Schichtstrukturmuster zu bilden.
3. Verfahren nach Anspruch 1, das ferner den Schritt aufweist, daß eine Lackschicht (24) vor dem Ätzen der verbleibenden Siliciumnitridschicht auf der jeweils anderen abgelagerten NPN- oder PNP-Schichtstruktur abgelagert wird, und daß der Lack selektiv durch Bestrahlen einer Maskierungsschicht (26) entwickelt wird, so daß sich gewünschte geometrische Muster bilden, um so ein gewünschtes NPN- oder PNP-Schichtstrukturmuster zu bilden.
4. Verfahren nach Anspruch 1, bei dem die Schritte des Ablagerns der NPN-Schichtstruktur und der PNP-Schichtstruktur durch Molekularstrahl-Epitaxieschritte das Ablagern von Schichtstrukturen für Heteroübergangs-Bipolartransistoren umfaßt.
5. Verfahren nach Anspruch 1, bei dem der Schritt des Abätzens der ersten abgelagerten NPN- oder PNP-Schichtstruktur und der Siliciumnitridschicht ferner den Schritt umfaßt, daß das Substrat in dem ausgewählten Bereich geätzt wird, um eine saubere Oberfläche für den Schritt des Ablagerns der jeweils anderen NPN- oder PNP-Schichtstruktur vorzubereiten.
6. Verfahren nach Anspruch 1, 2 oder 3, bei dem der Schritt des Aufdampfens von P-ohmschen Kontakten und N-ohmschen Kontakten das Aufdampfen von Gold-Beryllium-Kontakten mittels Elektronenstrahl-Verdampfen umfaßt.
7. Verfahren nach Anspruch 1, bei dem eine weitere dielektrische Schicht von Siliciumnitrid nach dem Schritt des Aufdampfens der ohmschen Kontakte, aber vor dem Schritt des Vergütens der ohmschen Kontakte über der NPN- und PNP-Schichtstruktur abgelagert wird.
8. Verfahren nach Anspruch 1, das ferner die Schritte des Ablagerns von aufeinanderfolgenden Schichten umfaßt, zu denen Siliciumnitridschichten, eine dünne Filmwiderstandsschicht und zugehörige Kontaktschichten gehören, um die gewünschte Anordnung von Transistoreinrichtungen und zugehöriger elektrischer Bauteile zum Ausbilden der Schaltung bereitzustellen.
9. Verfahren nach Anspruch 1, bei dem der Schritt des Heizens des Substrats umfaßt, daß das Substrat in einer Vakuumkammer auf näherungsweise 350ºC aufgeheizt wird.
10. Verfahren nach Anspruch 4, bei dem die Schritte des Ablagerns der NPN- und PNP-Schichtstrukturen das Ablagern von GaAs/AlGaAs-Heteroübergangs-Schichtstrukturen umfassen.
11. Verfahren nach Anspruch 4, bei dem die Schritte des Ablagerns der NPN- und PNP-Schichtstrukturen das Ablagern von InGaAs/InAlAs/InP-Heteroübergangs-Schichtstrukturen umfassen.
DE69228648T 1991-10-08 1992-06-19 Verfahren zur Herstellung von komplementären, bipolaren Transistoren Expired - Fee Related DE69228648T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/772,809 US5262335A (en) 1991-10-08 1991-10-08 Method to produce complementary heterojunction bipolar transistors

Publications (2)

Publication Number Publication Date
DE69228648D1 DE69228648D1 (de) 1999-04-22
DE69228648T2 true DE69228648T2 (de) 1999-09-09

Family

ID=25096301

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69228648T Expired - Fee Related DE69228648T2 (de) 1991-10-08 1992-06-19 Verfahren zur Herstellung von komplementären, bipolaren Transistoren

Country Status (4)

Country Link
US (1) US5262335A (de)
EP (1) EP0541205B1 (de)
JP (1) JP2586863B2 (de)
DE (1) DE69228648T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698460A (en) * 1994-04-20 1997-12-16 Texas Instruments Incorporated Method of self-aligning an emitter contact in a planar heterojunction bipolar transistor and apparatus thereof
DE69522075T2 (de) 1994-11-02 2002-01-03 Trw Inc., Redondo Beach Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
US5940695A (en) 1996-10-11 1999-08-17 Trw Inc. Gallium antimonide complementary HFET
US5930635A (en) * 1997-05-02 1999-07-27 National Semiconductor Corporation Complementary Si/SiGe heterojunction bipolar technology
US6610143B2 (en) * 2001-01-16 2003-08-26 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component
US6469581B1 (en) 2001-06-08 2002-10-22 Trw Inc. HEMT-HBT doherty microwave amplifier
US6864742B2 (en) * 2001-06-08 2005-03-08 Northrop Grumman Corporation Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
KR100674835B1 (ko) * 2005-02-28 2007-01-26 삼성전기주식회사 다파장 반도체 레이저 제조방법
US20100073978A1 (en) * 2008-09-25 2010-03-25 Infineon Technologies Ag Bridge rectifier circuit with bipolar transistors
US8906758B2 (en) * 2010-11-29 2014-12-09 Teledyne Scientific & Imaging, Llc Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199860A (en) * 1977-11-11 1980-04-29 Rca Corporation Method of integrating semiconductor components
JPS57187978A (en) * 1981-05-14 1982-11-18 Toshiba Corp 3-5 group compound semiconductor light emission element and manufacture thereof
US4564720A (en) * 1983-05-13 1986-01-14 The United States Of America As Represented By The United States Department Of Energy Pure silver ohmic contacts to N- and P- type gallium arsenide materials
JP2675039B2 (ja) * 1988-02-03 1997-11-12 株式会社日立製作所 半導体装置
US5068756A (en) * 1989-02-16 1991-11-26 Texas Instruments Incorporated Integrated circuit composed of group III-V compound field effect and bipolar semiconductors
US5001534A (en) * 1989-07-11 1991-03-19 At&T Bell Laboratories Heterojunction bipolar transistor

Also Published As

Publication number Publication date
JP2586863B2 (ja) 1997-03-05
JPH05218063A (ja) 1993-08-27
DE69228648D1 (de) 1999-04-22
EP0541205B1 (de) 1999-03-17
EP0541205A2 (de) 1993-05-12
EP0541205A3 (en) 1993-07-14
US5262335A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
DE69708804T2 (de) Monolithisch integrierter Mikrowellen-Schaltkreis mit Sperrschicht-Transistor mit hoher Elektronenbeweglichkeit und Heteroübergang-Bipolartransistor und Herstellungsverfahren
DE69522075T2 (de) Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
DE69021917T2 (de) Verfahren zur gerichteten Modulation der Zusammensetzung oder Dotierung von Halbleitern, insbesondere zur Realisation von planaren monolithischen elektronischen Komponenten sowie Verwendung und produkte dafür.
DE69717356T2 (de) Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung
DE69605718T2 (de) Völlig selbstjustierter Submikrometer-Bipolartransistor mit einem Heteroübergang und Verfahren zu dessen Herstellung
DE3751972T2 (de) Bipolarer Transistor
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE69030129T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE3751243T2 (de) Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
DE69224545T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung unter Verwendung der Ionenimplantation
DE4329189A1 (de) Verfahren zur implantatfreien Herstellung von aus bipolaren Transistoren mit Heteroübergang bestehenden integrierten Schaltungen
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2363384A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE69228648T2 (de) Verfahren zur Herstellung von komplementären, bipolaren Transistoren
DE69022864T2 (de) Komplementäre Transistorstruktur und deren Herstellungsverfahren.
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE60222046T2 (de) Verfahren zur Herstellung HBT-Anordnungen
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE69220830T2 (de) Verfahren zur Herstellung von Halbleietervorrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NORTHROP GRUMMAN CORP. (N.D.GES.D.STAATES DELAWARE

8339 Ceased/non-payment of the annual fee