DE3615310C2 - Vorladeschaltung für Wortleitungen eines Speichersystems - Google Patents

Description

Die Erfindung betrifft eine Vorladeschaltung für Wort­ leitungen eines Speichersystems, insbesondere eines solchen mit programmierbaren Zellen.

Bekanntlich wird bei programmierbaren Speichern hoher Dichte ein großer Teil der zum Lesen erforderlichen Zeit dazu verwendet, die ausgewählte Wortleitung auf einen solchen Pegel zu bringen, daß es der betroffenen Speicherzelle möglich ist, genügend Strom zum Kippen des Fühlverstärkers zu leiten.

Dies beruht hauptsächlich auf der langen Signallauf­ zeit entlang der betroffenen Wortleitung, der ein hoher Widerstand und eine hohe Kapazität zugeordnet sind, besonders wenn das für die Wortleitung verwendete Material polykristallines Silizium ist.

Insbesondere die Zugriffszeit, die mit dem Chip-Frei­ gabesignal verbunden ist, welches das Speichersystem aus einem standby- oder Bereitsteh-Zustand, in dem alle Schaltungen des Systems gesperrt sind in einen Betriebs-Zustand für das Lesen eines Datenelementes bringt, ist lang.

Zu dem Zweck, die Zugriffszeit zu den Speicherzellen zu verringern, insbesondere ausgehend von einem Bereitsteh-Zustand, wurde die Lehre gegeben, alle Wortleitungen während der Bereitsteh-Phasen auf die Versorgungsspannung (Vcc) des Speichers aufzuladen und während der Lese-Phase alle Wortleitungen mit Aus­ nahme der einen angesteuerten, die eine hohe Betriebs­ spannung behält, zu erden. In diesem Fall müssen vor dem Erhalt eines korrekten Lesens alle Wortleitungen mit Ausnahme der einen ausgewählten Wortleitung unter einen Spannungswert fallen, der niedriger ist als der Schwellenwert einer jungfräulichen Zelle oder Neuzelle.

Diese Lösung, die zahlreiche Vorteile aufweist, hat mehrere Nachteile, speziell wenn sie bei Speichern hoher Dichte angewendet wird. Zu diesen Nachteilen ge­ hören die folgenden Tatsachen:

• (1) Der beim Umschalten all der Wortleitungen auf­ tretende Stromübergang kann Rauschen auf den geerdeten Versorgungsleitungen hervorbringen;
• (2) die Kapazität, welche das Substrat des Speicher­ systems und die Wortleitungen koppelt, bewirkt einen Spannungsabfall des Substrats während des Umschaltens mit dem Ergebnis, daß alle mit dem Substrat gekoppelten Knoten einer mehr oder weniger ernsten Störung unterliegen;
• (3) der Widerstand des Substrats trägt merklich zur Entladezeit der Wortleitungen bei, wenn diese alle auf einmal umschalten, und tatsächlich können diese Wortleitungen schematisiert werden als eine RC-Schaltung, in der R gleich ist dem Widerstands­ wert der parallelen Widerstände der Streifen aus polykristallinem Silizium, welche die Wortleitungen bilden, plus dem Widerstand des Substrats und des Substrat-Erde-Kontaktes, und bei der C gleich ist der Summe der Kapazitäten aller Wortleitungen gegenüber dem Substrat, und wenn man von den be­ teiligten Kapazitätswerten (0,5 nF) ausgeht, kann man den Widerstand des Substrats offensichtlich nicht außer acht lassen;
• (4) die kapazitive Kopplung aller Wortleitungen und des eine Bit-Leitung bildenden Dotierstreifens N drängt die Bit-Leitung während des Ausgangs der Bereitsteh-Phase auf ein negatives Potential be­ züglich Erde; Der Übergang von N nach P (Substrat) kann somit in Durchlaßrichtung vorgespannt werden, was eine Injektion von Minoritätsladungsträgern in das Substrat bewirkt, mit der Gefahr, daß die bipolaren parasitären Komponenten, die durch Bit-Leitung (N), Substrat (P) und irgendwelche in der Nähe befindlichen Übergänge (N) gebildet werden, in den leitenden Zustand versetzt werden.

Diese Nachteile haben manche Hersteller dazu gebracht, das Vorladen der Wortleitungen zu vermeiden, was dazu führt, daß die damit verbundenen Nützlichkeiten hin­ sichtlich Zugriffszeit ungenutzt bleiben.

Aus der Druckschrift US-A-4 289 982 ist eine EPROM-Programmierschaltung bekannt, bei der jede Bit- und Wortleitung vor der Auswahl mit einer ersten Spannung vorgespannt wird. Beim Programmieren werden die ausgewählte Bitleitung und die ausgewählte Wortleitung über einen Schalter an eine zweite Spannung gelegt.

Der Erfindung liegt die Aufgabe zugrunde, ein Vorlade­ system verfügbar zu machen für Wortleitungen von Speichern, insbesondere mit programmierbaren Zellen, das aber auch auf andere Speichertypen ausgedehnt werden kann, bei denen es die Nützlichkeiten des Vorladens im Hinblick auf die Zugriffsgeschwindigkeit sicherstellen würde, wobei die erwähnten negativen Wirkungen auf ein Minimum reduziert sein sollen.

Eine Lösung dieser Aufgabe ist im Anspruch 1 angegeben und kann den Unteransprüchen gemäß vorteilhaft weiter­ gebildet werden.

Mit der Erfindung ist eine Vorladeschaltung verfügbar gemacht worden, die dadurch gekennzeichnet ist, daß sie für jede Wortleitung des Speichers einen Spannungs­ teiler aufweist, der zwischen einen Versorgungsan­ schluß der Speicherzelle und Erde angeordnet ist, wo­ bei der Zwischenknoten oder Zwischenabgriff mit der Wortleitung verbunden ist, und daß der Spannungsteiler zwischen dem Zwischenknoten und Erde einen Vorlade­ transistor aufweist, der elektrische und geometrische Eigenschaften aufweist, die denen der Speicherzellen ähnlich und in ganz besonders bevorzugter Weise gleich sind.

Die vorliegende Erfindung sieht also vor, die Wort­ leitungen des Speichers mit einer Vorladespannung reduzierten Werts zu versorgen, was die Zugriffszeit der Signale begrenzt, während es die mit bisherigen Vorladesystemen verbundenen Nachteile vermeidet.

Gleichzeitig vermeidet die Verwendung eines Spannungs­ teilers mit einem Vorladetransistor, dessen Eigen­ schaften denen der Speicherzellen gleichen, Ungenauig­ keiten und Ungewißheiten bei der Bestimmung der optimalen Vorladespannung, die ansonsten aufgrund des breiten Variationsbereichs der Zelleneigenschaften aufträten.

Die Erfindung und Weiterbildungen der Erfindung sowie weitere Aufgabenaspekte werden nun anhand einer Aus­ führungsform näher erläutert, die in der beiliegenden Zeichnung dargestellt ist. Deren einzige Figur zeigt die Einzelheiten einer Vorladeschaltung, die einer Wortleitung eines Speichers mit einer programmierbaren Zellenmatrix zugeordnet ist.

In der Zeichnung sind C1-Cn die einer gegebenen Wort­ leitung WL zugeordneten Speicherzellen, von denen jede über eine je zugehörige Bit-Leitung BL1-BLn mit einer Spannung V beaufschlagt werden kann.

Die Wortleitung WL bildet den Zwischenknoten eines Spannungsteilers, der durch einen Ladetransistor T1 und einen Vorladetransistor T3 gebildet ist. Dabei ist ersterer Transistor zwischen einen Versorgungs­ anschluß mit der Spannung Vcc und die Wortleitung ge­ schaltet, während sich letzterer zwischen der Wort­ leitung und Erde befindet. Der Transistor T3 ist so ge­ wählt, daß er elektrische und geometrische Eigen­ schaften aufweist, die denen der Zellen C1-Cn des Speichers gleich oder mindestens ähnlich sind.

Ein Übertragungstransistor T2, der mit einem Freigabe­ signal S gesteuert wird, ist der Wortleitung WL zuge­ ordnet, um den Transistor T3 während der aktiven Zyklen des Speichers auszuschließen.

Auf diese Weise wird dann, wenn sich das Speicher­ system im Bereithalte-Zustand befindet, die Wort­ leitung WL auf eine Spannung vorgeladen, die zwischen Vcc und Null liegt, was eine hohe Zugriffsgeschwin­ digkeit der Signale sicherstellt, ohne zu den Nach­ teilen zu führen, die ansonsten auf einer hohen Vor­ ladespannung beruhen. Die Vorladespannung ist solcher­ maßen gewählt, daß sie das Minimum darstellt, das unentbehrlich ist, um eine Neuzelle zum Leiten eines ausreichenden Stroms zu bringen.

Der Transistor T3 weist die gleichen Eigenschaften wie die Speicherzelle auf und gibt die Möglichkeit, die Vorladespannung mit denjenigen Parametern zu variieren, welche den Übertragungsleitwert (Trans­ konduktanz) der Zellen beeinflussen. Wenn sich der Übertragungsleitwert erhöht, erhöht sich derjenige des Transistors T3 ebenfalls und folglich verringert sich die Vorladespannung und umgekehrt.

Durch den Spannungsteiler T1, T3 wird auch die Ab­ hängigkeit der Vorladespannung von Versorgungsspan­ nungsänderungen verringert.

Der Transistor T2 trennt die Wortleitung von dem Vor­ ladesystem während aktiver Zyklen. Wie bereits er­ wähnt, wird er durch das Freigabesignal S des Speicherchips gesteuert.

Es sei bemerkt, daß der Widerstand der Wortleitung die Vorladespannung längs der gesamten Leitung un­ regelmäßig macht. Geht man von den niedrigen Strömen aus, die im Spiel sind, ist der Unterschied jedoch vernachlässigbar.

Das erfindungsgemäße Vorladesystem ist an alle Arten von Fühlverstärkern anpaßbar, die zum Lesen ge­ speicherter Daten verwendet werden, ist jedoch be­ sonders geeignet für den Differenztyp, bei welchem der Speicherzellenstrom mit einem Referenzzellenstrom verglichen wird. Im allgemeinen werden die Gates der beiden Zellen von derselben Wortleitung versorgt, und zwar aus Gründen der Symmetrie, so daß bei dieser Schaltung die beiden Zellen auf exakt die gleiche Spannung vorgeladen werden, was zu einer Verbesserung des Ansprechens des Fühlverstärkers führt.

Claims (3)

1. Vorladeschaltung für Wortleitungen eines Speichersystems, insbeson­ dere eines solchen mit programmierbaren Zellen, dadurch gekennzeichnet,

• a) daß für jede Wortleitung (WL) des Speichers ein Spannungs­ teiler (T1, T3) vorgesehen ist, der zwischen einen Versorgungs­ spannungsanschluß (VCC) der Speicherzellen (C1-Cn) und Erde geschaltet ist,
• b) daß der Zwischenknoten des Spannungsteilers mit der Wort­ leitung (WL) verbunden ist, und
• c) daß der Spannungsteiler (T1, T3) zwischen dem Zwischen­ knoten und Erde einen Vorladetransistor (T3) aufweist, dessen elektrische und geometrische Eigenschaften denen der Speicher­ zellen (C1-Cn) ähnlich, vorzugsweise gleich sind.

2. Vorladeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsteiler (T1, T3) einen zwischen dem Versorgungs­ spannungsanschluß und dem Zwischenknoten des Spannungsteilers angeordneten Ladetransistor (T1) aufweist.

3. Vorladeschaltung nach Anspruch 1 oder 2, dadurch gekennzeich­ net,

• a) daß der Wortleitung (WL) ein Übertragungstransistor (T2) zugeordnet ist,
• b) der durch ein Speicherfreigabesignal gesteuert wird,
• c) um den Vorladetransistor (T2) während der aktiven Zyklen des Speichers zu deaktivieren.