DE3146542A1 - Programmierbare festwertspeicherschaltung (prom) - Google Patents
Programmierbare festwertspeicherschaltung (prom)Info
- Publication number
- DE3146542A1 DE3146542A1 DE19813146542 DE3146542A DE3146542A1 DE 3146542 A1 DE3146542 A1 DE 3146542A1 DE 19813146542 DE19813146542 DE 19813146542 DE 3146542 A DE3146542 A DE 3146542A DE 3146542 A1 DE3146542 A1 DE 3146542A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- circuit
- transistors
- row
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
3Η6542
DORNER & HUFNAGEL
PATENTANWÄLTE
LANDWEHRSTR. 37 QOOO MÜNCHEN 3
TEL. O OB / OB 67 84
• 3-
München, den 24. November 1981/M Anwaltsaktenz.: 27 - Pat. 300
Raytheon Company, 141 Spring Street, MA 02173 Lexington,
Vereinigte Staaten von Amerika
Programmierbare Festwertspeicherschaltung (PROM)
Die Erfindung betrifft allgemein programmierbare Festwertspe cherschaltungen,.welche
allgemein durch die Abkürzunq PROM bezeichnet werden und im einzelnen Schaltungen dieser Art mit
verhältnismäßig großer Speicherkapazität.
Es ist auf diesem Gebiete der Technik allgemein bekannt, daß
PROM-Schaltungen bei digitalen Rechnersystemeη und SiqnalverarbeitungssysteiTien
in einem weiten Bereicl· Anwendunq findon.
Üblicherweise werden solche PROM-Schaltunqen auf einem einzigen
Halbleiterchip als integrierte Schaltungen hergestellt. In bipolaren PROM-Schaltungen ist eine Matrix von Zeilen und Spalten
von Leitern vorgesehen, wobei Speicherelemente zwischen ihnen jeweils zugeordnete Zeilenleiter-/Spaltenleiterkombinationen
geschaltet sind. Jedes der Speicherelemente enthält beispielsweise
eine Diode, welche mit einem schmelzbaren Verbindungselement in Reihe geschaltet ist. Während der Programmierung werden
jeweils ausgewählte der aufschmelzbaren Verbindungselemente
entfernt, wodurch die Verbindung zwischen dem betreffenden
•Zeilenleiter und dem Spaltenleiter, welche zuvor noch über
das aufschmelzbare und nun entfernte Verbindungselement
elektrisch in Verbindung standen, aufgetrennt wird. Die resul tierende Anordnung von entfernten und nicht entfernten aufschmelzbaren
Verbindungselementen stellt die in der PROM-Schaltung gespeicherten Daten dar. Im einzelnen kann ein entferntes i
aufschmelzbares Verbindungselement an einem bestimmten Ort, j
welcher durch die zugeordnete Zeilenleiter-ZSpaltenleiterkombination
gekennzeichnet ist, die vorher eine Verbindung durch j das nun entfernte aufschmelzbare Verbindungselement aufwies, ;
eine logische 0 darstellen, welche an dem betreffenden Ort j gespeichert ist, während ein nicht entferntes aufschmelzbares '
Verbindungselement an einer zweiten Adresse entsprechend einer
andoron 7,eilenlcil-er-/Spaltenleiterkombination ein an dieser
•/woiten Adresse gespeichertes Signal der logischen Bedeutung 1
wiedergeben kann.
In einer bipolaren PROM-Schaltung, wie sie oben erwähnt wurde, ist jeder der Zeilenleiter mit einer zugehörigen Zeilen-Treiberschaltung
verbunden. Jede dieser Zeilen-Treiberschaltungen enthält einen Ausgangstransistor, dessen Kollektorelektrode an den
Zeilenleiter, welcher zu dieser Treiberschaltung gehört, angeschlossen
ist, während der Emitter an ein festes Potential, beispielsweise an Erde, gelegt ist. Soll nun eines der aufschmelzbaren
Verbindungselemente, welches an einen bestimmten Zeilenleiter angeschlossen ist, entfernt werden, so wird an den zugehörigen
Ausgangstransistof, der mit seiner Kollektorelektrode an den Zeilenleiter angeschlossen ist, ein Basisstrom qeführt,
so daß der Transistor in den Sättigungszustand geht. Ein Strom wird dann demjenigen Spaltenleiter zugeführt, der an das zu
entfernende aufschmelzbare Verbindungselement angeschlossen ist.
Der Strom fließt dann durch das ausgewählte aufschmelzbare Verbindungselement
sowie über die Kollektor-Emitter-Strecke des gesättigten Ausgangstransistors der Treiberschaltung zur Erde.
Beispielsweise beträgt der zum Entfernen des aufschmelzbaren Verbindungselementes notwendige Strom größenordnungsmäßig 25 mA. "
.s·
Es sei hier bemerkt, daß während der Auswahl eines bestimmten
der aufschmelzbaren Verbindungselemente die weiteren auf schmelzbaren Verbindungselemente, welche mit den nicht ausge-
wälten Zeilenleitern verbunden sind, mit Dioden in Reihe lieqen,
die mit einer verhältnismäßig hohen Spannung in Sperrichtunq
beaufschlagt sind, welche an den Kollektorelektroden der Ausgangstransistoren
der nicht ausgewählten Zeilen-Treiberschaltungen erzeugt wird. Während diese Spannung die genannten Dioden ;
in Sper.richtung belastet, fließt ein Sperrstrom von beispielsweise 1,5 Mikroampere je Diode über die Dioden und über den ausgewählten,
gesättigten Ausgangstransistor zur Erde. Während in PROM-Schältungen mit einer verhältnismäßig geringen Anzahl von
Speicherelementen, beispielsweise von weniger als 8 K, dieser Leckstrom unbedeutend bleibt, wird der gesamte Leckstrom, welcher
über den gesättigten Ausgangstransistor fließt, in PROM-Schaltungen
mit beispielsweise 16 K Speicherelementen größonordnunqsmäßiq
so groß wie der Strom, welcher /,um Entfernen oder Durchnehme! -/cn
des ausgewählten aufschmelzbaren Verbindungselement.es notwendig ist. Aus diesem Grunde wird der Strom, welcher von dem qenunnten
Ausgangstransistor abgeleitet werden muß, wesentlich erhöht, wenn die Speicherkapazität der PROM-Schaltung erhöht wird. Eine Möqlichkeit
zur Bildung eines Ausgangstransistors, welcher diesen zusätzlichen Strom abzuleiten vermag, besteht in einer Vergrößerung
der zur Bildung dieses Transistors verwendeten Fläche. Diese Lösung hat jedoch den Nachteil, daß notwendigerweise die
frei verfügbare Fläche auf der Oberfläche des Halbleiterchips vermindert wird.
Durch die Erfindung soll die Aufgabe gelöst werden, eine PROM-Schaltung
mit den Merkmalen nach dem Oberbegriff des anliegenden Anspruches 1 so auzugestalten, daß auch bei vergleichsweise qroßen
Speicherkapazitäten der Ausqanqstransistor der ^reiberschrii t unqen
die auftretenden Ströme besser aufzunehmen vermaq.
Diese Aufgabe wird durch die im kennzeichnenden ^eil des anliegenden
Anspruches 1 genannten Merkmale gelöst.
— 3 —
Eine programmierbare Festwertspeicherschaltung der vorliegend angegebenen Art enthält also eine Vielzahl von durchschmelzbaren
oder aufschmelzbaren Verbindungselementen, die jeweils zwischen einen Zeilenleiter und einen Spaltenleiter einer entsprechenden
Matrix von Zeilenleitern und Spaltenleitern geschaltet sind, wobei jeder der Zeilenleiter mit jeweils einer
aus einer Vielzahl von Zeilentreiberschaltungen verbunden ist. Jode der Zeilentreiberschaltungen enthält einen Ausgangstransistor,
der an den zugehörigen Zeilenleiter gelegt ist. Eine Schalteinrichtung dient dazu, einen Basisstrom einer ersten ■
Größe während des Programmierens an die Ausgangstransistoren
zu führen, während ein Basisstrom einer zweiten, niedrigeren Größe während des Lesezustandes an die Ausgangstransistoren
gelangt.
Mit einer solchen Schaltungsanordnung haben die Ausgangstransistoren
ein vermindertes erzwungenes Beta und können dadurch sowohl den Strom, der zum Durchschmelzen des aufschmelzbaren
Verbindungselementes' notwendig ist sowie auch den zusätzlichen.
Leckstrom ableiten, welcher durch die Dioden fließt, die in Serie durch die nicht ausgewählten durchschmelzbaren Verbindungselemente
fließt, während die Anordnung programmiert wird.
Nachfolgend wird ein Aüsführungsbeispiel unter Bezugnahme auf
die anliegende Zeichnung beschrieben, welche ein schematisches
Schaltbild einer programmierbaren Festwertspeicherschaltung der vor!iegend angegebenen Art wiedergibt. ·
In der Zeichnung ist eine programmierbare Festwertspeicherschaltung
oder PROM-Schältung mit 10 bezeichnet und hat eine 16 K Speicherkapazität. Zu diesem Zwecke ist eine Speicheranordnung
12 vorgesehen, welche 16 384 Bits von Informationen' speichern kann, welche in 2048 achtstelligen Digitalwörtern angeordnet
sind. Die Speicheranordnung 12 hat demgemäß acht Abschnitte
13a bis 13h,-wobei jeder dieser Abschnitte 13a bis 13h jeweils eine der acht Stellen der 2048 Digitalwörter speichert.:
• ·
R ·
Zu jedem der Abschnitte 13a bis 13h führen demgemäß die Zeilenleiter 14^ bis 14128' während den Abschnitten 13a bis 13h die
Spaltenleiter 16Ί_ bis 16-, <-_,' 16Ί κ bis 161CK usw. bis 161V, bis
16-^gJ1 jeweils zugeordnet sind. Jedes aus einer Vielzahl von
vorliegend 16 384 Speicherelementen 18 ist zwischen einen ganz bestimmten der Zeilenleiter 14·^ bis 14^28 und einen ganz bestimmten
Spaltenleiter 16 η _ bis löng^, geschaltet, wie aus der
Zeichnung ersichtlich ist. Dabei ist das mit 18a bezeichnete
j Speicherelement zwischen den Zeilenleiter 14·, und den Spaltenleiter
16^a geschaltet. Jedes der Speicherelemente 18 enthält
!eine Diode 20, hier eine Schottky-Diode, und ein dazu in Reihe geschaltetes aufschmelzbares Verbindungselement 22.
• Ein X-Dekodierungsabschnitt 24 ist in der dargestollten Woise
an die Zeilenleiter 142 kis ^128 angeschlossen und ist mit
Anschlüssen Ag bis Ag über einen herkömmlichen X-Adresseninverterabschnitt
30 gekoppelt. Wie weiter unten genauer ausgeführt wird, werden die Anschlüsse Aq bis Ag mit den sieben Stellen
eines elfstelligen Adressenwortes beaufschlagt, wobei die verbleibenden
vier Stellen oder Bits dieses Adressenwortes den Anschlüssen Ay bis A2Q zugeleitet werden. Es mag hier die Peststellung
ausreichen, daß die den Anschlüssen Ag bis Ag zugeleiteten
logischen Signale sieben Bits eines elfstelligen Wortes sind, daß zur Adressierung der 2048 Wörter dient, die in der
PROM-Schaltung ]0 gespeichert sind. Wie bereits erwähnt, kann
■ der X-Adresseninverterabschnitt 30 herkömmlicher Rauart sein
und erzeugt in Abhängigkeit von den logischen Signalen an öcn
:Anschlüssen Ag bis Ag Wahrheitssignale Ag'bis Ag1 sowie Komple-
:mentärsignale Ag1 bis "Sg1-auf entsprechend bezeichneten Leitungen.
Die Signale auf den Leitungen Ag1 bis Ag1 und Ag' bis"Ag' werden
in der dargestellten Weise dem X-Dekodierungsabschnitt 24 zugeleitet.
Der X-Dekodierungsabschnitt 24 enthält eine Anzahl von vorliegend 128 Zeilentreiberschaltung.en 32^ bis 32-^28' w^e aus ^er Zeicn~
nung ersichtlich ist. Jede dieser Treiberschaltungen enthält
wiederum einen Eingangstransistor 33^ bis 33^28, wobei die
Basis dieser Transistoren an eine Spannungsquelle Vcc von
vorliegend +5 Volt über zugehörige Widerstände 34-i bis 34-J2R
angeschlossen ist. Die sieben Emitterelektroden jedes der
; Schottk'y-Eingangstransistoren 33--^ bis 33^8 sind jeweils an
bestimmte der Leitungen Aq1 bis Ag1 und Äq ' bis Ä~g' in her-
; kömmlicher Weise angeschlossen. Vorliegend sind die Leitungen *
Äq' bis S6 1 an die sieben Emitterelektroden des Transistors
33^ angekoppelt und die Leitungen Aq1 bis Ag1 sind mit den
sieben Emitterelektroden des Transistors 33-j^g verbunden,
wie in der Zeichnung gezeigt ist. Die Kollektorelektroden der
Transistoren 33-^ bis 33^g naben mit den Basiselektroden von
Schottky-Koppeltransistoren 35·^ bis 35-^8 . Verbindungr wie ebenfalls
aus der Zeichnung ersichtlich ist. Die Kollektorelektroden der Transistoren 35-^ bis 35-^s sind über zugehörige Widerstände
37·^ bis 37-^28 an e^-ne Klemme 36 einer Spannungsquelle angeschlossen.
Wie weiter unten ausgeführt wird, liefert die Spannungs- · quelle während der Programmierung an der Klemme 36 eine verhältnismäßig
hohe Spannung von vorliegend +10 Volt, während im Lesebetrieb die Spannung der Spannungsquelle an der Klemme 36 eine
verhältnismäßig niedrige Spannung ist und vorliegend annähernd gleich der Spannung Vec ist, nämlich 5 Volt. Bei dieser Schaltungsanordnung
fließt während des Programmierens, d. h., bei Auftreten der hohen Spannung an der Klemme 3 6 der Spannungsquelle,
ein großer Strom von der Klemme 36 über die Kollektor-Emitterstrecke
eines ausgewählten der Koppeltransistoren 35·^ bis
35-J2O zu der Basiselektrode eines aus einer Vielzahl von von
Ausgangstransistoren 38^ bis 38-^s » welcher mit der Emitterelek1-trode
des jeweils·ausgewählten Koppeltransistors 35^ bis 35128
verbunden ist. Auf diese Weise wird derjenige Ausgangstransistor 38-1 bis 38n 28 ' welcher mit dem ausgewählten der Koppeltransistoren
35"L bis 35-^28 verbunden ist, mit einem verhältnismäßig
niedrigen erzwungenen Beta während der Programmierung betrieben und kann bei Sättigung sowohl den zum Durchschmelzen eines ausgewählten
der aufschmelzbaren Verbindungselemente 22 notwendigen
Strom sowie auch den gesamten Leckstrom ableiten", welcher durch
3H6542
.9-
die Dioden 20 fließt, welche in Reihe zu den nicht beseitigten aufschmelzbareη Verbindungselementen geschaltet sind. Die Beschreibung der Zeilentreiberschaltungen 32^ bis 32-^s se^ durch
die Erwähnung der Basiselektroden der Ausgangstransistoren 38^
bis 38^28 vervollständigt, welche, wie in der Zeichnung gezeigt,
über die Widerstände 39i bis 39t 2« 9ee^det sind. Die Kollektorelektroden
der Koppeltransistoren 35·^ bis 35^28 s^-n^ zu ^en
Kollektorelektroden der Ausgangstransistoren 38·^ bis 3R^2P hin
über Widerstände 40·^ bis 40-^s sowie über dazu in Reihe liegende
Schottky-Dioden 4 In bis 4It^s verbunden. Die Kollektorelektroden
der Ausgangstransistoren 38-^ bis 38-^28 sin^r wi-e *n ^er Zeichnung
gezeigt, jeweils an die Zeilenleiter 14-, bis 14-J2R qe.leqt.
Die Emitterelektroden der Ausgangstransistoren 3R^ bis 38-J^r
sind jeweils geerdet.
Die Spaltenleiter 16^a bis 16^ga, ^-^ib b*s 1616b usw·
16^ bis -L^16h wer^en von Y-Dekodierungsschaltunqen 5Da bis 5Dh
beaufschlagt, wie aus der Zeichnung zu entnehmen ist. Retrachtet
man den Abschnitt 13a der Speicheranordnung 12, so erkennt man,
daß die Spaltenleiter 16ia bis 16ica über die Emitterelektroden
der Transistoren 52^a bis 52^ga von der Y-Dekodierunqsschaltunq
50a aus gespeist werden. Das bedeutet allgemeiner ausqedrückt,
daß die Spaltenleiter der Abschnitte 13a bis 13h mit den Y-Dekodierungsschaltungen
50a bis 50h jeweils über Gruppen von Transistoren 52la bis 52l6a, 52lb bis 5216b usw. bis 52lh bis SZ16h
gespeist werden. Die Y-Dekodierunqsschaltunqen 50a bis 50h sind
in ihrem Aufbau identisch und bestehen vorliegend in einer üblichen
Diodenmatrix, welche durch Steuersignale beaufschlagt
wird, welche von einem Y-Adresseninverterabschnitt 54 und einer +Vcc-Spannungsquelle zugeführt werden, wie der Zeichnung zu
entnehmen ist. Die Steuersignale, welche von dem Y-Adresseninverterabschnitt 54 erzeugt werden, welcher im übriqen dem
X-Adresseninverterabschnitt 30 entspricht, sind Wahrheitssiqnale und Komplementsignale derjenigen logischen Signale, welche
den Anschlüssen Ay bis A-^q zugeführt werden. Das bedeutet, die
logischen Signale A-y bis A-^q, welche den ebenso bezeichneten
-I-
Anschlüssen zugeführt werden, bilden vier Stellen der elfstelligen
Adressensignale für die 2048 Wörter, welche in der PROM-Speicherschaltung gespeichert sind. Die verbleibenden
sieben Stellen werden den Anschlüssen Aq bis Ag zugeführt, wie
zuvor schon ausgeführt worden ist. Der Y-Adresseninverterabschnitt 54 erzeugt also Wahrheitssignale A^1 bis Ain1 sowie
Komplementsignale 5^1 bis £-^0' , wobei diese Signale die Steuersignale
für die einzelnen der Y-Dekodierungsschaltungen 50a bis ■
50h sind. In Abhängigkeit von den zu den Anschlüssen Αη bis A-, q
geführten logischen Signalen fließt also Basisstrom von der Spannungsquelle +Vcc zu einem jeweils Ausgewählten der Transistoren
52-^a bis 52-^g3, welche mit der Y-Dekodierungsschaltung
50a gekoppelt sind, wodurch derjenige der Spaltenleiter 16-,
bis Ißiga ausgewählt wird, der mit der Emitterelektrode des Ausqowählten
der Transistoren 52-^a bis 52^g.a verbunden ist. Allgemeiner
ausgedrückt ist festzustellen, daß die von den Y-Adresseninverterabschnitt 54 erzeugten Steuersignale einen der Spaltenleiter
in jedem der Abschnitte 13a bis 13h der Speicheranordnung 12 auswählen. Die Transistoren 52^a bis 52-^g3, 52^ bis
5216b usw- bis 52h b*s 5216h sind m^ ihren Kollektorelektroden
zusammen in der dargestellten Weise an die Anschlüsse 57a bis 57h gelegt. Die Anschlüsse 57a bis 57h haben wiederum Verbindung
mit Ausgangspufferschaltungen 58a bis 58h, wie im einzelnen
in der Zeichnung gezeigt ist. In Abhängigkeit von den durch den Y-Adresseninverterabschnitt 54 erzeugten Steuersignalen wird
also ein Ausgewählter der Spaltenleiter jedes der Abschnitte 13a bis 13h der Speicheranordnung 12 mit einer jeweils Entsprechenden
der Ausgangspufferschaltungen 58a bis 58h verbunden. Jede der
Ausgangspufferschaltungen 58a bis 58h ist jeweils an einen der
Ausgangsanschlüsse O bis Οη angeschlossen. Wie noch ausgeführt
wird, fließt während des Programmierungsbetriebes ein zu einem der Ausgangsanschlüsse OQ bis Oj geführter Strom durch eines der
aufschmelzbaren Verbindungselemente 22 in einem der Abschnitte 13a
bis 13h der Speicheranordnung 12, wobei das aufschmelzbare Verbindungselement
durch ein an den Anschlüssen AQ bis A-^q eingegebenes
Adressensignal ausgewählt wird. Während des Lesebetriebes
·· · ft
3U6542
liefert demgegenüber jeder der Ausgangsanschlüsse 0Q bis O7
ein logisches Signal, welches die acht Stellen oder Bits eines der 2048 Wörter darstellt, die in der PROM-Schaltung 10
gespeichert und durch Adressignale zu den Anschlüssen AQ bis
A-^q auswählbar sind.
ί Die PROM-Schaltung 10 enthält einen Speicherprogramm-Einschalt-
I abschnitt 60. Dieser Schaltungsabschnitt 60 ist mit einem Ein-1
gang verbunden, welcher mit E bezeichnet ist. Tm einzelnen ist ; der Anschluß E" mit der Basiselektrode eines P-N-P Transistors
ι sowie mit der Anode einer Zenerdiode 73 verbunden. Vorliegend
besitzt die Zenerdiode 73 eine Zusammenbruchsspannunq von 7 Volt,
, Die Kathode der Zenerdiode 73 ist mit einer Klemme 75 verbunden, , Der P-N-P Transistor 61 besitzt mehrere Emitter, von denen einer
über einen Widerstand 63 an die +V -Spannungsquelle sowie über eine Schottky-Diode 62 an die Basis eines Schottky-Transistors
64 angeschlossen ist, während ein weiterer Emitter des Transistors
61 unmittelbar an die Basiselektrode des Transistors gelegt ist, wie aus dem linken oberen Teil der Zeichnungsfiqur
zu entnehmen ist. Der Emitter des Transistors 64 ist einerseits
an die Basis eines Transistors 65 gelegt und andererseits über . einen Widerstand 66 geerdet. Der Emitter des Transistors 65 ist
geerdet und eier Kollektor des Transistors 65 ist zum einen über
den Widerstand 68 mit dem Kollektor des Transistors 64 und zum anderen über die Basis des Transistors 67 und den Widerstand
mit der +Vcc-Spannungsquelle verbunden. Der Emitter des Transistors
67 ist über eine Diode 107 mit der Leitung E und über
den Widerstand 71 mit seinem eigenen Kollektor verbunden. Einzelheiten sind aus der Zeichnung ohne weiteres zu ersehen.
Ist das der Leitung E~ zugeführte Signal eine verhältnismäßig
hohe positive Spannung von vorliegend beispielsweise +33 Volt, so wird die PROM-Schaltung 10 in den Proqrammierungsbetrieb
gestellt und wenn das dem Anschluß E zugeführte Signal verhältnismäßig niedrigen Pegel hat und beispielsweise +0,3 Volt beträgt,
dann wird die PROM-Schaltung 10 in den Lesebetrieb
gestellt. Im einzelnen geht bei der Zufuhr von 33 Volt zu dem Anschluß E der Transistor 61 in den Sperrzustand über, so daß
die Transistoren 64, 65 und 67 eingeschaltet werden und die Spannung auf der Leitung E niedrig wird. Außerdem bewirkt die
hohe Spannung von 33 Volt einen Zusammenbruch der Zenerdiode 73, so daß ein Potential von +25 Volt an der Klemme 75 ansteht. Die
Klemme 75 hat Verbindung zu einem X-Dekodierungs-Leistungsschalter
70. Der Schalter 70 enthält eine Spannungsteilerschaltung mit den Widerständen 74 und 76, ferner eine Zenerdiode 78, Transistoren
80 und 82 und einen Widerstand 84, welche in der in der Zeichnung gezeigten Art und Weise zusammengeschaltet sind, so
daß sie in Abhängigkeit von einem an der Klemme 75 anstehenden Potential von +25 Volt eine Spannung an der Klemme 36 erzouqt,
welche größer als +Vcc ist. Vorliegend erzeugt der Schalter 70
eine Spannung von +10 Volt an der Klemme 36 in Abhängigkeit von
+25 Volt an der Klemme 75, d. h. der Schalter 70 erzeuqt eine Spannung von +10 Volt an der Klemme 36, wenn ein Programmierungseinschaltsignal
(d. h. + 33 Volt) dem Anschluß R zugeführt wird. Wenn andererseits der Lesebetrieb eingestellt wird, d. h., wenn
eine niedrige Spannung an dem Anschluß E anliegt, bricht die Zenerdiode 73 nicht zusammen und die Klemme 75 ist frei, so daß
die +Vcc-Spannungsquelle über die Schottky-Diode 83 mit der
Klemme 36 verbunden ist. Während des Programmierungsbetriebes werden also die Ausgangstransistoren 38-^ bis 38-^8 des X-Dekodierungsabschnittes
24 mit einem größeren Basisstrom aufgrund des Potentials von +10 Volt an der Klemme 36 beliefert als während
des Lesebetriebes, wenn annähernd nur 5 Volt an der Klemme 36 verfügbar sind. Der Grund für eine Änderung der Spannunq an
der Klemme 36 und damit einer Änderunq des Basisstromes für die
Ausgangstransistoren 38^ bis 38^8 Je nachdem, ob die PROM-Schaltung
10 sich im Lesebetrieb oder im Programmierungsbetrieb befindet, wird nachfolgend im einzelnen untersucht. Es maq hier
die Feststellung genügen, daß durch Beaufschlagung der Zeilen-'
treiberschaltungen oder X-Treiberschaltungen 32-^ bis 32-^g
während des Programmierungsbetriebes mit einer höheren Soannung das erzwungene Beta der Ausgangstransistoren 38-^ bis 38-^g ver-
- 10 -
3H65A2
ringert wird, wodurch diese Ausgangstransistoren die Möglichkeit haben, nicht nur den zum Durchschmelzen eines Ausgewählten
der aufschmelzbaren Verbindungselemente 22 erforderlichen Strom sondern auch die Leckströme abzuleiten, welche dem Ausgangstransistor
von denjenigen Dioden 20 zufließen, die mit den nicht ausgewählten aufschmelzbaren Verbindungselementen in Reihe
liegen.
Jeder der Ausgangs-Pufferschaltungen 58a bis 58h ir;t jeweils
gleich aufgebaut. Die Pufferschaltung oder der Pufferspeicher
5Ra ist in Einzelheiten wiedergegeben und enthält die Transistoren 96, 98, 99 100 und 102. Die Basiselektrode des Tansistors
96 ist mit der Leitung E über eine Schottky-Diode 90 und eine Diode 92 und außerdem mit dem Anschluß 57a über einen Widerstand
104 und eine Schottky-Diode 106 verbunden. Die Verbindunqsklemme
105 zwischen dem Widerstand 104 und der Schottky-Diode
106 ist über einen Widerstand 108 an eine +V_, -Spannunqsquelle
und über eine Schottky-Diode 110 mit dem Kollektor des Transistors
96 verbunden'. Der Kollektor des Transistors 96 hat über einen Widerstand 112 mit der +Vcc-Spannungsquelle Verbindung
und ist über den Widerstand 114 und die Schottky-Diode 116 an die Basis des Transistors 98 gelegt. Die Basis des Transistors
98 hat über den Widerstand 118 Verbindung zum Emitter dieses Transistors, wobei der Emitter zum einen über den Widerstand
geerdet ist, über den Widerstand 134 an den Kollektor des Transistors 99 angekoppelt ist, über einen Widerstand 122 Verbindung
zur Basis des Transistors ^9 hat und schließlich zur Rasir,
des Transistors 107 hin verbunden ist, wie aus der Zeichnunq hervorgeht. Der Kollektor des Transistors 9P>
ist über die Schottky-Diode 94 mit der Leitung E verbunden, hat über den Widerstand 124 Verbindung zu der +V^-Spannunqsquelle und ist
an die Basis des Transistors 102 angeschlossen. Der Kollektor des Transistors 102 hat über den Widerstand 126 Verbindung zu
der +Vcc-Spannungsquelle und der Emitter des Transistor .102 hat
über eine Schottky-Diode 132 Verbindung zu dem Anschluß OQ und
zu den Kollektoren der Transistoren 128 und 130. Der Anschluß OQ
- 11 -
21465 4 2
ist außerdem an den Kollektor des Transistors 107 angeschlossen. Der Emitter des Transistors 107 ist geerdet und die Basis dieses
Transistors ist mit dem Emitter des Transistors 98 verbunden. Der Emitter des Transistors 99 ist geerdet. Die Klemme 75 des.
Programmierungs-Einschaltabschnittes 60 ist an die Basiselektrode des Transistors 130 über einen Widerstand 136 angekoppelt.
Die Basis des Transistors 130 ist außerdem mit der Basis des Transistors 138 verbunden. Der Emitter des Transistors 138 hat
mit dem Emitter des Transistors 130 und der Basis des Transistors 128 Verbindung, wie aus der Zeichnung zu ersehen ist.
Der Kollektor des Transistors 138 ist geerdet. Die Transistoren 128 und 130 bilden ein Trans istoxpaar in Darlingtonschaltung.
Der Emitter des Transistors 128 hat Verbindung zu dem Anschluß 57a. .
Es sei nun in der Beschreibung der Betriebsweise der PROM-Schaltung
10 fortgefahren. Während des Programmierungsbetriebes ist das Potential auf der Leitung E aus den oben angegebenen Gründen
niedrig. Aufgrund der niedrigen Spannung auf der Leitung E werden die Dioden 90, 92 und 94 in Durchlaßrichtung vorgespannt,'
so daß die Transistoren 96, 98, 99, 100 und 102 in den nicht leitenden Zustand gebracht sind. Weiter wird die Diode 106 in
Sperrichtung vorgespannt. Wenn also die Programmierung der
Speicherelemente 18 des Abschnittes 13a der Speicheranordnung erfolgen soll, so wird eine nicht dargestellte Spannungsquelle
mit dem Ausgangsanschluß OQ verbunden und ein Strom fließt von
dieser Spannungsquelle über die Kollektorelektroden der in Darlingtonschaltung angeordneten Transistoren 130 und 128 (wobei
diese Transistoren durch die hohe Spannung von +25 Volt an der Klemme 75 in den Leitzustand vorgespannt sind) zu der Kollektorelektrode
und der Emitterelektrode eines der Transistoren 52-|a bis 52iga, welcher durch die Signale auf den Leitungen bzw.
Anschlüssen Αη bis A-, q ausgewählt worden sind, ferner durch den
Zugehörigen der Spaltenleiter 16-^a bis 16^ga, welcher an den Ausgewählten
der Transistoren 52a bis 52lga angeschlossen ist, weiter
durch das zwischen den ausgewählten Spaltenleiter und den durch
- 12 - '
US · · *
die Signale an den Anschlüssen A0 bis Ag ausgewählten Zeilenleiter 14^ bis 14^28 geschaltete, aufschmelzbare Verbindungselement 22 und die Kollektor-Emitterstrecke des zugehörigen
Ausgangstransistors 3S1 bis 38128 zur Er<3e· Es se* beispielsweise
angenommen, daß die Signale an den Anschlüssen A0 bis Ag
folgende Gestalt haben: 0000000. Es werden dann sieben Signale mit hohem Signalwert an den sieben Emitterelektroden des Transistors
33-1 erzeugt, so daß durch den Widerstand 34-, und den
Kollektor des Transistors 33-^ ein Strom fließt und die Transistoren
35^ und 38^ einschaltet, während die Transistoren 332
bis 33-^28 mint^festens bezüglich eines ihrer Emitter auf niedrigem
Spannungspegel gehalten bleiben, so daß die ^ransistören
382 bis 38-^28 ausgeschaltet oder nichtleitend sind. Es erqibt
sich somit, daß die Spannung auf der Leitung 14-, niedrig ist
und die Spannungen auf den Leitungen 142 ^is ^128 hoch sind,
d. h., etwa 10 Volt betragen. Es wird ferner davon ausqeqanqen, daß die Signale auf den Anschlüssen A7 bis A-^q die Y--Dokodi crungsschaltung
50a dazu veranlassen, den Transistor 52, einzuschalten, so daß das Speicherelement 18.a (d. h., das Speicherelement,
welches zwischen den Zeilenleiter 14, und den Spaltenleiter
16ra geschaltet ist) ausgewählt wird. Der von der nicht
dargestellten und an den Anschluß O0 angeschlossenen Stromquelle
ausgehende Strom fließt durch das aufschmelzbare Verbindungselement
22 des Speichereiomentes IRa in solchc?r Stärke,
daß das Verbindungselement 22 beseitiqt wird. Der Wi*q dieses
Stromes ist in der Zeichnung durch die durchno/.nqeno Pfeil linie
150 versinnbildlicht. Es sei darauf hingewiesen, daß der Transistor 38-. nicht nur diesen Strom ableiten muß, welcher
beispielsweise 25 mA beträqt, sondern auch zur Ableitung des Leckstromes ausreichen muß, welcher durch die gestrichelte
Pfeillinie 152 angedeutet ist, wobei dieser Le.ckstrom durch die in Sperrichtung vorgespannten Dioden 20 der nicht ausgewählten
Speicherelemente 18 fließt. Während jede einzelne Diode einen Leckstrom oder Sperrstrom von nur 1,5 Mikroampere aufweist, sind
vorliegend über 15 000 derartiger Dioden zu berücksichtigen, so daß der Gesamtleckstrom, welcher durch den Transistor 38-, fließt,
- 13 -
.,-;."" ' .I. .;." C= 1_ 3U6542
./Ib-
24 mA beträgt. Man erkennt, daß der Transistor 38^ diesen
großen Strom ableiten kann, da er ein niedrigeres erzwungenes Beta als Ergebnis eines verhältnismäßig großen Basisstromes
aufweist, der von einer Spannungsquelle höherer Spannung, vorliegend +10 Volt, an der Klemme 36 aufgrund des Wirksamwerdens
des Umschalters 70 zugeführt wird.
; Nachdem der Abschnitt 13a der Speicheranordnung 12 programmiert ist, werden nachfolgend die Abschnitte 13b bis 13h der Reihe
nach in gleicher Weise programmiert, indem die nicht dargestellte Spannungsquelle, welche zuvor an den Anschluß OQ angeschlossen
war, der Reihe nach, mit den Anschlüssen Ot, bis O^ verbunden wird.
Während des Lesebetriebes wird eine niedrige Spannung von vorliegend +0,3 Volt an den Anschluß Έ .gelegt. In Abhängigkeit von
oinom solchen Signal niedriger Spannung koppelt der X-Dekoder-Umschalter
70 die +Vcc-Spannungsquelle an die Klemme 36 an,
so daß nun diese Spannungsquelle die Leistung für die Zeilentreiberschaltungen
oder X-Treiberschaltungen 32i bis 32-J28
liefert. Wortadressensignale werden an die Anschlüsse AQ bis
All 9eführt, wodurch einer der Zeilenleiter 14-^ bis 14-^g in
der Weise ausgewählt wird, wie dies für den Programmierungsbetrieb beschrieben wurde und außerdem ein Spaltenleiter in jedem
der Abschnitte 13a bis 13h ausgewählt wird. Es ist festzustellen,
daß in Abhängigkeit der niedrigen Spannung an dem Anschluß E der Transistor 61 in den Einschaltzustand geht und die Transistoren
64 und 65 ausgeschaltet werden, so daß eine hohe Signalspannung, d. h., die Spannung V c, auf der Leitung E auftritt
und die Dioden 90, 92 und 94 in Gegenrichtung vorspannt. Wenn beispielsweise das aufschmelzbare Verbindungselement 22 des
Speicherelementes 18a nicht durchgeschmolzen ist und nun dieses Speicherelement 18a während des darauffolgenden Lesebetriebes
ausgewählt wi-rd, so bewirkt die Einschaltung des Transistors 38·^
eine niedrige Spannung auf der Leitung .14-^ welche sich dem ·
Spaltenleiter 16la und dem Kollektor des Transistors 52la, dem
Anschluß 57a und der Basis des Transistors 96 über die in Durch-
- 14 -
• .:. .:.·:..: j. 3H65A2
laßrichtung vorgespannte Diode 106 mitteilt. Diese niedrige
Spannung an der Basis des Transistors 96 bewirkt eine Ausschaltung des Transistors 100, so daß die Spannung am Anschluß O0
nun VGC oder einen hohen Wert ausmacht, was anzeigt, daß das
nicht durchgeschmolzene Speicherelement 18a eine logische 1 wiedergibt oder speichert. Es sei bemerkt, daß während des
Lesebetriebes die Spannung an der Klemme 75 frei ist und daher die Transistoren 128 und 130 abgeschaltet sind. Wenn andererseits
das aufschmelzbare Verbindungselement 22 des Speicherelementes 18a zuvor entfernt worden ist, so daß ο in aufgetrennter
Stromkreis entsteht, ro ist während des nachfolgenden
Lesevorganges die Spannung an der Basis des Transistors 96 hoch aufgrund vonVcc, dem Widerstand 108, der Diode 116, dom
Widerstand 114, dem Widerstand 118 und dem Widerstand 120, so daß die Transistoren 96, 98, 99 und 100 in den Leitzustand qcstellt
werden und die Spannung an dem Anschluß O niedrig ist, was anzeigt, daß das Speicherelement 18a mit dem aufgeschmolzenem
Verbindungselement eine logische 0 wiedergibt oder speichert« Die Ausgangspufferschaltungen 58b bis 58h arbeiten
gleichzeitig in entsprechender Weise, wodurch die PFOM-Schaltunq
den jeweils achtstelligen Inhalt des Wortes herauslesen kann, das an dem Ort gespeichert ist, welcher durch die über die Anschlüsse
A0 bis A-J^ eingegebenen Signale adressiert wird.
- 15 -
Leerseite
Claims (5)
- 3 U R ^ 4Patentansprüchef Iy Programmierbare Festwertspeicherschaltung (10) mit einer Speicheranordnung (12), welche eine Vielzahl adressierbarer, programmierbarer· Speicherelemente (18) enthält und mit einer Adressierschaltung (24, 30) zum Adressieren der programmierbaren Speicherelemente der Speicheranordnung, wobei die Adressierschaltung eine Vielzahl von Ausgangstransistoren (38-j_. - . 38^2«) aufweist, welche jeweils mit einem der programmierbaren Speicherelemente gekoppelt sind, dadurch gekennzeichnet, daß eine Programmierungssteuerschaltung (60, 70) vorgesehen ist, welche auf ein Programmierungssteuersignal und auf ein Lesebetriebssteuersignal 'anspricht, um während des Programm!erens den Ausganustransistoren (38η ... 38η 2r ) ^inon R V rom in ei nor ersten Höhe und während des Lesebetriobs einen Strom in oincr ■/weiten, von der erstgenannten Höhe untersrhi ρ dl i dien Höhe zuzuführen.
- 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die adressierbaren, programmierbaren Speicherelemente (18) jeweils eine Diode (20) und ein damit in Serie geschaltetes, aufschmelzbares Verbindungselement (22) enthalten.
- 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß j ed' r der Ausgangstransistoren (38η ... 38η2θ) mit seiner Rmitter-Kollektorstrecke in Serie an die in einer Reihe oder Zeile angeordneten aufschmelzbaren Verbindungselemente (22) anqeschlosnon ist. ·
- 4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Speicherelemente (18) in einer Matrix von Zeilen und Spalten angeordnet und jeweils zwischen Zeilenleiter und Spaltenleiter geschaltet sind und daß die Ausgangstransistoren (3-8--j_ ... 38128^ ^er A(3ressierungsschaltung (24, 30) mit ihrer Kollektorelektrode an die Zeilenleiter angeschlossen sind— 1 —3U65A2
- 5. Schaltung nach einem dr Ansprüche 1 bis4, dadurch gekennzeichnet, daß der im Lesebetrieb den Ausgangstransistoren
jeweils zugeführte Basistrom geringer als der im Programmierbetrieb zugeführte Basisstrom ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/210,095 US4385368A (en) | 1980-11-24 | 1980-11-24 | Programmable read only memory |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3146542A1 true DE3146542A1 (de) | 1982-06-24 |
Family
ID=22781566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813146542 Withdrawn DE3146542A1 (de) | 1980-11-24 | 1981-11-24 | Programmierbare festwertspeicherschaltung (prom) |
Country Status (5)
Country | Link |
---|---|
US (1) | US4385368A (de) |
JP (1) | JPS57117189A (de) |
DE (1) | DE3146542A1 (de) |
FR (1) | FR2494887B1 (de) |
GB (1) | GB2089161B (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59152594A (ja) * | 1983-02-21 | 1984-08-31 | Hitachi Ltd | 半導体記憶装置 |
JPS60200625A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | デイジタル記録再生装置 |
US4686651A (en) * | 1984-11-15 | 1987-08-11 | Raytheon Company | Power switched read-only memory |
US4672576A (en) * | 1985-07-09 | 1987-06-09 | Motorola, Inc. | Programmable read only memory output circuit |
WO1987000338A1 (en) * | 1985-07-09 | 1987-01-15 | Motorola, Inc. | Programmable read only memory adaptive row driver circuit and output circuit |
US4698790A (en) * | 1985-07-09 | 1987-10-06 | Motorola, Inc. | Programmable read only memory adaptive row driver circuit |
US4734885A (en) * | 1985-10-17 | 1988-03-29 | Harris Corporation | Programming arrangement for programmable devices |
JPS62157400A (ja) * | 1985-12-27 | 1987-07-13 | Fujitsu Ltd | 半導体記憶回路 |
US4727514A (en) * | 1986-02-11 | 1988-02-23 | Texas Instruments Incorporated | Programmable memory with memory cells programmed by addressing |
US4845679A (en) * | 1987-03-30 | 1989-07-04 | Honeywell Inc. | Diode-FET logic circuitry |
US4859874A (en) * | 1987-09-25 | 1989-08-22 | Fairchild Semiconductor Corp. | PLA driver with reconfigurable drive |
US4870401A (en) * | 1988-03-02 | 1989-09-26 | Dallas Semiconductor Corporation | Electronic key locking circuitry |
US4943804A (en) * | 1988-03-02 | 1990-07-24 | Dallas Semiconductor Corporation | Electronic key locking circuitry |
EP0333207B1 (de) * | 1988-03-18 | 1997-06-11 | Kabushiki Kaisha Toshiba | Masken-rom mit Ersatzspeicherzellen |
JPH02105395A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | プログラマブル・リード・オンリー・メモリ |
US5889694A (en) * | 1996-03-05 | 1999-03-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
US5673218A (en) | 1996-03-05 | 1997-09-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
US6956757B2 (en) * | 2000-06-22 | 2005-10-18 | Contour Semiconductor, Inc. | Low cost high density rectifier matrix memory |
US6567295B2 (en) * | 2001-06-05 | 2003-05-20 | Hewlett-Packard Development Company, L.P. | Addressing and sensing a cross-point diode memory array |
US7813157B2 (en) * | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
US20090225621A1 (en) * | 2008-03-05 | 2009-09-10 | Shepard Daniel R | Split decoder storage array and methods of forming the same |
US20090296445A1 (en) * | 2008-06-02 | 2009-12-03 | Shepard Daniel R | Diode decoder array with non-sequential layout and methods of forming the same |
US8325556B2 (en) * | 2008-10-07 | 2012-12-04 | Contour Semiconductor, Inc. | Sequencing decoder circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4101974A (en) * | 1975-12-31 | 1978-07-18 | Motorola, Inc. | Personalizable read-only memory |
GB1547730A (en) * | 1976-12-01 | 1979-06-27 | Raytheon Co | Monolithic intergrated circuit memory |
US4130889A (en) * | 1977-05-02 | 1978-12-19 | Monolithic Memories, Inc. | Programmable write-once, read-only semiconductor memory array using SCR current sink and current source devices |
JPS5828679B2 (ja) * | 1979-04-25 | 1983-06-17 | 富士通株式会社 | 半導体記憶装置の書込み回路 |
JPS5828680B2 (ja) * | 1979-04-27 | 1983-06-17 | 富士通株式会社 | 半導体記憶装置 |
-
1980
- 1980-11-24 US US06/210,095 patent/US4385368A/en not_active Expired - Lifetime
-
1981
- 1981-10-23 FR FR8119927A patent/FR2494887B1/fr not_active Expired
- 1981-11-20 GB GB8135015A patent/GB2089161B/en not_active Expired
- 1981-11-24 JP JP18829481A patent/JPS57117189A/ja active Granted
- 1981-11-24 DE DE19813146542 patent/DE3146542A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US4385368A (en) | 1983-05-24 |
GB2089161B (en) | 1984-12-05 |
GB2089161A (en) | 1982-06-16 |
JPH0135439B2 (de) | 1989-07-25 |
FR2494887B1 (fr) | 1987-02-13 |
FR2494887A1 (fr) | 1982-05-28 |
JPS57117189A (en) | 1982-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3146542A1 (de) | Programmierbare festwertspeicherschaltung (prom) | |
DE2434704C2 (de) | Programmierbare Verknüpfungsmatrix | |
DE2735742C2 (de) | ||
DE2505186C3 (de) | Programmierbarer Lesespeicher | |
DE1499843A1 (de) | Speicherzelle | |
DE2743955A1 (de) | Halbleiterspeicher | |
DE2756267A1 (de) | Halbleiterspeicher | |
DE2925925A1 (de) | Voreinstellschaltung fuer informationsspeicher | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE2261786B2 (de) | Festwert-Speichereinheit | |
DE2429896A1 (de) | Integrierte schaltung fuer einen programmierbaren und nur auslesbaren speicher | |
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2012090C3 (de) | Feldeffekt-Transistor-Speicher | |
DE2161978A1 (de) | Treiberschaltung für Bildwiedergabevorrichtung | |
DE2461088B2 (de) | Logisches verknuepfungsglied mit hoher arbeitsgeschwindigkeit und damit aufgebaute dekoderschaltung fuer einen bipolaren speicher mit direktem zugriff | |
DE2306866C2 (de) | Dreidimensional adressierter Speicher | |
DE3236305A1 (de) | Programmierbarer nur-lese-speicher (prom) | |
DE3307756C2 (de) | ||
DE2031038B2 (de) | ||
DE2505245C3 (de) | ||
DE3311186A1 (de) | Halbleiterspeicher | |
DE2753607C2 (de) | ||
DE2246756C3 (de) | Elektronischer Datenspeicher | |
EP1182664B1 (de) | Schaltungsanordnung zum Deaktivieren von Wortleitungen einer Speichermatrix | |
DE2726997A1 (de) | Bipolare speicherzelle mit wahlfreiem zugriff |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8130 | Withdrawal |