DE3236305A1 - Programmierbarer nur-lese-speicher (prom) - Google Patents
Programmierbarer nur-lese-speicher (prom)Info
- Publication number
- DE3236305A1 DE3236305A1 DE19823236305 DE3236305A DE3236305A1 DE 3236305 A1 DE3236305 A1 DE 3236305A1 DE 19823236305 DE19823236305 DE 19823236305 DE 3236305 A DE3236305 A DE 3236305A DE 3236305 A1 DE3236305 A1 DE 3236305A1
- Authority
- DE
- Germany
- Prior art keywords
- programming
- transistor
- cell
- reading
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
Description
Progi-ammierbarer Nur-Lese-Speicher
(PROM)
Die Erfindung betrifft Halbleiter-Speicher.vorrichtungen und mehr im einzelnen eine programmierbare Hochgeschwindigkeits-Nur-Lese-Speichereinrichtung
oder PROM-Einrichtung.
Halbleiter-PROM sind nach dem Stand der Technik bekannt.
Ein PROM besteht aus einer Anordnung von Speicherzellen, in
welchem jede Zelle programmiert werden kättn* UiH eine binäre
"0" oder "1" (ein sogenanntes binäres-Bit) zu speichern.,
nachdem der PROM vollständig hergestellt und montiert worden ist. Sobald eine individuelle Zelle programmiert ist,
kann sie später nicht verändert oder "umprogrammiert" werden.
Ein übliches Verfahren zum Aufbauen von PROMs ist die Verwendung eines bipolaren Transistors als Programmiereinrichtung.
Ein solcher bipolarer Transistor ist im Querschnitt
■ -
in Figur 1a gezeigt. Der Transistor 9 umfaßt einen Kollektor 13, der in dem Halbleitersubstrat unter Verwendung eines
Störstoffes eines ersten Leitfähigkeittyps gebildet ist, eine Basis 12, die in dem Kollektor Ί3 untei1 Verwendung
eines Störstoffes mit einem Leitfähigkeitstyp gebildet ist,
der dem des Kollektors 13 entgegengesetzt ist, sowie einen Emitter 11, der in der Basis 12 unter Verwendung eines Störstoffes
von gleichem Leitfähigkeitstyp wie im Kollektor 13 gebildet ist, aber eine höhere Konzentration aufweist. Auf
diese Weise wird .entweder ein npn-Transistor oder ein pnp-Transistor
gebildet. Um diese Art von Zelle so zu programmieren, daß sie einen ersten binären Zustand wie zum
BAD ORIGINAL
Beispiel eine "1" oder "0" darstellt (die unprograminierte
Zelle stellt den anderen Zustand dar), muß ein ausreichender Emitter-Kollektor-Ström angelegt werden, um einen elektrischen
Kurzschluß (das heißt, einen Pfad von geringem Widerstand)
zwischen dem Emitter. 11 und dem Kollektor 13 durch die Basis 12 hindurch zu bilden. Dieser Kurzschluß ist in
Figur 1b gezeigt und mit 14 bezeichnet. Typische Emitter-Kollektor-StrÖme,
die erforderlich sind, um den Kurzschluß 14 zu bilden, hängen von einer Reihe von Faktoren ab (wie
zum Beispiel der Basis-Dotierungskonzentration und der Basisbreite) und liegen im Bereich von 70 bis 150 mA. Von
Herstellern solcher PROMs wird daher allgemein empfohlen, einen Programmierstrom in der Größenordnung von 200 mA zu
verwenden, um sicherzustellen, daß die gewünschten Kurz-Schlüsse
in ausgewählten Zellen gebildet werden, um dadurch diese Zellen zu programmieren. Aufgrund des benötigten
/en hohen Programmierstromes müssen Zugriffseinrichtungi die
mit der Programmiereinrichtung jeder Zelle verbunden sind,
in der Lage sein, solche Ströme zu handhaben, ohne daß sie selbst physikalisch beschädigt werden. Aus diesem Grund wer-
/ en
den in PROM-Vorrichtung' nach dem Stand der Technik als Zugriff
seinriehtungen bipolare Transistoren verwendet, welche eine hohe Strombelastbarkeit aufweisen,
Figur 2 zeigt ein schematisches Diagramm eines Abschnitts einer bekannten PROM-Vorrichtung, die bipolare Transistoren
als Programmiermittel verwendet. Eine PROM-Vorrichtung
enthält Bit-Leitungen B- und B? sowie Wortleitungen W-, und
W^. Die Zelle, auf die durch die Wortleitung B- und die
Bitleitung B- zugegriffen wird, ist mit 11 bezeichnet. Die
Zelle, auf die durch die Wortleitung W^ und die Bit~Le.itung
Bp zugegriffen wird, ist mit 12 bezeichnet. Auf ähnliche
Art ist die Zelle, auf die durch die Wortleitung Wp und die
Bitleitung B- zugegriffen wird mit 21 bezeichnet, und die
Zelle, auf die durch die Wortleitung Wp und die Bitleitung
B2 zugegriffen wird, ist mit 22 bezeichnet. Jede Zelle ist
gleich aufgebaut und daher gilt die folgende Besprechung
der Zelle 11 in gleicher Weise für sämtliche Zellen in der Speicheranordnung 100.
Die Speicherzelle 11 umfaßt einen Zugriffstransistor T--mit
einem Kollektor 1, einer Basis 2 und einem Emitter 3. Der Kollektor 1 ist mit der Bitleitung B.. und die Basis 2
ist mit der Wortleitung W^ verbunden. Der Emitter 3 ist mit
dem Kollektor 4- eines Programmiertransistors P-..* wie gezeigt
verbunden. P-- ist der Transistor, welcher zu programmieren ist, um den Zustand der Zelle wiederzugeben, der er
angehört. Die Basis 5 des Programmiertransistor P-., ist
potentialfrei (floating), und der Emitter 6 ist mit einer
Vorspannleitung 91 verbunden. Mit der Bit-Leitung B- ist ein
Leseverstärker A- verbunden, der eine Ausgangsklemme ΟΙ
5 aufwei st.
Während der Programmierung der Speicherzelle 11 wird zwischen dem Kollektor 4- und dem Emitter 6 des Programmiertransistors
P-., auf folgende Art ein Kurzschluß gebildet.
Die Vorspannleitung 91 wird mit Erde verbunden. Alle übrigen Bitleitungen werden zu diesem Zeitpunkt tief gehalten.
Auf die Wortleitung W- wird zugegriffen, indem an sie ein logisches Hoch angelegt wird, das ausreicht, den Basis-Emitter-Übergang
des Transistors T-- in Durchlaßrichtung vorzuspannen. Alle übrigen Wortleitungen werden zu diesem
Zeitpunkt tief gehalten. Die Bitleitung B- ist mit einer
Quelle von hohem positiven Potential verbunden, das ausreichend ist, um zu veranlassen, daß genügend Strom durch
den Transistor P-- fließt, um den Kollektor-Emitter-tfbergang
des Transistor P-- kurzzuschließen. Mit einem Hoch auf der Wortleitung W- schaltet der Zugriffstransistor T--ein.
Die mit der Bitleitung B- verbundene Quelle von hohem Potential wird über den Zugriffstransistor T-- mit dem
Kollektor 4- des Programmiertransistors P-- verbunden. Der Programmiertransistor P-- leitet aufgrund des an seinen
Kollektor 4- angeschlossenen hohen Potentials einen Strom,
der ausreicht, einen Durchbruch in Sperrichtung seines
Kollektor-Basis-tfbergangs zu bewirken. Durch die Verbindung
des Emitters 6 mit der Vorspannleitung 91» welche auf Erde
ist, wird der Basis-Emitter-Übergang in Durchlaßrichtung
vorgespannt. Der Programmiertransistor P-- ist so aufgebaut,
daß während der Programmierung genügend Strom von der Bitleitung
B-. angelegt wird, um zu veranlassen, daß ein bleibender
Kurzschluß zwischen dem Kollektor k und dem Emitter
6 geschaffen wird. Der Zugriff stransistör-.1T-- ist so aufgebaut,
daß er diesen Programmierstrom führen kann, ohne selbst beschädigt zu werden. Da der Zugriffstransistor T-- ziemlich
groß ist, ist die Geschwindigkeit der Zelle 11 ziemlich niedrig. Jede Zelle in der Speicheranordnung 100, welche
zu programmieren ist, wird durch dieses Verfahren programmiert.
Während der Leseoperation der Speicherzelle 11 wird die Vorpannungsleitung 91 mit Erde verbunden, auf die Bitleitung
/Hoch B- wird zugegriffen, indem daran ein logisches _ angelegt
wird (das heißt, eine positive Spannung, die ausreicht, ein Lesen der Zelle 11 zu gestatten, abernicht ausreicht,
um genügend Strom durch den Transistor P-- zu erzeugen und den Kollektor^Emitter-tfbergang des Transistor P-- kurzzuschließen),
und auf die Wortleitung W- wird zugegriffen, indem daran ein logisches Hoch angelegt wird, das ausreicht,
um den Basis-Emitter-Ubergang des Transistors T-- in Durchlassrichtung
vorzuspannen. Wenn die Bitleitung B- iind die Wortleitung W- hoch sind, leitet der Zugriffstransistor
T--, wobei das logische Hoch von der Bitleitung B- an den Kollektor 4· des· Programmiertransistors P-., angelegt wird.
Wenn der Programmiertransistor P-- programmiert worden ist,
bewirkt das an den Kollektor 4- angelegte Hoch, daß Strom
durch den zwischen dem Kollektor 4· und dem Emitter 6 des
Programmiertransistor P-- geschaffenen Kurzschlusses zu der Vorspannleitung 91 fließt, welche auf Erde ist. Der
35.Stromfluß durch den Zugriffstransistor T-- und dem Programmiertransistor
P-- nach Erde bewirkt, daß die Bitleitung B- auf tiefen Zustand gezogen wird. Dieses Tief wird an
einen Leseverstärker A^ angelegt, was dazu führt, dass ein
Ausgangs signal an eine Ausgangsklemme 0.. angelegt wird, welche bezeichnend ist für die Tatsache, daß der Programmiertransistor
P^ programmiert worden ist. (das heißt, einen Kurzschluß hat). Andererseits würde, wenn der Programmiertransistor
P-,-. nicht programmiert worden wäre, kein Strom
zwischen dem Kollektor und dem Emitter 6 des Programmiertransistors P.,.. fließen, da die Basis 5 nicht hoch ist.
Wenn auf eine unprogrammierte Zelle 11 zugegriffen wird, bleibt also die Bitleitung B.. hoch. Dieses Hoch wird an
den Leseverstärker A.. angelegt, und das an 0.. erhältliche
Ausgangssignal ist bezeichnend dafür, daß die Speicherzelle 11 unprogrammiert ist.
Eine Hauptschwierigkeit, die mit diesem bekannten Verfahren der Nutzung bipolarer Transistoren als Programmiermittel
verbunden ist, besteht darin, daß jeder mit einem einzigen Programmiertransistor verknüpfte Zugriffstransistor in der
Lage sein muß, den hohen Programmierstrom zu führen, ohne
selbst beschädigt zu werden. Da der Strom, der zum Programmieren eines bipolaren Transistors benötigt wird, in
der Größenordnung von 200 mA liegt, muß der Zugriffstransistor
bekannter PROMs ziemlich groß gebaut werden, um in der Lage zu sein, 200 mA zu handhaben,ohne eine Beschädigung
zu erfahren, wenn die Speicherzelle durch Schmelzen eines Transistorübergangs programmiert wird. Wegen der erforderlichen
großen Abmessung der Zugriffstransistoren solcher bekannten PROMs ist deren Geschwindigkeit ziemlich niedrig.
Ein anderes bekanntes Verfahren zum Konstruieren von PROMs besteht darin, schwer schmelzendes Metall zu verwenden wie
beispielsweise Chromnickelstahl, Titan-Wolfram oder polycrystaüines
Silicium, in der Art,daß ein schmelzbares Glied gebildet wird." Solch ein schmelzbares Glied ist in den
Figuren 3a und 3b gezeigt. Das schmelzbare Glied 71 enthält einen engen Bereich 72, der als Sicherung wirkt. Wenn das
Fließen eines ausreichenden Stromes durch den engen Bereich
* 72 bewirkt wird, wird das Material geschmolzen, wodurch
eine Öffnung 73 gebildet wird, wie in Figur 3b gezeigt. Die Schaltung von Figur 2 kann dazu verwendet werden, einen
PROM zu konstruieren, der schmelzbare Glieder verwendet, wo jeder Programmiertransistor P-i-i» Ρ*o» ^21 un<^ "^22 durch
ein einzelnes schmelzbares Glied ersetzt wird. Das Programmieren und das Lesen erfolgen genauso wie bei der in
Figur 2 gezeigten Schaltung, mit der Ausnahme, daß programmierte Zellen offene Sicherungen anstatt kurzgeschlossener
Transistoren enthalten. Ein typischer Strom, äer erforderlich ist, um ein schmelzbares Glied durchbrennen zu lassen,
liegt wieder in der Größenordnung von 70 bis 200 mA. Diese
Technik· erfordert also ebenfalls, daß jeder Zugriffstränsistor
zieaiiöh groß ist, um den zur Programmierung jedes
schmelzbaren Gliedes erforderlichen Strom zu führen, ohne
selbst eine Beschädigung zu erleiden; die Geschwindigkeit derartiger bekannter PROM-Vorrichtungen, welche schmelzbare
Glieder verwenden, ist ziemlich niedrig.
Bekannte PRQMs sind zum Beispiel in den US-Patentschriften
3 191 151, 3 733 690, 3 74.2 592 und 3 84-8 238 offenbart.
Erfindungsgemäß werden die bei dem Stand der Technik auftretenden
Schwierigkeiten bei der Herstellung programmierbarer HööÜgöschwindigkeits-Nur-Lese-öpeicher beseitigt
durch Verwendung eines Programmiertransistors, der in der Lage ist, hohe Programmierströme zu schalten, und eines
Lesetransistors, der in der .Läge ist, den Zustand der Zelle
zu lesen (das heißt, programmiert oder unprogrammiert). Der Programmiertransistor, der nur beim Programmieren der Zelle
genutzt wird* ist ziemlich langsam, da er ziemlich groß
ist. Der Lesetransistor, der nur beim Lesen der Zelle verwendet
wird, ist so konstruiert, daß er so klein wie mög-
/ist
lieh, wodurch eine wesentlich vergrößerte Lesegeschwindig·* keit erzielt wird gegenüber bekannten PROM-Vorrichtungen, welche einen einzigen Transistor je Speicherzelle sowohl zum Programmieren wie auch zum Lesen verwenden.
lieh, wodurch eine wesentlich vergrößerte Lesegeschwindig·* keit erzielt wird gegenüber bekannten PROM-Vorrichtungen, welche einen einzigen Transistor je Speicherzelle sowohl zum Programmieren wie auch zum Lesen verwenden.
■*· Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand
der Zeichnungen beschrieben. Es zeigt:
Figuren 1a und 1b
im Querschnitt einen bipolaren Transistor
im Querschnitt einen bipolaren Transistor
nach dem Stand der Technik vor und nach dem Programmieren;
Figur 2 ein schematisches Diagramm einer bekannten PROM-Vorrichtung, welche einen einzigen Zugriffstransistor je Zelle für Programmier- und
Figur 2 ein schematisches Diagramm einer bekannten PROM-Vorrichtung, welche einen einzigen Zugriffstransistor je Zelle für Programmier- und
Leseoperationen verwendet; Figuren 3a und 3b
eine Draufsicht auf ein bekanntes schmelzbares Glied;
Figur 4- ein schematisches Diagramm einer PROM-Vorrichtung,
die erfindungsgemäß konstruiert ist; und
Figur 5 ein detailliertes schematisches Diagramm von
Figur 5 ein detailliertes schematisches Diagramm von
Abschnitten der Schaltung von Figur 4-·
20
Ein schematisches Diagramm einer erfindungsgemäß aufgebauten PROM-Vorrichtung ist in Figur 4· gezeigt. Die PROM-Vorrichtung
100 umfaßt eine Mehrzahl von N Wortleitungen W.., W«...
Ww und eine Mehrzahl von M Bitleitungen B1, B0 ».. B«. Eine
Mehr-gahl von NxM Zellen wird gebildet, wobe^ ^ede Zelle
an dem "Schnittpunkt" einer einzelnen Wortlgjtung und einer
einzelnen Bitleitung gebildet wird. Zum Beispiel wird eine Zelle 11 an dem Schnittpunkt der Wortleitung W-, und der
Bitleitung B^ gebildet. Es ist zu beachten, daß die Wortleitung
W^ und die Bitleitung B-, nicht direkt miteinander verbunden sind, sondern daß sie nur über einen Transistor
T-.-. und ein schmelzbares Glied F.... verbunden sind. Das
schmelzbare Glied F-,-, kann Chromnickelstahl, Polycristalline s
Silicium, Titan-Wolfram, eine schmelzbare Diode oder einen Transistor-Übergang oder irgendein geeignetes Mittel umfassen,
welches sich während der Programmierung von einem Zustand in einen anderen Zustand verändern läßt ( wie
beispielsweise von einem Kurzschluß zu einer offenen Schaltung).
Jede Zelle der Anordnung funktioniert genauso wie die Zelle 11. Daher wird nur die Operation der Zelle 11 erörtert.
An die Bitleitung B.. ist eine Programmier- und Leseeinrichtung
200 angeschlossen. Die Programmier- und Leseeinrichtung 200 dient dazu, die verschiedenen schmelzbaren Glieder E1....,
Fg-j... Fjj- zu programmieren, die mit der Bitleitung B- verbunden
sind. Die Programmier- und Leseeinrichtung 200 dient auch dazu, den logischen Zustand (das heißt, programmiert
oder unprogr aminiert) jedes schmelzbaren Gliedes F-- bis
F^- zu lesen, die mit der Bitleitung B- verbunden sind. Es
versteht sich, daß eine mit der Einrichtung 200 identische
Programmier- und Leseeinrichtung mit jeder Bitleitung B-, B?, ... Β» verbunden ist, Um Programmier- und Lesefunktionen
für jede Zelle der Anordnung zu schaffen. In dieser Beschreibung
wird aber nur die Operation der Programmier- und Leseeinrichtung 200 beschrieben.
Der in Figur 4- schematisch gezeigte Aufbau ist typisch als
integrierte Schaltung auf einem einzigen Chip aus Silicium-Halbleitermaterial
gebildet.
Nun wird die Programmierung der Zelle 11 beschrieben. Es
versteht sich, daß jede Zelle innerhalb der Anordnung des
PROM 100 auf ähnliche Art programmiert wird. Der Kollektor des Transistors T-- ist mit einer positiven Versorgungsspannung Vpp verbunden, ebenso wie die Kollektoren von jedem
der NxM Transistoren, die in den N χ Μ Speicherzellen
des PROM 100 enthalten sind. Die Basis des Transistors T11
ist mit de,r Wortleitung W- verbunden. Die Wortleitung W- ,
welche mit der zu programmierenden Speicherzelle 11 verbindet, wird durch Anschluß an eine (nicht gezeigte) positive
Spannung (logische i) freigegeben. Alle übrigen Wortleitungen
W^ bis W,. werden durch Anschluß an eine niedrige Spannung
(lögiöehe 0) gesperrt. Diese niedrige Spannung, die an
den gesperrten Wortleitung Wp bis ¥■«■ anliegt, schaltet
jeden mit diesen Wortleitungen verbundenen Transistor aus und sperrt so sämtliche Transistoren, die mit den Wortleitungen
W2 bis W« verbunden sind.
Beim Programmieren der Zelle 11 wird die positive Versorgungsspannung
Vqq, die an den Kollektor des Transistors
T^ angelegt wird, auf annähernd 12 Volt, erhöht, verglichen
zu dem typischen Wert von 5V,' der während der Leseoperation
der Vorrichtung verwendet wird. Beim Programmieren der Zelle 1"1 wird die Ausgangsklemme O^ (zur Programmier- und Leseeinrichtung
200 .gehörig) ebenfalls mit 12 Volt verbunden, wenn es erwünscht ist, das schmelzbare Glied F-- in eine
^1--" offene Schaltung zu verändern, und die Ausgangsklemme 0..
ist mit Erde verbunden (oder einer Spannung unterhalb von annähernd 6-7 Volt, der Durchbruchsspannung einer Zener-Diode
56), wenn es erwünscht ist, das schmelzbare Glied F--als Kurzschluß aufrechtzuerhalten.
Das Anlegen der Versorgungsspannung Vp,-, von 12 Volt an den
PROM bewirkt, daß ein Inverter 57 gesperrt wird, wobei die Eingangszuführung und die Ausgangszuführung des Inverters
57 potentialfrei (floating) sind. Der Sper.rschaltun-gs.aufbau des Inverters 57 ist von einem dem Fachmann bekannten
Typ. Später wird ein Beispiel für eine Schaltung beschrieten,
welche als Inverter 57 verwendet wird, wie in Figur 5
gezeigt. Während der Programmierung wird die Spannung Vp1-, =
12 V auch an eine Klemme 50 angelegt. Die Klemme 50 ist mit der Basis eines Transistors 53 über einen Widerstand 51
(etwa 3000 0hm) verbunden. Während der Programmierung wird die Eingangszuführung des Inverters 57 gesperrt und auf
diese Weise bewirkt, daß der Emitter des Transistors 53 potentialfrei ist. Also bleibt der Transistor 53 während
des Programmierens ausgeschaltet./Während des Programmiervorgangs
wird ein gesamtes Wort, auf das durch die Wortlei tung W- zugegriffen wird, gleichzeitig programmiert. So
wird jedes schmelzbare Glied,auf das durch die Wortleitung W^ zugegriffen wird, gleichzeitig programmiert durch das
»Α β ft
Anlegen von Bits, die das auf der Wortleitung W.. zu speichernde
Wort bilden, und die an die Ausgangsklemmen O1 bis
Ow angelegt werden. Wenn die PROM-Vorrichtung der Erfindung
in dem Programmierzustand ist (das heißt, V^p auf etwa 12 V
angehoben ist), ist es dabei von Bedeutung, daß jedes mit
der freigegebenen Wortleitung verbundene schmelzbare Glied nur dann programmiert oder von einem Kurzschluß zu einer
offenen Schaltung oder Unterbrechung verändert wird, wenn die Spannung an seiner zugeordneten Ausgangsklemme CL...0«
!0 etwa 12 V beträgt.
Um die Zelle 11 auf eine logische 1 zu programmieren
(offenes schmelzbares Glied F-,.*),. wird auf die Wortleitung
W- zugegriffen und eine Programmierspannung von etwa 12V
an die Ausgangsklemme 0., angelegt. Während des Programmierens
(Vnp = 12 V) ist die Eingangszuführung des Inverters
57 offen (floating) (hohe Impedanz). Also zieht der Inverter
51 keinen Emitterstrom von dem npn-Transistor 53» wodurch
dieser während des Programmieren^ ausgeschaltet gehalten wird. Die Zener-Diode 56, die eine Zener-Durchbruchs-Spannung
von etwa 6 V besitzt, leitet und erteilt so dem Basisemitterübergang des Transistors. 55 eine "Vorspannung
in Durchlassrichtung, wodurch bewirkt wird, daß dieser leitet. Gleichzeitig wird die Spannung V„„ an die Klemme 50
angelegt. Bei einer an die Klemme 50 angelegten Spannung
Vqq = 12 V leitet die Zener-Diode 52, die eine Zener-Durchbruchs
spannung von etwa 6 Volt aufweist,und erteilt so dem
Basisemitterübergang des Transistors 54- eine Vorspannung in Durchlaßrichtung, wodurch der Transistor 4-4- eingeschaltet
wird. Ein Strom von etwa 50 mA fließt dann von dem Kollektor des Transistor T-,-,, der in der Speicherzelle 11 enthalten
ist (mit V„« = 12 V verbunden), durch den Transistor
T^ «y durch das schmelzbare Glied F.... und die Transistoren
54- und 55 zur Erde, Während der Programmierung, die etwa.
eine ms benötigt, wird das schmelzbare Glied F..- aus einem.
Kurzschluß.(einem ersten gewählten Zustand wie beispielsweise eine logische 0) zu einer offenen Schaltung oder
·*· Unterbrechung (einem zweiten gewählten Zustand wie zum Beispiel
einer logischen 1) verändert.
Wenn es andererseits erwünscht ist, die Wortleitung W. zu
programmieren und die Zelle 11 in dem ersten gewählten Zustand zu erhalten (willkürlich definiert, daß es eine logische
0 ist entsprechend einem kurzgeschlosseneil Schmelzbaren .Glied F--), wird eine Programraierspannung von annähernd
0 V(oder eine Spannung unterhalb der Zener-Durehbruchsspannung
der Zener-Diode 56) an die Ausgangsklemme CL angelegt.
Die Zener-Diode 56 leitet nicht, der Transistor 55 wird nicht eingeschaltet, und daher wird kein Strom durch
das schmelzbare Glied F-- gezogen. Das schmelzbare Glied F-.- bleibt also ein Kurzschluß, der anzeigt, daß eine Ιοί
5 gische 0 in der Speicherzelle 11 gespeichert ist.
Jedes in dem PROM 100 gespeicherte Wort wird auf ähnliche
Art programmiert, indem eine Spannung V^p ^ 12 V an den
Kollektor des dem Transistor T-- entsprechenden Transistors
in jeder Zelle angelegt wird, die mit der Wortleitung W. verbunden ist, indem ferner die entsprechende tyqrtleitung
W. (wobei i eine der Beziehung 1 - i = N genügende ganze Zahl ist), die zu programmieren ist, freigegeben wird und
eine hohe Spannung von annähernd 12 V" an diejenigen A-Usgangsklemmen
0- ~ ®u angelegt wird, die denjenigen Bits
des gewählten Wortes entsprechen, die als logische Einsen
gespeichert werden sollen (das heißt, diejenigen Bits, bei denen das dem Glied F-- entsprechende Glied unterbrochen
sein soll), wobei alle anderen Ausgangsklemmen an eine niedrige Spannung von annähernd 0 Volt angeschlossen sind*
Während der Leseoperation des PROM beträgt die angelegte positive Versorgungsspannung V™ etwa 5 V. An dem Kollektor
des Transistors T-- der Zelle 11 und allen anderen entsprechenden Transistoren der Speicheranordnung steht also
annähernd 5 V zur Verfügung. Eine Spannung von 5 V wird auch an die Klemme 50 angelegt. Da die an die Klemme 50
angelegte Spannung kleiner ist als die Zener-Durchbruchsspannung
von 6 V der Zener-Diode 52, leitet diese nicht, und der Programmiertransistor wird während der Leseoperation
nicht eingeschaltet. Ähnlich betragt die höchste von dem Inverter 57 erhältliche Ausgangsspannung etwa V^q = 5 V;
also leitet die Zener-Diode 56, die eine Zener-Durchbruchsspannung
von 6 V besitzt «nicht, und der Transistor 4-5 wird
während der Eeseoperation nicht eingeschaltet.
Während der Leseoperation wird aber die an die Klemme 50
angelegte Versorgungsspannung von 5 V über den Widerstand
51 (etwa 3000 Ohm) auch an die Basis des Transistors 53 angelegt.
Diese an die Basis des Transistors 53 angelegte Spannung reicht aus, um dessen Basisemitterübergang in
Durchlaßrichtung vorzuspannen und ihn auf diese Weise einzuschalten. Unter Verwendung einer geeigneten bekannten
Adressierteehnik wird die gewünschte Wortleitung W· durch
Verbindung mit einer logischen 1 (eine positive Spannung)
/en freigegeben, und alle anderen Wortleitung'werden durch
Verbindung, mit einer logischen ö gesperrt. Wenn es zum Beispiel erwünscht ist, den Inhalt der Speicherzelle 11 zu
lesen, wird die Wortleitung W.. dadurch freigegeben, daß an
diese eine positive Spannung angelegt wird. Alle übrigen Wortleitungen W2 bis W™· werden durch ihre Verbindung mit
einem logischen Tief, typisch Null V, gesperrt. Wenn das
schmelzbare Glied F..- intakt ist (das heißt, umprogrammiert
oder ein Kurzschluß), wobei die Basis des Zugriffstansistors
T., .4 mit einem logischen Hoch verbunden ist, wird der
Basisemitterübergang des Zugriffstransistors T^ in Durchlaßrichtung
vorgespannt und leitet, wodurch eine positive Spannung an den Kollektor des Transistors 53 angelegt wird.
Mit einer an den Kollektor des Transistors 53 angelegten Spannung von etwa 5 V und dem während der Leseoperation
eingeschalteten Transistor 53, wie vorher beschrieben, wird
am Eingang des Inverters 57 genügend Strom vorgesehen, um
ein logisch tiefes Signal an der Äusgangszuführung des Inverters 57 zu erzeugen, welches als Äusgangssignal an der
Ausgangsklemme 0.. dient, die den Zustand der ZeIXe 11 wiedergibt.
Wenn andererseits das schmelzbare Glied F^ in der Zelle 11
so programmiert worden ist, daß es eine offene Schaltung oder Unterbrechung ist, kann der Transistor T^ nicht einschalten,
und die an den Kollektor des Transistors T.... angelegte
positive Spannung wird nicht an den Kollektor des Transistors 53 angelegt. Da der Kollektor des Transistors
53 potentialfrei ist, beruht der an die Eingangszuführung des Inverters 57 angelegte Strom auf dem in Durchlaßrichtung
vorgespannten Basisemitterübergang des Transistors 53. Dieser Basisemitterstrom ist vernachlässigbar (etwa 4.00/uA)
und bewirkt also, daß die Ausgangsspannung des Inverters 57 hoch geht, wodurch eine logische 1 von annähernd 5 V
an der Eingangsklemme 0., geschaffen wird, womit angezeigt
wird, daß das schmelzbare Glied F^ in der Zelle 11 derart
programmiert ist, daß es eine offene Schaltung ist» Wie vorher erwähnt, reicht diese Ausgangsspannung von 5 V nicht
aus, einen Zener-Durchbruch der Zener-Diode 56 zu bewirken, welche eine Zener-Durchbruchsspannung von etwa 6 V besitzt.
Also bleiben die Zener-Diode 56 und der Programmiertransistor 55 während der Leseoperation nicht-leitend.
Um ein Lesen mit hoher Geschwindigkeit zuzulassen, ist der Lesetransistor 53 vorzugsweise ein Schottky-Transistor, wie
er auf dem Halbleitergebiet bekannt ist. Die Operation eines
Schottky-Transistors ist bekannt und sorgt für erhöhte . Schaltgeschwindigkeiten gegenüber herkömmlichen bipolaren
und MOS-Transistoren.
Es ist also ersichtlich, daß während des Lesens des PROM
die langsamen Transistoren, welche in der Lage sind, große Programmierströme zu handhaben (wie die Transistoren 5k
und 55, die zum Programmieren der Zellen in Spalte 1 verwendet
werden), inaktiv sind und das Lesen durch den kleineren, schnellen Transistor 23 durchgeführt wird.
'-...■■ 17
Wenn andererseits eine Zelle programmiert wird, werden der
Lesetransistor und der Inverter 57 gesperrt und auf diese Weise keiner möglichen Beschädigung durch die großen Ströme
unterworfen, die während der Zerstörung des schmelzbaren
Gliedes F.... verwendet werden.
In einer anderen Ausführungsform der Erfindung wird die
Teilschaltung 157» die den npn-Transistor 51^ und die Zener-Diode
56 der Programmier- und Leseeinriehtung 200 (Figur 4·)
umfaßt,. durch die in Figur 5 gezeigte Schaltung 157 ersetzt.
Wenn eine Programmierspannung (typisch 12 V) an die Ausgangsklemme O^ angelegt wird, welche die Zener-Durehbruchsspannung
einer Zener-Diode Z..^ (typisch 6 V) übersteigt,
leitet die Zener-Diode Z^ und sorgt so für einen Basisstrom durch den Widerstand R/·/· (3k 0hm) zu dem Transistor
Qrg· Die Basis des npn-Transistors Q^g wird normalerweise
tief gehalten durch einen Widerstand Rg „ (10k 0hm),
der mit Erde verbunden ist, und der Emitter des Transistors Qcg ist über einen Widerstand Rgg (5k 0hm) mit Erde verbunden.
Der Basisstrom zu dem Transistor Qcg» der durch eine
Programmierspannung an der Äusgangsklemme 0* vorgesehen
wird, schaltet den Transistor Q^g ein, wodurch Strom von
dem Spannungspunkt Vpp nach Erde gezogen wird über einen
Kollektorwiderstand R/c (750 Ohm) und den Emitterwiderstand
R/-g (5k 0hm). Dies bewirkt, daß die Basis des npn-Transistors
Qrn hoch geht, wodurch dieser eingeschaltet wird.
Der Transistor Q^q zieht also Kollektorstrom von der Quelle
Vnn nach Erde über den Kollektorwiderstand Rs1- und einen
Emitterwiderstand R^q (1k Ohm). Dies bewirkt, daß eine hohe
Spannung an die Basis eines npn-Transistors Q^0 angelegt
wird, Da 4§£ Emitter des Transistors QgQ geerdet ist,
schaltet dieser ein und zieht so eine große Menge Programmierstrom
(etwa 50mA) von der Klemme T57A. Wie in Figur 4-gezeigt,
ist die Klemme 157A mit dem Emitter des Trangistors 54- verbunden, welcher beim Programmieren eingeschaltet
ist, wio vorher beschrieben. Also wird dieser Programmierstrom von der Quelle Vcc über den Zugriffswiderstand T^^,
über das schmelzbare Glied F...., über die Bitleitung B..,
über den Transistor 54- und die Teilschaltung 157 nach Erde gezogen und erzeugt so das Schmelzen oder Öffnen des
schmelzbaren Gliedes F^, wenn die Speicherzelle 11 programmiert
wird. Ein Widerstand R/-, (8k Ohm), der mit der Quelle
Vpp und dem Kollektor des Transistors Qz-q verbunden ist,
dient dazu, eine hohe Spannung (VpG) an der Klemme 157A
vorzusehen, wenn der Transistor Q^q ausgeschaltet ist (das
heißt, beim Wichtprogrammieren und während des Programmierens, wenn eine niedrige Spannung an die Ausgangsklemme
Ο., angelegt wird). Diese hohe Spannung an der Klemme 157A
wir-d an den Emitter des Transistors 5U (Figup 4) angelegt
und hält diesen also ausgeschaltet und vermindert seine Betriebskapazität, wodurch die Geschwindigkeit der Schaltung
vergrößert wird, wenn der Transistor Q/-q ausgeschaltet
ist. Die Zener-Diode Z^. , die eine Zener-Durchbruchsspannung
von etwa 6 V besitzt, wird an den Kollektor des Transistors Q/-Q und Erde angeschlossen, und dient dazu, die
Spannung an der Klemme 157A auf etwa 6 V zu halten, während
der Programmierung (Vqq-12 ν), wenn der Transistor Qz-q ausgeschaltet ist (logisches Tief an der Ausgangsklemme 0^),
oder Freigabeklemme 159 tief), um einen Durchbruch des Emitterbasisübergangs des Transistors 54· (Figur 4- zu verhindern). Eine Schottky-Diode Dpo» die eine Durchlaßspan-
nung von etwa 0,4- V besitzt, ist mit der Basis des Transis-
tors Qco und der Freigabeklemme 159 verbunden und dient
dazu, die Transistoren Qcrg» Q,cn und QgQ ausgeschaltet zu
halten, während!der Zeiten, in denen ein hohes Freigabesignal
an der Freigabeklemme 159 nicht vorhanden ist.
Wenn eine tiefe Spannung (0 V ) an die Freigabeklemme
angelegt ist, bewirkt eine hohe Spannung (12 V), die an die Ausgangsklemme O^ angelegt ist, nicht, daß die Basis
des Transistors Qcg etwa 0,4- V übersteigt, der Transistor
Qc8 also ausgeschaltet gehalten wird. Bei ausgeschaltetem
Transistor Q^g bleiben die Transistoren Q^g und Qz-^ auch
ausgeschaltet. Eine Programmierung findet also nicht statt*
wenn ein logisches Tief an die Freigabeklemme 159 angelegt wird.
* Ein detailliertes schematisch.es Diagramm des Inverters 57
(Figur 4-) ist in Figur 5 gezeigt. Ein Widerstand R/-,. (4-, 5k
Ohm) ist mit dem Kollektor und der Basis eines npn-Transistors Qw verbunden, dessen Emitter mit Erde verbunden ist.
Dies bewirkt* daß der Transistor Q,-/· einschaltet und eine
im wesentliche konstante Vorspannung an der Basis eines
npn-TraHsistors Qrc vorsieht. Die Emitter des Transistors
Qcc sind mit Erde verbunden, und der -Transistor Q^c- dient
als Stromquelle, die dazu neigt, ' den Verbindungspunkt 14.1 nach Erde zu ziehen. Wenn V„„ auf die frogrammierspannung
(annähernd 12 V) angehoben wird, leite£ eine Zener-Diode
Z^2(die eine Zener-Durchbruchsspannungl von etwa 6 V besitzt)
und liefert auf diese Weise Strom zu Widerständen R/p (6k)
und R/ο (3k), womit eine Basisspannung für einen npn-Transistor
Q^ vorgesehen wird. Dies bewirkt, daß der Transistor Q^y leitet und auf diese Weise die Basen der
Transistoren Q^r und Qv/ erdet, wodurch diese ausgeschaltet
werden. Wenn der Transistor Q^r während des Programmierens
ausgeschaltet ist, bildet die Eingangsklemme 142 eine
Eingangs" zuführung hoher Impedanz für den Inverter 57, der
mit der Eingangsklemme 14-2 verbundene Knotenpunkt 14-1 dient als "E£RgäaggJsn;ß.tenpunkt des Inverters ;57, wiß in Figur 4-gezeigt.
■
Beim Lesen (^^^,=5 V), wobei eine niedrige Spannung an die
Eingangsklemme 14-2 des Inverters 57 angelegt ist, wird der Eingangsknotenpunkt 14-1 durch den Stromquellen-Transistor
Qrc nach unten gesogen. Die niedrige Spannung an dem Knotenpunktl4-1
bewirkt, daß eine Schottky-Diode D2^ Strom von der
Quelle V„„ durch cen Widerstand R^., (3k) leitet, wodurch
die Basen von npn-Schottky-Transistoren Q,ο und Q,„ tief
gehalten werden. Die Transistoren Q,Qund Q,n leiten also
4° 4V
nicht und die an die Basis des Transistors Q^o angelegte
Spannung wird niedrig gehalten durch einen Widerstand. Βςη
(900 Ohm), der an die Basis des Transistors Q^o und Erde
angeschlossen ist. Der Transistor Q-o leitet also nicht.
Wenn aber der Transistor Q,q ausgeschaltet ist, wird eine
hohe Spannung an die Basis des npn-Transistors Q,-.. von der
Quelle V„p über einen Widerstand R^o (3k) angelegt. Der
Emitter eines Transistors Q^.. ist mit der Basis eines npn-Transistors
Qcp und mit Erde über einen Widerstand Ren
(5k) verbunden. Der Transistor Q^- schaltet also ein und
zieht so Kollektorstrom von Vnrl über einen Widerstand R-.
CO
(50 Ohm) und sorgt auf diese Weise für eine hohe Spannung
an der Basis des npn-Transistors Qc2· Also schaltet der
Transistor Q^2 ein und bildet einen Pfad niedriger Impedanz
von der Quelle Vp~ über den Widerstand 54 (50 0hm)
über den Transistor Q^2 zur Ausgangsklemme 0... Bei einem
tiefen Signal, das an die Eingangsklemme 142 des Inverters
57 angelegt wird, wird also ein Signal hoher Spannung an die Ausgangsklemme O^ des Inverters 57 angelegt. Tatsächlieh
ist bei einer logischen Null, die an die Eingangsklemme I42 angelegt wird, der Transistor Q.g nicht vollständig
aus, sondern leitet in Wirklichkeit eine kleine Menge Strom.Der Widerstand R^7 kann ersetzt werden durch
einen Widerstand von etwa 6OOO 0hm und einen zusätzlichen
npn-Schottky-Transistor (nicht gezeigt), dessen Emitter geerdet ist, dessen Basis mit den Emittern der Transistoren
Q.g und Q.g über einen ersten 900-Ohm-Widerstand verbunden
ist, und dessen Kollektor mit den Emittern der
Transistoren Q.g und Q.g über einen zweiten 900-0hm-Widerstand
verbunden ist. Bei nichtleitendem Transistor Q
4-9
(logische 0 an der Eingangsklemme 14-2) vermindert dieser
alternative Schaltungsaufbau den Kollektorstrom durch den
Transistor Q.g und vermindert so den Spannungsabfall am
Widerstand R„, wodurch die an die Basis des Transistors
Qr-i angelegte Spannung erhöhte weil die einer logischen
an der Ausgangsklemme O^ entsprechende Ausgansgsspannung
um zwei Durchlaßspannungsabfälle kleiner ist als die Spannung an der Basis des Transistors Q^1 (das heißt, die
Basis-Emitter-Spannungsabfälle der Transistoren Q-., und
Qco)' w;J-rd die einer logischen 1 an der Ausgangsklemme 0..
entsprechende Ausgangsspannung erhöht im Vergleich zu der Ausgangsspannung der logischen 1 der Schaltung von Figur
5.
Wenn andererseits beim Lesen (Vq,-, = 5 V) ein logisch hohes
Signal an die Eingangsklemme 14-2 des Inverters 57 angelegt wird, ist die Stromquelle Q^c nicht in der Lage» den Knotenpunkt
151 auf Erde zu halten, und daher leitet die-Schottky-.
Diode Dpc nicht» Daher wird eine hohe Spannung an die Basen
der Transistoren Q ,g und Q,„ von Vp^ über den Widerstand
51 angelegt, was die Transistoren Q,« und Q,■_ zum
Einschalten veranlaßt. Bei leitenden Transistoren Q,Q und
ί 4°
Q,q wird eine Spannung, die ausreicht,"] um den Basis-Emitter-1P
übergang des Transistoren Q^ in Vorwätrfcsrichtung zu betreiben/an
die Basis des Transistors Q^o angelegt, was
diesen zum Leiten veranlasst, was seinerseits den Ausgangspunkt
0.. erdet. Bei leitendem Transistor Qc, sind die
Spannung an der Basis des Transistors Q^o (etwa 0,6 V) und
die Spannung an dem Kollektor des Transistors Q,q ( etwa
0,7 V) ausreichend tief, um die Transistoren QV-i und Q^-p
am Einschalten zu hindern. Also wird bei einem logischen
Hoch, das an die Eingangsquelel 1.42 des Inverters 57 angelegt ist, ein logisches Tief niedriger Impedanz an die
^O Ausgangsklemme 0.. des Inverters 57 angelegt.
Beim Programmieren wird die Spannung V«« auf etwa 12 V angehobeni
dies bewirkt, daß die Zener-Diode Ζ,,ρ, die eine
Zener-Durchbruchsspannung von etwa 6 V besitzt, leitet und
also bewirkt, daß Strom durch die Widerstände E- (6000 Ohm)
und Rp (3k Ohm) nach Erde fließt. Die Spannung an dem
Knotenpunkt zwischen R^ und R„ wird als eine Basisspannung
an eiiieii iipn-Transistor Q ,η. angelegt, was bewirkt, daß
der Tränalötor Q;yA leitet und sättigt, wodurch diö Span-
^O nung an den Basen der Transistoren Q,g und Q,g auf etwa
0 V vermindert wird. Ähnlich wird beim Programmieren ein logisches Tief an die Freigabeklemme 159 angelegt, was bewirkt,
daß die Schottky-Dioden Dp^ und Dpy die Spannungen
an den Basön der Transistoren Q,g und Q,□ bzw. die Spannung
"° an der Basis des Transistors Q^-j nach unten ziehen Also
werden beim Programmieren die Transistoren Q,o» Q/n und
also der Transistor Q^o ausgeschaltet. Beim Programmieren
werden ebenfalls die Transistoren Q^-j und also der Transistor
Qco ausgeschaltet. Während des Programmierens ist also
die Ausgangsklemme 0.. weder ein logisches Tief noch ein
logisches Hoch, sondern ist potentialfrei, derart, daß eine hohe Impedanz zwischen der Ausgangsklemme 0.. und V™
und Erde innerhalb des Inverters 57 geboten wird» Die Tatsache, daß die Ausgangsklemme 0.. beim Programmieren potentialfrei
ist (floating), bedeutet, daß das extern an den Ausgangspunkt O^ angelegte Programmiersignal an die Teilschaltung
157 angelegt wird, ohne durch den Inverter 57 beeinflußt zu werden. Also wird während des Programmierens
kein hohes oder tiefes Programmiersignal an der Ausgangsklemme
0.. durch den Inverter 57 erzeugt, sondern muß statt
dessen extern angelegt werden in Übereinstimmung mit dem gewünschten Programm, das innerhalb der PROM-Vorrichtung
der Erfindung gespeichert werden soll.
Obzwar eine Ausführungsform der Erfindung beschrieben worden ist, ist diese Beschreibung nicht als Einschränkung gedacht,
und andere Ausführungsformen sind auf der Basis dieser Offenbarung für den Fachmann offensichtlich. Obzwar
die Erfindung unter Verwendung eines schmelzbaren Gliedes 11 beschrieben worden ist, sollen die Prinzipien der Erfindung
in gleicher Weise auf die Verwendung irgendeines anderen schmelzbaren Elementes zutreffen, wie beispielsweise
einen oder mehrere pn-Übergänge oder ein Dielektrikum.
ο« Der Patentanwalt
Claims (11)
- Ansprüche:■ 1.j Programmierbarer Wur-Lese-Speicher (PROM) mit einer Speieher-Zelle, die bleibend auf einen ersten Zustand oder einen zweiten Zustand einstellbar ist und sich normalerweise in dem ersten Zustand befindet, einer Einrichtung zum Lesen und Liefern eines für den Zustand der Zelle bezeichnenden Signals an einer Ausgangsklemme sowie einer Einrichtung zum Durchleiten von Strom durch die Zelle, um damit ein Programmierelement in der Zelle zu verändern und dadurch die Zelle in den zweiten Zustand zu versetzen, dadurch g e k e η η z^e i c h η e t , daß die Einrichtung zum Durohleiten von Strom durch die Zelle umfaßt: eine Programmiereinrichtung, die dazu dient, während der Programmierung entsprechend einem Programmiersignal für einen Strom durch die Zelle (11) zu sorgen, wobei der Programmierstrom ausreicht, um das Programmierelement (F-i-i) der Zelle zu verändern,. eine Einrichtung, die dazu dient, während des Fließens des Programmierstromes die Einrichtung zum Lesen und Liefern eines für den Zustand der Zelle (11) bezeichnenden Signals zu sperren.
- 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Lesen und Liefern einen Lesetransistor (52) umfaßt, der mit dem Programmierelement (F-i-i) verbunden ist sowie mit einer Ausgabeeinrichtung (57), die mit der Ausgangsklemme (O.,) verbunden ist.
- 3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß der Lesetransistor (53) eine erste Zuführung umfaßt, die mit dem Programmierelement (F-,.,) verbunden ist, ferner eine zweite Zuführung, die mit der Ausgabeeinrichtung (57) verbunden ist, sowie eine dritte Zuführung,, die als Steuerzuführung dient und mit einer Spannungsquelle (50) verbunden ist.
- 4.. Speicher nach Anspruch 3» dadurch gekennzeichnet, daß die Ausgabeeinrichtung (57) die Einrichtung zum Sperren umfaßt.
- 5. Speicher nach Anspruch 4·» dadurch gekennzeichnet, daß die Ausgabeeinrichtung (57) während des Programmierens an ihrer Eingangsklemme (14-2) eine hohe Impedanz bietet und dadurch den Lesetransistor (53) sperrt-.
- 6. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (57) während des Programmierens an ihrer Ausgangsklemme (0..) eine hohe Impedanz und kein Ausgangssignal liefert.
- 7. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgabeeinrichtung ein- Inverter (57) ist.
- * 8. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß der Lesetransistor (53) einen Schottky-Transistor umfaßt.
- 9. Speicher nach Anspruch 1, dadurch gekennzeichnet, daßdie Programmiereinrichtung einen Programmiertransistor (54-) umfaßt, dei durch ein Signal an der Ausgangsklemme gesteuert wird.
- 10. Verfahren zum Programmieren und Lesen einer Speicherzelle und eines PROM,dadurch gekennzeichnet , daß ein erstes Programmiersignal geliefert wird, um eine Stromquelle zu aktivieren durch eine Programmierschaltung, die in der Lage ist, einen Strom zu erzeugen, welcher ausreicht, ein Element in der Schaltung zu verändern, und daß, sobald die Zelle programmiert ist, die Einrichtung zum Programmieren des Elementes in der Schaltung gesperrt wird und eine Einrichtung zum Lesen und Liefern eines für den Zustand der programmierten Speicherzelle repräsentativen Ausgangssignals freigegeben wird, wobei die Einrichtung zum Lesen kleiner und schneller ist als die Einrichtung zum Programmieren der Zelle.
- 11. Verfahren nach Anspruch TO, dadurch gekennzeichnet, daß das Element ein schmelzbares Glied ist und der Strom dazu ausreicht, das schmelzbare Glied zu zerstören.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/307,044 US4432070A (en) | 1981-09-30 | 1981-09-30 | High speed PROM device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3236305A1 true DE3236305A1 (de) | 1983-05-05 |
Family
ID=23187994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823236305 Withdrawn DE3236305A1 (de) | 1981-09-30 | 1982-09-30 | Programmierbarer nur-lese-speicher (prom) |
Country Status (5)
Country | Link |
---|---|
US (1) | US4432070A (de) |
JP (1) | JPS5870493A (de) |
DE (1) | DE3236305A1 (de) |
FR (1) | FR2513794B1 (de) |
GB (1) | GB2108346B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1212767A (en) * | 1983-03-17 | 1986-10-14 | Hideki D. Izumi | Reprogrammable cartridge memory and method |
JPS60103594A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | 情報記憶回路 |
JPS60143500A (ja) * | 1983-12-29 | 1985-07-29 | Fujitsu Ltd | プログラマブル半導体記憶装置 |
JPS60201598A (ja) * | 1984-03-23 | 1985-10-12 | Fujitsu Ltd | 半導体集積回路 |
JPS60200625A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | デイジタル記録再生装置 |
US4672576A (en) * | 1985-07-09 | 1987-06-09 | Motorola, Inc. | Programmable read only memory output circuit |
US4698790A (en) * | 1985-07-09 | 1987-10-06 | Motorola, Inc. | Programmable read only memory adaptive row driver circuit |
WO1987000338A1 (en) * | 1985-07-09 | 1987-01-15 | Motorola, Inc. | Programmable read only memory adaptive row driver circuit and output circuit |
JPS6240698A (ja) * | 1985-08-16 | 1987-02-21 | Fujitsu Ltd | 半導体記憶装置 |
GB2307320B (en) * | 1995-11-18 | 2000-10-18 | Motorola Inc | Non-volatile memory cell and method of storing data therein |
US20070176255A1 (en) * | 2006-01-31 | 2007-08-02 | Franz Kreupl | Integrated circuit arrangement |
US20090135640A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Electromigration-programmable semiconductor device with bidirectional resistance change |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2300847A1 (de) * | 1972-01-19 | 1973-07-26 | Intel Corp | Schmelzbare verbindung fuer integrierte schaltungen |
EP0018774A1 (de) * | 1979-04-25 | 1980-11-12 | Fujitsu Limited | Programmierschaltung für einen programmierbaren Festwertspeicher |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1499444A (fr) * | 1966-09-16 | 1967-10-27 | Constr Telephoniques | Matrice de circuits logiques intégrés |
US3611319A (en) * | 1969-03-06 | 1971-10-05 | Teledyne Inc | Electrically alterable read only memory |
US4101974A (en) * | 1975-12-31 | 1978-07-18 | Motorola, Inc. | Personalizable read-only memory |
US4125880A (en) * | 1977-03-09 | 1978-11-14 | Harris Corporation | Simplified output circuit for read only memories |
JPS5828680B2 (ja) * | 1979-04-27 | 1983-06-17 | 富士通株式会社 | 半導体記憶装置 |
JPS5667964A (en) * | 1979-11-08 | 1981-06-08 | Nec Corp | Integrated circuit |
JPS56163598A (en) * | 1980-05-20 | 1981-12-16 | Toshiba Corp | Memory device |
-
1981
- 1981-09-30 US US06/307,044 patent/US4432070A/en not_active Expired - Lifetime
-
1982
- 1982-09-21 GB GB08226961A patent/GB2108346B/en not_active Expired
- 1982-09-28 FR FR828216286A patent/FR2513794B1/fr not_active Expired
- 1982-09-30 JP JP57169942A patent/JPS5870493A/ja active Granted
- 1982-09-30 DE DE19823236305 patent/DE3236305A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2300847A1 (de) * | 1972-01-19 | 1973-07-26 | Intel Corp | Schmelzbare verbindung fuer integrierte schaltungen |
EP0018774A1 (de) * | 1979-04-25 | 1980-11-12 | Fujitsu Limited | Programmierschaltung für einen programmierbaren Festwertspeicher |
Non-Patent Citations (1)
Title |
---|
Patent Abstracts of Japan, Section P, Vol. 4, No. 160 (P-35), PG. 4, JP 55-105895 (A) * |
Also Published As
Publication number | Publication date |
---|---|
FR2513794A1 (fr) | 1983-04-01 |
JPH0324000B2 (de) | 1991-04-02 |
GB2108346B (en) | 1985-06-19 |
GB2108346A (en) | 1983-05-11 |
JPS5870493A (ja) | 1983-04-26 |
US4432070A (en) | 1984-02-14 |
FR2513794B1 (fr) | 1989-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3687073T2 (de) | Programmierbares logisches feld mit emittergekoppelter logik und eingangspuffer. | |
DE69122065T2 (de) | Programmierbare integrierte Schaltung | |
DE3037315C2 (de) | ||
DE4331895C2 (de) | Schaltung zum Halten einer Spannung | |
DE112008000800B4 (de) | Dreidimensionale Kreuzschienenarray-Systeme und Verfahren zum Schreiben von Informationen zu dreidimensionalen Kreuzschienenarray-Übergängen und Lesen von in denselben gespeicherten Informationen | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE1499843A1 (de) | Speicherzelle | |
DE3032657A1 (de) | Nichtfluechtige, elektrisch aenderbare statische halbleiter-speicheranordnung mit wahlfreiem zugriff. | |
DE2505186B2 (de) | ||
DE3236305A1 (de) | Programmierbarer nur-lese-speicher (prom) | |
DE112019000653T5 (de) | Hybrid-Konfigurationsspeicherzelle | |
DE2901538A1 (de) | Speicherschaltung und variabler widerstand zur verwendung in derselben | |
EP2269193A1 (de) | Programmierbarer antifuse-transistor und verfahren zum programmieren desselben | |
DE10032271A1 (de) | MRAM-Anordnung | |
DE3687025T2 (de) | Halbleiterschalter. | |
DE2621136A1 (de) | Informationsspeichersystem mit kapazitiven mehrfachbit-speicherzellen | |
DE1942559B2 (de) | Speichereinrichtung fur Binann formation | |
DE2610881C2 (de) | Schneller Assoziativ-Speicher | |
DE2429896A1 (de) | Integrierte schaltung fuer einen programmierbaren und nur auslesbaren speicher | |
DE3687066T2 (de) | Anwenderprogrammierbare anordnung mit einem puffer zwischen programmierbaren schaltungen. | |
DE19730347B4 (de) | Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben | |
DE3787625T2 (de) | Hochdichter Festwertspeicher in einem CMOS-Gatterfeld. | |
EP0023538B1 (de) | Halbleiterspeicherzelle in MTL-Technik | |
DE2612666C2 (de) | Integrierte, invertierende logische Schaltung | |
DE60225739T2 (de) | Lesen von Speicherzellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8136 | Disposal/non-payment of the fee for publication/grant |