DE3024826A1 - Feldeffekt-transistor, vorrichtung und verfahren zu ihrer herstellung - Google Patents
Feldeffekt-transistor, vorrichtung und verfahren zu ihrer herstellungInfo
- Publication number
- DE3024826A1 DE3024826A1 DE19803024826 DE3024826A DE3024826A1 DE 3024826 A1 DE3024826 A1 DE 3024826A1 DE 19803024826 DE19803024826 DE 19803024826 DE 3024826 A DE3024826 A DE 3024826A DE 3024826 A1 DE3024826 A1 DE 3024826A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- gate
- areas
- semiconductor layer
- gate areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 104
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 20
- 150000001875 compounds Chemical class 0.000 claims description 13
- 241000220317 Rosa Species 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 36
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 8
- 238000002513 implantation Methods 0.000 description 4
- 229910052790 beryllium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 e.g. B. Be Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
12 073 5
PATENTANWALT DIPL.- ING. ULRICH KINKELIN 7032 Sindelfingen -Auf dem Goldberg- Weimarer Str. 32/34 -Telefon 07031/86501
Telex 7265509 rose d
25. Juni 1980
Nippon Telegraph & Telephone Public Corporation 1-6 , Uchisaiwaicho 1-chome, Chiyoda-ku, Tokio /Japan
FELDEFFEKT-TRANSISTOR , VORRICHTUNG UND VERFAHREN ZU IHRER HERSTELLUNG
Die Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Anspruchs 1
und ein Verfahren gemäß dem Oberbegriff des Anspruchs 4.
Sehr verbreitete normale Feldeffekt-Transistoren sind so aufgebaut, daß man eine
Halbleiterschicht vom N-Typ aus einem Verbindungshalbleiter wie GaAs epitaxial auf einem halbisolierenden Substrat aufwachsen läßt , das aus einem ähnlichen Verbindungshalbleiter
hergestellt wurde. Die Quellen- und Senkenelektroden haben einen bestimmten Abstand und sind mit der Oberfläche der Halbleiterschicht durch Ohmsche
Kontakte verbunden. Eine Tor-Elektrode mit Schottky-Eigenschaften bildet einen
Übergang mit der Halbleiterschicht und ist zwischen den Quellen- und Senkenelektroden
angeordnet. Ein solcher Aufbau geht z. B. aus Charles A. Liechti's
"Microwave Field-Effect Transistor 1976" , I.E.E.E. Transaction on Microwave
130022/064S
12 073 6
Theory and Techniques, Band MTT-24, Nr. 6, Seiten 279 bis 300, Juni 1976
hervor.
Bei Transistoren dieses Aufbaus erstreckt sich eine Verarmungsschicht von dem
Schottky-Übergang aus in die Halbleiterschicht hinein, und zwar entsprechend dem
Betrag einer Steuerspannung, die an den Tor- und Quell-Elektroden anliegt, so daß
der Querschnittsbereich eines Sen kenstromp fads in der Halbleiterschicht verengt
wird, je nach der Tor-Steuerspannung.
Weiter treten bei diesen Transistoren folgende Probleme auf:
Da die Halbleiterschicht epitaxial auf dem halbisolierenden Substrat aufgewachsen
ist, haben in den meisten Fällen Bereiche der Halbleiterschicht nahe des Substrats
Kr istall fehler. Da weiterhin diese Bereiche während der Anfangsstufe des epitaxialen
Wachstums gebildet werden, ist es schwierig, die Störstellenkonzentration gleichmäßig
zu machen, und zwar wegen dieser Herstellungstechnik. Aus diesem Grund ist
es äußerst schwierig, dem Transistor gleichmäßige Eigenschaften beim oder nahe dem
Abschaltpunkt des Senkenstroms zu geben, unabhängig von einer genauen Kontrolle der Dicke der Halbleiterschicht im nachfolgenden Prozeß der Herstellungsschritte des
Transistors. Dieses Problem stellt einen der Faktoren dar, der die Eigenschaften des
Transistors verschlechtert. Dies gilt besonders für Transistoren, die in integrierte
Schaltungen eingebaut sind. Wenn z. B. der Wunsch besteht, denSenkenstrom mit
der relativ kleinen Tor-Steuerspannung von - 1 Volt zu steuern, dann wird die Dicke
der Halbleiterschicht etwa zu 0,1 bis 0,15 Mirkon bei einer Störstellenkonzentration
17 In —3
vom N-Typ in GaAs von 1 χ 10 bis 5 χ 10 cm , so daß das durch den oben
130022/0641
12 073 7
beschriebenen Aufbau entstehende Problem sich in einer großen Streuung der Tor-Abschaltspannung
äußert.
Es ist daher sehr schwierig, Transistoren für die industrielle Fertigung in integrierte
Schaltungen einzubauen.
Darüberhinaus werden Transistoren dieser Art hergestellt, indem man eine Halbleiterschicht
eines Leitfähigkeifstyps bildet, indem man Ionen eines bestimmten Störstellen-Typs
in eine Oberfläche eines halbisolierenden Substrats implantiert, das aus einem Verbindungshalbleiter wie GaAs besteht. Man bringt dann Quellen- und Senkenelektroden
in einen Ohmschen Kontakt mit der Oberfläche des Substrats und bildet dann eine Tor-Elektrode zur Herstellung eines Schottky-Übergangs. Transistoren, die
auf diese Art und Weise hergestellt werden, sind von B.W. Welch in einem Aufsatz
veröffentlicht, der "Gallium Arsenide Field Effect Transistor by lon Implantation"
lautet und im Journal of Applied Physics, Band 45, Nr. 8, Seiten 3685 - 3687,
August 1974 veröffentlicht wurde sowie durch R.G. Hunsperger in einem Aufsatz
mit dem Titel "Ion-Implanted Microwave Field Effect Transistors in GaAs",
der Zeitschrift Solid State Electronics, Band 18, Seiten 349 - 352.
Um den zerstörten Kristallaufbau wieder zu heilen, der durch implantierte Ionen
verursacht wurde, die in das Halbleitersubstrat implantiert wurden zwecks Bildung
der Halbleiterschicht und beim elektrischen Aktivieren der implantierten Ionen eines Leitfähigkeitstyps ist es bei Transistoren dieses Aufbaus notwendig, das
implantierte Substrat einem Vergütungsschritt zu unterziehen, bei dem das Substrat
130022/0648
12 073 8
auf eine hohe Temperatur von 800 - 900 C aufgeheizt wird. Diese Vergütungsbehandlung
bringt jedoch Schwierigkeiten mit sich: Zum Zeitpunkt des Hersteilens des halbisolierenden Halbleitersubstrats sind Restverunreinigungen wie Chrom, Silizium
und dergleichen im Substrat enthalten, und diese neigen dann zur Diffusion. Oder
können unerwünschte von außen kommende Verunreinigungen eindringen. Oder in einem bestimmten Bereich mit einer bestimmten Konzentration implantierte Störstellen
können dazu neigen, zu diffundieren. Wenn die Oberfläche des halbisolierenden Halbleitersubstrats der oben erwähnten hohen Temperaturen ausgesetzt wird, dann
kommt noch hinzu, daß sich die Oberfläche von Verbindungshalbleitern wie GaAs
oft abbaut. Wegen der unterschiedlichen beim Vergütungsschritt auftretenden Phänomene
ist es schwierig, einen Halbleiter mit hoher Reproduktionstreue zu erzeugen, der
gleichmäßige Dicke hat und Störstellen gleichmäßiger Konzentration aufweist. Dies
verursacht auch, daß die Abschaltspannung des Transistors streut und so die Eigenschaften
des Transistors sich verschlechtern.
Aufgabe der Erfindung ist es, einen Feldeffekt-Transistor und ein Verfahren zu seiner
Herstellung anzugeben, der bei hervorragenden Eigenschaften im obigen Sinne in integrierte Schaltungen eingebaut werden kann. Die Streuung der Vorabschaltspunnung
soll erheblich reduziert werden. Er soll sich für logische Schaltungen eignen und wenig elektrische Energie verbrauchen. Man soll bei ihm in der Lage
sein, die Größe des Kanals zu bestimmen.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Teile der
Ansprüche 1 und 4 gelbst.
130022/064 5
Unter anderem ist man bei Transistoren dieser Art nun in der Lage, gemäß der
Genauigkeit der verwendeten Maske beim Herstellen der Transistorvorrichtung die Abmessung des Kanals zu bestimmen.Der Transistor hat gleichmäßige Eigenschaften
und kann auch mit besseren Eigenschaften als bekannte Feldeffekt-Transistoren hergestellt werden.
130022/0648
12 073 10 ■ -..■
302482$
Nachfolgend werden bevorzugte Ausführungsbeispiele der Erfindung beschrieben .
In der Zeichnung zeigen:
Fig. 1 eine perspektivische Ansicht eines Ausführungsbeispiels eines Feldeffekt-Transistors
,
Fig. 2 einen Querschnitt längs der Linie H-Il von Fig. 1,
Fig. 3 eine Spannungs/Strom-Kennlinie, die man erhält, wenn die Elektroden
auf einem GaAs-Substrat vom P-Typ gebildet werden,
Fig. 4 eine Spannungs/Strom-Kenn I in ie für den Querschnitt, die man erhält,
wenn die Elektroden auf einem GaAs-Substrat vom N-Typ gebildet werden,
Fig. 5 A-
Fig. 5 F aufeinanderfolgende Schritte eines Herstellungsverfahrens des Transistors
vonFig. 1 und
Fig. 6 einen Querschnitt durch die Hauptteile eines abgewandelten Ausführungsbeispiels eines Feldeffekt-Transistors nach denFig. 1 und 2.
Ein Halbleiter-Substrat 211 wird aus einer Verbindung GaAs oder InP hergestellt.
Das Halbleiter-Substrat 211 hat eine Dicke von etwa 300 Mikron und einen hohen
spezifischen Widerstand von 10 Ohm cm oder mehr. Auf dem Halbleiter-Substrat 211
liegt eine Halbleiterschicht 212 vom N-Typ , die durch epitaxial es Wachstum aufgebracht
wurde und z. B. aus GaAs oder InP besteht. Die Halbleiterschicht 212 hat
eine Störstellenkonzentration von 5 X 10 Atome/cm beispielsweise und eine
Dicke von 0,1 bis 1 Mikron. Auf der Hauptoberfläche der Halbleiterschicht 212 sind
Metallschichten 213 und 214 vorgesehen, die aus Gold/Zinn oder Gold/Germanium
oder dergleichen sind und parallel zueinander mit einem geeigneten Abstand wie z.B.
5 bis 10 Mikron angeordnet sind und Quellen- und Senken-Elektroden darstellen.
130022/0641
12 073 11
Diese Metallschichten 213, 214 sind so angeordnet, daß sie in Chmschem Kontakt
mit der Halbleiterschicht 212 stehen. Eine größere Anzahl von Tor-Bereichen aus Halbleitermaterial vom P-Typ sind in der Halbleiterschicht 212 längs einer geraden
Linie etwa auf halber Strecke zwischen den Meta 11 schichten 213 und 214 vorgesehen,
erstrecken sich parallel hierzu und mit einem Abstand von z. B. 4 Mikron. Ihre Störig
O stellen-Konzentration ist etwa 1 bis 20 χ 10 Atome/cm . Diese Torbereiche 215 a
bis 215d werden durch Implantieren von Ionen aus Be, Cd oder Zn in die Halbleiterschicht
212 hineingebildet und haben im wesentlichen kreisförmigen Querschnitt.Sie
erstrecken sich von der Hauptoberfläche der Halbleiterschicht 212 entweder zur Stoßstelle
zwischen der Halbleiterschicht 212 und dem Halbleiter-Substrat 211 oder tiefer
in das Halbleiter-Substrat 211. Eine Metallschicht 217 aus Molybdän oder Chrom
dient als Tor-Elektrode, und zwar auf den Torbereichen 215a bis 215d und auf den
Kanal-Bereichen 212a bis 212c der Halbleiterschicht 212, die in den Abständen
zwischen den Torbereichen 215a bis 215d angeordnet sind, Die Metallschicht 217 steht in direktem Kontakt mit den Halbleiterbereichen 212a, 212b und 212c vom
N-Typ, die zwischen jedem Torbereich 215a bis 215d zwischengelagert sind, so daß
zwischen diesen ein Schottky-Übergang entsteht.
Anhand des Diagramms von Fig. 3 kann man nachweisen, daß sich ein Ohmscher
Kontakt zwischen den Metallschichten und den Torbereichen vom P-Typ ergibt.
Fig. 4 weist nach, daß sich ein Schottky-Übergang ergibt, wenn Metallschichten
auf einer Halbleiterschicht vom N-Typ aufgebracht werden.
Fig. 3 zeigt den Strom-Spannungsverlauf, den man erhält, wenn man die erste
12 073 12
Elektrode aus Mo macht, ihr 42 Mikron im Durchmesser und 0,2 bis 1,0 Mikron
in der Dicke gibt und sie auf einem Substrat aus GaAs vom P-Typ anordnet. Ferner hat man die zweite Elektrode aus Mo gemacht, ihr einen Innendurchmesser
von 52 Mikron und 0,2 bis 0,3 Mikron Dicke gegeben, sie konzentrisch auf der ersten kreisförmigen Elektrode angeordnet und eine Spannung zwischen der ersten
Elektrode angelegt, wobei die Störstellen-Konzentration an der Oberfläche des GaAs -
18 —*?
Substrats größer als 5 χ 10 cm war und jede Mo-Elektrode nach Erhitzung auf Temperaturen von 300 bis 500 C aus dem Vakuum niedergeschlagen wurde. Wie der lineare Strom-Spannungsverlauf zeigt, erhält man einen Ohmschen Koniakt, wenn die Elektroden auf einem GaAs-Substrat vom P-Typ gebildet werden.
Substrats größer als 5 χ 10 cm war und jede Mo-Elektrode nach Erhitzung auf Temperaturen von 300 bis 500 C aus dem Vakuum niedergeschlagen wurde. Wie der lineare Strom-Spannungsverlauf zeigt, erhält man einen Ohmschen Koniakt, wenn die Elektroden auf einem GaAs-Substrat vom P-Typ gebildet werden.
Fig. 4 zeigt den Strom-Spannungsverlauf, den man erhält, wenn man die ersten
und zweiten Elektroden ähnlich groß wie gemäß Fig. 3 auf einem GaAs-Substrat
17 " vom N-Typ bildet, das eine Störstellenkonzentration von weniger als 3 χ 10 cm
unter Bedingungen ähnlich von Fig. 3 hat und daran eine Spannung anlegt. Der Strom-Spannungsverlauf ist ähnlich einer Dioden-Kennlinie und zeigt an, daß ein
Schottky-Übergang zwischen den Elektroden und dem GaAs-Substrat vom N-Typ
gebildet werden, wenn die Elektroden auf diesem Substrat gebildet werden.
Nachfolgend werden die Eigenschaften beschrieben, die dieser Aufbau zusätzlich
zu denjenigen Eigenschaften hat, die aus der Tatsache herrühren, daß man in einem Halbleiter vom N-Typ einen säulenförmigen Torbereich vom P-Typ vorsieht.
Ein so aufgebauter Feldeffekt-Transistor hat folgende Vorteile :
130022/06 4*
073 13
3024828
1. Es werden hier ja eine größere Anzahl von Tor-Bereichen in einer Halbleiterschicht
gebildet, die aus einem Verbindungs-Halbleiter besteht und die auf einer halbisolierenden Halbleiterschicht gebildet ist, welch letztere aus einer
ähnlichen Verbindung von der Hauptoberfläche der Halbleiterschicht bis zum halbisolierenden Halbleiter gebildet ist. Es ist daher möglich, einen Feldeffekt-Transistor
gleichmäßiger Qualität bei hoher Steilheit zu erhalten , der sich zur Herstellung integrierter Schaltungen eignet. Bei ihm erstrecken sich die Verarmungszonen
von den Torbereichen, welche im wesentlichen rechtwinklig zur Halbleiterschicht 212 sich erstrecken und die im wesentlichen parallel zur
Dickenerstreckung der Halbleiterschicht 212 liegen und sich in Richtung auf
die gegenüberliegenden Halbleiter-Torbereiche erstrecken. Der Zustand der
Verarmungsschicht wird nunmehr genauer anhand vonFig. 2 beschrieben. Wegen KristalI-Defekten oder ungleicher Verteilung der Störstellen ist die Verarmungszone
in einem Bereich der Halbleiterschicht 212a nahe dem Substrat mehr oder weniger deformiert. Im normalen Zustand erstreckt sich die Verarmungszone weiter als andere Bereiche wegen der niedrigeren Konzentration von
N-Störstellen. Aus diesem Grund werden diese Bereiche miteinander etwas
früher als andere Bereiche verbunden. Diese Bereiche sind nur wenige hundert Angstroms vom Substrat entfernt, was erheblich weniger ist als die Dicke
(z.B. 1 Mikron ) der Halbleiterschicht 212. Unabhängig von einer Variation der Eigenschaften dieser Bereiche nahe des Substrats wird der Senkenstrom
-d.h. die Tor-Charakterisitik - durch den Zustand der Verlängerung relativ
gleichmäßiger Verarmungszonen in Bereichen bestimmt, die sich von den Bereichen nahe dem Substrat unterscheiden. Man erhält dadurch Transistoren
gleichmäßiger Eigenschaften. Weiterhin: Gemäß der Erfindung erstrecken sich
130022/06U
073 14 -
302482$
die Verarmungszonen in entgegengesetzter Richtung. Selbst wenn man die Dicke
der Halbleiterschicht extrem auf einige hundert Angström beispielsweise reduziert,
damit man logische Transistoren geringen Leistungsbedarfs erzeugen kann, so haben Kristall-Defekte oder ungleichmäßige Verteilung der Störstellen-Konzentration
in Dickenrichtung keinen Einfluß auf die Tor-Abschalteigenschaften.
Man kann damit Feldeffekt-Transistoren erzeugen, die einen geringeren Leistungsbedarf als bekannte Transistoren haben.
2. Da es möglich ist, die Kanalbreite entsprechend dem Raum zwischen den Torbereichen
zu bestimmen, kann die Tor-Sfeuereigenschaft des Transistors durch
die Genauigkeit einer Maske bestimmt werden, die zur Bildung der Torbereiche verwendet wird.
Ferner: Da die Dicke zwecks Bestimmung der Breite des Kanals gemäß dem
Stand der Technik nicht vorbestimmt war, ist es |etzt möglich, sich irgendeine
Dicke der Halbleiterschicht auszuwählen, so daß man ohne weiteres einen Feldeffekt-Transistor
mit dem erwünschten Stromwert herstellen kann.
3. Die Torbereiche an beiden Enden der Torbereichanordnung sind so an Peripherien
oder Grenzgebieten des Transistorgebiets angeordnet, daß es nun möglich ist, einen Transistor zu erhalten, der durch den Aufbau in der Peripherie des
Transistorbereichs nicht beeinflußt wird.
4. Da - wie oben beschrieben - die Torbereiche an beiden Enden deren Anordnung
an den Peripherien des Transistorbereichs angeordnet sind, ist es nunmehr
möglich, die Tor-Steuereigenschaften davor zu bewahren, daß sie von den Seitenwänden beeinflußt werden, die sich bilden, wenn der Transistor als
Mesa-Typ ausgebildet ist.
5. Indem man die Torbereiche an den Peripherien des Transistorbereichs anordnet,
130022/0645
073 15
ist es auch dann möglich - selbst wenn die Genauigkeit der Maske, die zur
Bildung der Peripherien des Transistors mehr oder weniger abnimmt - trotzdem Transistoren hoher Steilheit mit den erwünschten Eigenschaften zu erzielen.
Dieser Vorteil kann noch vergrößert werden, indem man die Abmessung der Torbereiche
größer macht, die in Kontakt mit der Peripherie in der Richtung der Reihe der Torbereiche sich erstreckt.
6. Die Metallschicht 217, die die Torelektrode umfaßt, bildet einen Schottky-Übergang
216a, 216b und 2Iac zusammen mit Halbleiterbereichen vom N-Typ
selbst dann, wenn die Metallschicht 217 nicht notwendigerweise auf den Torbereichen
215a bis 215d , sondern auf Halbleiterbereichen 212a bis 212c vom
N-Typ aufgebracht wird, welche sowohl zwischen den Torbereichen vom P-Typ
angeordnet sind als auch auf dem N-Typ-Bereich, der jede der Halbleiter-Torbereiche
umgibt. Der Übergang kann als Torübergang zusammen mit den säulenförmigen P-N-Übergängen 217a , 217b, 217c und 217d verwendet werden,
die aus den säulenförmigen Torbereichen und den benachbarten N-Typ-Bereichen
gebildet werden. Wenn eine bestimmte Vorspannung an die Torelektrode angelegt wird, dann erstrecken sich die Verarmungszonen 218a bis 218d vom P-N-Übergang
zwischen dem P-Torbereich und dem N-Halbleiterbereich in paralleler
Richtung zur Hauptoberfläche,und weiterhin erstrecken sich die Verarmungszonen 219a bis 219c von den Schottky-Übergängen 216a bis 216c in Richtung
der Dicke der Halbleiterschicht 212 oder in Richtung des halbisolierenden Substrats 211. Diejenigen Bereiche der Verarmungszonen 218a bis 218d, die
näher am Halbleitersubstrat 211 sind, erstrecken sich vor deren anderen Bereiche.
Wenn daher eine Vorspannung angelegt wird, so daß sich Verarmungszonen
130022/06A5
073 16
bilden, wie sie gestrichelt in Fig. 2 dargestellt sind, und wenn die Störspannung
ansteigt, dann schrumpfen die gestrichelt eingekreisten Bereiche weiter, so daß man in den Sperrzustand kommt. In anderen Worten: Selbst wenn der
Halbleiter-Torbereich seine kleinste Größe hat, muß die darauf gebildete
Metallschicht 217 keineswegs die Herstellgenauigkeit entsprechend der Größe der Oberfläche des säulenförmigen Bereichs haben. Dementsprechend kann
- wie unten beschrieben - das Herstellungsverfahren vereinfacht werden.Es
braucht wohl nicht besonders darauf hingewiesen zu werden, daß in Fällen wie diesem die Verarmungsschicht vom Schottky-Übergang nicht unbedingt das
halb isolierende Substrat 211 erreichen muß. Der Transistoraufbau als ganzer
kann ebenso vereinfacht werden, weil die die Torelektrode umfassende Metallschicht
217 dem Transistor einverleibt werden kann, indem man diesen auf
die Halbleiterschicht 212 einschließlich der halbieitenden Torbereiche setzt.
Fig. 5 A bis Fig. 5 F zeigt ein Ausführungsbeispiel des Herstellungsverfahrens
des Feldeffeki^Transistors nach den Fig. 1 und 2. Zunächst wird ein halbisolierendes
Substrat 230 präpariert, das einen Verbindungshalbleiter aus GaAs oder dergleichen
umfaßt und einen spezifischen Widerstand von mehr als 10 Ohm · cm und eine Dicke von 200 bis 400 Mikron hat. Dann wird auf der Hauptoberfläche
des Substrats 230 eine Halbleiterschicht 231 vom N-Typ gebildet, die
aus einem solchen Verbindungshalbleiter wie GaAs besteht, eine Störstellenkonzentration
an der Oberfläche von 10 bis 3 c 10 cm und eine Dicke von 0,1 bis 1 Mikron hat. Bei diesem Ausführungsbeispiel ist die Störstellenkonzentration
der Halbleiterschicht in ihrer Spanne insofern bestimmt, als ein
130022/0641
073 17
Schottky-Übergang zwischen der Halbleiterschicht und der darauf angeordneten
Metal !schicht zu bilden ist. Beispielsweise wird die Halbleiterschicht 231
durch epitaxialen Niederschlag gebildet, wie dies Fig. 5 A zeigt. Dann wird
auf der Halbleiterschicht 231 vom N-Typ eine Foto-Resish-Schicht 233 mit einer
Dicke von 0,5 bis 3 Mikron gebildet. Längs einer Linie aufgereiht wird durch
das Foto-Ätzverfahren in die Fotoresist-Schicht 233 eine Anzahl von Fenstern
233a bis 233d eingebracht. Die Öffnungen bei diesem Ausführungsbeispiel sind kreisförmig und haben gleichmäßigen Abstand, wie dies Fig. 5 B zeigt.
In Richtung des Pfeils P werden dann Ionen als P-Störstellen wie z. B. Be,
Zn oder Ql implantiert, indem man die Fotoresisi^Schicht 233 mit ihren
Öffnungen als Maske verwendet. In diesem Fall kann die Implantationsenergie
14 -2 150 KeV sein und die Dosis an Störstellen kann 5 χ 10 cm sein. Als Ergebnis
hiervon werden die Ionen in die Halbleiterschicht 231 implantiert und weiterhin
in die obere Schicht des halbisolierenden Substrats 230, welches darunter liegt,
und zwar über die Öffnungen 233a bis 233d, so daß sich implantierte Bereiche
234a, 234b, 234c und 234d in Bereichen entsprechend den Bereichen 233a bis 233d von Fig. 5 C bilden. Indem man ein Fotorestist-Entfernungsmittel verwendet, wird dann die Fotoresist-Schicht 233 weggeätzt. Das Substrat wird
dann während 20 bis 60 Minuten bsi einer niederen Temperatur von 500 bis 600 C vergütet, wodurch die implantierten Bereiche 234a bis 234d aktiviert
werden und die Fäden beseitigt werden, die durch die Implantation hervorgerufen wurden. Ferner wird dadurch erreicht, daß die implantiertenBereiche
in den P-Typ-Torbereichen 235a bis 235d die gleichen Oberflächenstörstellenkonzentrationen
bei mehr als 5 X 10^ cm" .
130Ö22/064S
073 18
Als Ergebnis hiervon wird zwischen den Torbereichen 235a bis 235d vom P-Typ
und dem Rest der Schicht oder dem Halbleiterbereich 231a in der Halbleiterschicht
231 gemäß Fig. 5 D ein P-N-Übergang gebildet
Die Oberfläche der Halbleiterschicht 231 wird durch schwaches Ätzen auf die
Dicke von 10 bis 100 Angström gebracht. Als bekannte Ätzlösung kann eine
Mischung von Schwefelsäure, Wasserstoff-Peroxid und Wasser verwendet werden.
Als nächste Stufe wird eine Metallschicht in Gestalt eines Streifens 240
auf den Torbereichen 235a bis 235d der Halbleiterschicht 231 und auf dem Halbleiterbereich 231 α vom N-Typ gebildet, welche zwischen den Torbereichen
liegt. Die Metallschicht 240 besteht beispielsweise aus einem solchen Metall wie Mo oder Cr und dient als Torelektrode. Die Metallschicht 240 wird mit
einer Dicke von 0, 1 bis 1 Mikron durch Vakuumniederschlag bei einer Temperatur
von 300 bis 500°C gemäß Fig. 5 E gebildet.
Die MetalIschkht 240 kann inaner Richtung senkrecht zu ihrem Querschnitt
niedergeschlagen werden und erstreckt sich über die Torbereiche 235a bis 235d vom P-Typ hinaus.
Es werden dann Metallschichten 242 und 243 in einer Weise gebildet, so daß
sich die Metallschichten zu beiden Seiten der streifenförmigen Metallschicht 240 befinden und eine geeignete Entfernung von den Torbereichen haben und
parallel zur Reihenrichtung der Torbereiche 235a bis 235d angeordnet sind,
13002 2/0645
073 19
3Q2482S
wie dies Fig. 5 F zeigt. Fig. 5 F zeigt das Substrat, dessen Querschnitt in Fig. 5E
gezeigt ist, wenn es Icings der Linie F-F geschnitten wird. Die Metallschichten 242 und 243 werden beispfelsweise aus einer Au-Ge-Legierung gebildet und
dienen als Quellen- und Senken-Elektroden für den herzustellenden Feldeffekt-Transistor.
Die Metallschichten 242 und 243 werden mit einer Dicke von 0,1 bis 0,3 Mikron niedergeschlagen. Dies kann z. B. durch eine bekannte
Vakuum-Niederschlagsmethode geschehen, und dann werden sie während einiger Sekunden bis einiger Minuten bei Temperaturen von 400 bis 500 C gesintert.
Die so erhaltene Konfiguration des Transistors ist identisch mit derjenigen, die
in Fig. 1 gezeigt wurde .
Bei diesem Ausführungsbeispiel werden die Quellen- und Senkenelektroden nach
der Bildung der Tor-Elektrode hergestellt. Wenn daher die metallischen Schichten 242 und 243 , die die Quellen- und Senkenelektroden später abgeben
sollen, hergestellt werden, kann die Herstellungsgenauigkeit sich auf einem relativ niedrigen Niveau befinden. Aus diesem Ausführungsbeispiel geht auch
leicht hervor, daß die Tor-Elektroden nach den Quellen- und ^enkenelektroden
gebildet werden können.
Beim Ausführungsbeispiel nach den Fig. 1 und 2 können Metalle wie Mg, Li,
Zn, Be oder Cd auf der Oberfläche jedes Torbreichs 215a, 215b vom
P-Typ in der gleichen Weise aufgebracht werden, wie dies Fig . 6 zeigt,
und zwar entweder durch Diffusion oder Implantations-Techniken bei der Herstellung
von P oder P -Halbleiterbereichen, um den Ohmschen Kontakt
130022/064S
12073 20
zwischen den Torbereichen 215a, 215b .. vom P-Typ und der Metallschicht
für die Tor-Elektrode 217 sicherzustellen.
Darüberhinaus können Be-oder Cd-Ionen implantiert werden, und dann auf
den Oberflächen der Halbleiterbereiche 212a , 212b vom N-Typ
vergütet werden, so daß kompensierte N Oberflächen 252a, 252b
gemäß Rg. 6 sich bilden.
Darüberhinaus können auch O - oder Proton-Ionen in die Oberflächen der
Halbleiterbeeiche 212a , 212b .... vom N-Typ implantiert werden. In diesem
Falle isolieren die entstehenden Oberflächenbereiche 252a, 252b ... auf den
Halbleiterbereichen 212a, 212b .... vom N-Typ gemäß Fig. 6 im wesentlichen
die Tor-Metall-Elektrode 217 von den Halbleiterbereichen 212a7 212b ...
vom N-Typ in einer solchen Weise, daß die Torsteuerspannung größer sein kann als beim Ausführungsbeispiel mit dem Schottky-Übergang im Durchlaßbereich.
Die Ausführungsform nach Fig. 6 ermöglicht, daß die Metallschicht für die
Tor-Elektrode aus einem beliebigen Metall hergestel11 werden kann.
130022/064S
Claims (7)
- PATENTANWALT DIPL.- ING. ULRICH KINKELIN Sindelfingen -Auf dem Goldberg- Weimarer Str. 32/34 -Telefon 07031/86501Telex 7265509 rose d25. Juni 1980 12 073Patentansprüche:\J Feldeffekt-Transistor mit einer halbisolierenden Schicht aus einem Verbindungshalbleiter, mit einer Verbindungshalbleiterschicht eines ersten Leitfähigkeits- typs auf der halbisolierenden Schicht, gekennzeichnet durch folgende Merkmale:a) Es sind mindestens zwei Halbleiter-Torbereiche eines zweiten Leitfähigkeitstyps vorgesehen, der sich vom ersten Leitfähigkeitstyp unterscheidet und die sich von einer Hauptoberfläche der Halbleiterschicht im wesentlichen bis zur halbisolierenden Schicht erstrecken und die einen Abstand voneinander haben.b) Es sind Quellen- und Senkenelektroden zu beiden Seiten der Halbleiter-Torbereiche vorgesehen und haben mit diesen einen Ohmschen Kontakt.c) Es ist eine Torelektrodenvorrichtung vorgesehen, die einen Ohmschen Kontakt mit den Halbleiter-Torbereichen hat und die weiterhin einen Schottky-Kontakt mit der Halbleiterschicht hat, die zwischen den Halbleiter-Torbereichen angeordnet ist.d) Ein Peripheriebereich eines resultierenden Transistors ist in Kontakt mit mindestens zwei der Halbleiter-Torbereiche.130022/06AgORIGINAL INSPECTED073 2
- 2. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß aufeiner Hauptoberfläche der Halb leiter-Torbereiche geformte Halbleiter-Torbereiche eines Typs vorgesehen sind, der identisch mit den Halbleiter-Torbereichen ist, jedoch eine Störstellenkonzentration hat, die höher als diejenige der Halbleiter-Torbereiche ist.
- 3. Feldeffekt-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf einer Hauptoberfläche des Halbleiters, der in einem Schottky-Kontakt mit den Torelektroden-Vorrichtungen steht, Halbleiterbereiche eines Typs gebildet sind, der identisch mit der Halbleiterschicht ist, jedoch eine Störstellen konzentrat ion hat, die niedriger ist als diejenige der Halbleiterschicht.
- 4. Verfahren zur Herstellung eines Feldeffekh-Transistors, gekennzeichnet durch folgende Schritte:a) Es wird eine halbisolierende Schicht aus einem Verbindungshalbleiter gebildet sowie eine Halbleiterschicht eines ersten Leitfähigkeitstyps auf der halbisolierenden Schicht.b) Es werden mindestens zwei Halbleiter-Torbereiche eines zweiten Leitfähigkeitstyps gebildet, der unterschiedlich ist vom ersten Leitfähigkeitstyp und die sich von der Hauptoberfläche der Verbindungshalbleiterschicht im wesentlichen bis zur halbisolierenden Schicht erstrecken und die voneinander einen Abstand haben, wobei Störstellen eines Leitfähigkeitsiyps implantiert werden, der sich vom ersten Leitfähigkeitstyp im oberen Bereich der Hauptoberfläche unterscheidet.130022/0646ORlGlNAl3024828073 3c) Es werden zu beiden Seiten der Halbleiter-Torbereiche als auch auf den Halbleiter-Torbereichen Torelektroden, Quellenelektroden und Senkenelektroden gebildet, indem Metallschichten aufgebracht werden, die in Ohmschem Kontakt mit diesen stehen.d) Dieser zweite Schritt umfaßt ein Verfahren, mit dem die mindestens zwei HaIWeiter-Torbereiche so angeordnet sind, daß sie in Kontakt mit einem Peripherie-Bereich eines resultierenden Transistors stehen,und der dritte Schritt umfaßt ein Verfahren zum Aufbringen der Metallschicht, die als Tor-Elektrode verwendet werden soll, so daß sie in Ohmschem Kontakt mit den Halbleiter-Torbereichen steht und weiterhin in einem Schottky-Kontakt mit der Halbleiterschicht steht, die zwischen den HaIWeiter-Torbereichen angeordnet ist.
- 5. Verfahren nach Anspruch A1 dadurch gekennzeichnet, daß die Quellen- und Senkenelektroden gebildet werden, nachdem die Torelektrode während des dritten Herstellungsschritts gebildet wurde.
- 6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der zweite Schritt weiterhin ein Verfahren einschließt, bei dem man Bereiche hoher Konzentration aus einer Verunreinigung desjenigen Typs bildet, der identisch mit dem Typ der Halbleiter-Torbereiche auf deren Hauptoberfläche ist.
- 7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß der zweite Schritt einen Prozeß umfaßt, bei dem ein Bereich mit einer130022/06ABORIGINAL INSPECTED073 4Konzentration gebildet wird, die niederer als diejenige anderer Halbleiterschichten auf der Oberfläche derjenigen Halbleiterschicht ist, die zwischen den Halbleiter-Torbereichen liegt.130022/0641
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15345179A JPS5676576A (en) | 1979-11-26 | 1979-11-26 | Semiconductor device and manufacture thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3024826A1 true DE3024826A1 (de) | 1981-05-27 |
DE3024826C2 DE3024826C2 (de) | 1985-05-09 |
Family
ID=15562833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803024826 Expired DE3024826C2 (de) | 1979-11-26 | 1980-07-01 | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS5676576A (de) |
CA (1) | CA1139893A (de) |
DE (1) | DE3024826C2 (de) |
GB (1) | GB2065967B (de) |
NL (1) | NL189534C (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2501913A1 (fr) * | 1981-03-10 | 1982-09-17 | Thomson Csf | Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor |
KR920022546A (ko) * | 1991-05-31 | 1992-12-19 | 김광호 | 모오스 트랜지스터의 구조 및 그 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2728532A1 (de) * | 1977-06-24 | 1979-01-11 | Siemens Ag | Sperrschicht-feldeffekttransistor |
DE3015158A1 (de) * | 1979-04-21 | 1980-10-30 | Nippon Telegraph & Telephone | Feldeffekt-transistor-vorrichtungen und verfahren zu ihrer herstellung |
-
1979
- 1979-11-26 JP JP15345179A patent/JPS5676576A/ja active Pending
-
1980
- 1980-06-23 CA CA000354607A patent/CA1139893A/en not_active Expired
- 1980-07-01 DE DE19803024826 patent/DE3024826C2/de not_active Expired
- 1980-07-03 GB GB8021812A patent/GB2065967B/en not_active Expired
- 1980-07-09 NL NL8003944A patent/NL189534C/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2728532A1 (de) * | 1977-06-24 | 1979-01-11 | Siemens Ag | Sperrschicht-feldeffekttransistor |
DE3015158A1 (de) * | 1979-04-21 | 1980-10-30 | Nippon Telegraph & Telephone | Feldeffekt-transistor-vorrichtungen und verfahren zu ihrer herstellung |
Non-Patent Citations (1)
Title |
---|
IEEE Transactions on Microwave Theory and Techniques, Bd. MTT-24, 1976, S. 279-300 * |
Also Published As
Publication number | Publication date |
---|---|
CA1139893A (en) | 1983-01-18 |
JPS5676576A (en) | 1981-06-24 |
GB2065967A (en) | 1981-07-01 |
GB2065967B (en) | 1983-07-13 |
NL189534C (nl) | 1993-05-03 |
DE3024826C2 (de) | 1985-05-09 |
NL8003944A (nl) | 1981-06-16 |
NL189534B (nl) | 1992-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
EP0879481B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE3856545T2 (de) | Halbleiterbauelement mit isoliertem Gatter | |
EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE10025264A1 (de) | Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung | |
EP0033003B1 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE3709708C2 (de) | Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors | |
DE69020160T2 (de) | Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger. | |
DE69518178T2 (de) | Dünnfilmtransistor mit einer Drainversatzzone | |
DE3636249A1 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor | |
DE3686089T2 (de) | Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor. | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE3850219T2 (de) | Herstellungsverfahren eines integrierten Infrarot-Photodetektors. | |
DE3015782A1 (de) | Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben | |
DE3789372T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE102008035537B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Bildung | |
DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
DE69113673T2 (de) | Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung. | |
DE3688318T2 (de) | Feldeffekttransistor. | |
DE2533460A1 (de) | Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren | |
DE69212897T2 (de) | Herstellungsverfahren für MIS-Halbleiterbauelement | |
DE2752335A1 (de) | Verfahren zur herstellung eines sperrschicht-feldeffekttransistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO, |