DE2846671A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2846671A1
DE2846671A1 DE19782846671 DE2846671A DE2846671A1 DE 2846671 A1 DE2846671 A1 DE 2846671A1 DE 19782846671 DE19782846671 DE 19782846671 DE 2846671 A DE2846671 A DE 2846671A DE 2846671 A1 DE2846671 A1 DE 2846671A1
Authority
DE
Germany
Prior art keywords
zone
phosphorus
diffusion
polycrystalline silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782846671
Other languages
English (en)
Other versions
DE2846671C2 (de
Inventor
Hiroshi Inoue
Shigeru Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12756677A external-priority patent/JPS5461489A/ja
Priority claimed from JP13409677A external-priority patent/JPS5467778A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2846671A1 publication Critical patent/DE2846671A1/de
Application granted granted Critical
Publication of DE2846671C2 publication Critical patent/DE2846671C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, etwa eines Transistors, mit einer n-Typ-Zone in einer p-Typ-Zone.
Bei Halbleitervorrichtungen, wie Transistoren, wird ein Emitterbereich bzw. eine Emitterzone durch Eindiffundieren von Arsen mit niedriger Diffusionsgeschwindigkeit hergestellt, um einen flachen Emitter-Basis-Ubergang zu bilden. Die Dampfdiffusion des giftigen Arsens ist jedoch mit Gefahren verbunden. Andererseits entstehen bei der Festarsendiffusion unter Verwendung von mit Arsen dotiertem Silikatglas (AsSG) häufig Gitterfehler oder -fehlstellen an der Grenzschicht zwischen dem Glas und dem Substrat, die eine Verschlechterung der elektrischen Eigenschaften hervorrufen. Außerdem
909818/091 1
vermögen Transistoren mit einer unter Verwendung von Arsen ausgebildeten Emitterzone nur eine sehr niedrige Emitter-Basis-Sperrspannung auszuhalten.
Zur Vermeidung der geschilderten Mangel bei der Arsendiffusion ist bereits die Verwendung von Phosphor als Premdatom vorgeschlagen worden. Da Phosphor jedoch im Vergleich zu Arsen einen erheblich höheren Diffusionskoeffizienten besitzt, ist bei seiner Anwendung ein Niedertemperatur-Diffusionsverfahren erforderlich. Eine solche Niedertemperaturdiffusion erlaubt zudem keine zufriedenstellende Getterbehandlung von Alkalimetallen, wie Natrium, die an der Grenzfläche zwischen einem Isolierfilm und dem Halbleitersubstrat vorhanden sein können. Beim Einpflanzen von Phosphorionen in das HaIbleitersubtrat nach dem Ionenimplantationsverfahren müssen diese Phosphorionen außerdem nach dem Implantieren (Spicken) bei einer Temperatur von etwa 950 - 10000C aktiviert werden. Durch diese Hochtemperaturbehandlung wird aber das Fremdatom erneut diffundiert (rediffused), so daß eine genaue Steuerung der Diffusionstiefe unmöglich wird.
Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens zur Herstellung einer Halbleitervorrichtung unter Gewährleistung einer für Phosphor charakteristischen Wirkung durch Verwendung von Phosphor als Diffusionsfremdatom bei gleichzeitiger höchst genauer Steuerung der Diffusionstiefe unter einfachen Diffusionsbedingungen.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Maßnahmen gelöst.
Im folgenden sind bevorzugte Ausführungsbeispiele der
909818/0911
Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1E schematische Schnittansichten zur Verdeutlichung des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleitervorrichtung,
Fig. 2 und 3 graphische Darstellungen zur Veranschaulichung der Beziehung zwischen der Phosphordiffusionszeit und der Diffusionstiefe beim erfindungsgemäßen Verfahren und bei einem bisherigen Verfahren,
Fig. 4A bis 4D den Fig. 1A bis 1E ähnelnde Ansichten zur Verdeutlichung eines anderen Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
Fig. 5A bis 5E den Fig. 1A bis 1E ähnelnde Darstellungen der Verfahrensschritte bei einem weiteren Ausführungsbeispiel der Erfindung,
Fig. 6A bis 6F schematische Schnittansichten zur Darstellung der Verfahrensschritte bei noch einem weiteren Ausführungsbeispiel der Erfindung, und
Fig. 7 eine graphische Darstellung der Beziehung zwischen der Diffusionstiefe der Emitterzone jedes Transistors der Halbleitervorrichtung und der Diffusionszeit.
Die Fig« 1A bis 1E sind Schemadarstellungen für die Herstellung eines npn-Planartransistors. Zunächst wird durch Dampfdiffusion selektiv Bor in die eine Seite eines n-Siliziumsubstrats 10 eindiffundiert, um eine
909818/091 1
schutzringförmige p-Basiszone 11 mit einem flachen Mittelteil 11a auszubilden. Die eine Seite des Substrats
10 wird nach dem thermischen Oxydationsverfahren mit einem Siliziumdioxid- bzw. Isolierfilm 12 bedeckt, worauf eine öffnung 12a ausgebildet wird, über welche ein Teil der Oberseite des Mittelteils 11a der Basiszone
11 (nach außen hin) freiliegt. Danach wird das so geformte Gebilde einer oxidierenden Atmosphäre aus Phosphoroxychlorid bei 9500C ausgesetzt, so daß auf dem über die öffnung 12a freiliegenden Teil der Oberseite des Mittelteils 11a Phosphor abgelagert wird. Bei diesem Ablagerungsvorgang dringt der Phosphor geringfügig in den Oberteil des Mittelteils 11a ein, so daß eine flache n-Zone 13 mit hoher Fremdatomkonzentration und einer Tiefe von etwa 0,1 um entsteht (vergl. Fig. 1A). Eine bei dieser Ablagerung auf der Oberfläche der n-Zone gebildete Phosphorglasschicht kann mit verdünnter Flußsäure abgetragen werden, um Schwierigkeiten bei den nachfolgenden Verfahrensschritten zu vermeiden.
Als nächstes wird durch Aufdampfen von Silizium bei 6500C eine polykristalline Siliziumschicht 14, die nicht zwangsläufig Fremdatome enthält, auf der Siliziumdioxidschicht 12 und der n-Zone 13 in einer Dicke von etwa 4000 A geformt (vergl. Fig. 1B).
Anschließend wird durch Niedertemperatur-Aufdampfen von Silizium eine Siliziumdioxidschicht 15 mit einer Dicke von etwa 5000 A auf der polykristallinen Siliziumschicht 14 hergestellt. Das so hergestellte Gebilde wird hierauf 10 - 15 min lang bei einer Temperatur von etwa 10000C einer Phosphoroxychloridatmosphäre ausgesetzt, um gemäß Fig. 1C eine mit Phosphor dotierte Siliziumglasschicht 16 auf der Oberfläche der Siliziumdioxidschicht 15 zu bilden. Da während der Bildung der
909818/0911
~ JT -
Siliziumglasschicht 16 im Bereich der Grenzfläche zwischen dem Siliziumsubstrat 10 und der Siliziumdioxidschicht 1 2 vorhandene Alkalimetalle von der Siliziumglasschicht 16 absorbiert werden, wird dieser Formvorgang als Getterverfahren oder -behandlung bezeichnet.
Danach werden die Getter- oder mit Phosphor dotierte Siliziumglasschicht 16 und die Siliziumdioxidschicht 15 nacheinander durch Ätzen abgetragen. Das dabei erhaltene Gebilde wird hierauf 40 min lang auf 10000C erwärmt, um Phosphor in die n-Zone 13 einzudiffundieren und dabei gemäß Fig. 1D eine n-Emitterzone 17 in der Basiszone 11 auszubilden. Diese Phosphordiffusion erfolgt in der Weise, daß mehr Phosphor auch in die polykristalline Siliziumschicht 14 eindiffundieren kann, weil der Diffusionskoeffizient des polykristallinen Siliziums wesentlich größer ist als derjenige von Einkristall-Silizium.
Wahlweise kann die Phosphordiffusion erst nach dem Abtragen der phosphordotierten Siliziumglasschicht 16 erfolgen, worauf die Siliziumdioxidschicht 15 abgetragen werden kann.
Gemäß Fig. 1E wird sodann eine polykristalline Siliziumelektrode 18 durch Wegätzen der polykristallinen Siliziumschicht, außer im Bereich auf der und um die Emitterzone 17 herum, hergestellt. Da die auf diese Weise ausgebildete Emitterelektrode 18 ausreichend mit Phosphor dotiert ist, wird ihre Transistor-Durchschaltcharakteristik nicht beeinträchtigt, und es besteht keine Gefahr für ein Eindringen der Elektrode in die Emitterzone, wie dies beispielsweise bei der Ausbildung einer Aluminiumelektrode der Fall ist. Bei dem auf diese Weise hergestellten npn-Transistor betragen der Emittererdungsstrom-Ver-
9098 18/0911
Stärkungsfaktor ß = 100 und V--,- =f^25 V.
L. Ji (J
Die Fig. 2 und 3 veranschaulichen die Beziehung zwischen der Phosphordiffusionszeit und der Diffusionstiefe der Emitterzone. In diesen Figuren sind die Diffusionstiefe der Emitterzone auf der Ordinate und die Diffusionszeit auf der Abszisse aufgetragen.. Die Fig. 2 und 3 gelten für DiffusionsteiHperaturen von 10000C bzw» 9500C. Die Kurven P und R gemäß Fig. 2 und 3 gelten für das vorstehend beschriebene Verfahren gemäS der Erfindungr während die Kurven Q und S für ein bisheriges Verfahren gelten, bei dem bei der Emitterdiffusion keine polykristalline Siliziumschicht angewandt wird..
Beim vorstehend beschriebenen Verfahren gemäß der Erfindung kann, wie aus den Fig. 2 und 3 hervorgeht,, die Steuerung der Diffusion wesentlich verbessert x^erden, weil die Diffusionsgeschwindigkeit des Phosphors bei gleicher Diffusionszeit halbiert ist. Selbstverständlich kann der Getterfilm bei hoher Temperatur von 950 - 10000C geformt werden, so daß eine zufriedenstellende Getterwirkung erzielt wird.
Obgleich vorstehend die Herstellung eines Planartransistors beschrieben ist, ist die Erfindung auch auf ein Verfahren zur Herstellung anderer Halbleitervorrichtungen anwendbar. Im folgenden ist die Erfindung daher in Verbindung mit einem Verfahren zur Herstellung beispielsweise eines Feldeffekttransistors bzw. FETs beschrieben.
Dabei wird zunächst ein n-Siliziurasubstrat 20 vorbereitet, in welchem durch selektives Eindiffundieren von Bor eine p-Zone gebildet wird. Sodann wird die eine Seite des Substrats 20 durch thermische Oxydation mit einer Siliziumdioxidschicht 22 bedeckt;, worauf Teile
909818/091 1
der Schicht 22 auf einem Inselbereich 21 und auf dem Substrat durch Ätzen unter Bildung von öffnungen 22a und 22b abgetragen werden. Anschließend wird das Gebilde einer oxidierenden Atmosphäre aus Phosphoroxychlorid von 9500C ausgesetzt, wobei auf den betreffenden (unbedeckten) Abschnitten des Inselbereichs 21 und des Substrats 20 Phosphor ablagert und dadurch gemäß Fig. 4A in diesen Bereichen hochkonzentrierte n-Zonen 23 gebildet werden.
Anschließend wird wie beim vorher beschriebenen Ausführungsbeispiel das auf der n-Zone 23 befindliche Phosphorglas mit verdünnter Flußsäure entfernt, worauf gemäß Fig. 4B eine polykristalline Siliziumschicht 24 auf den n-Zonen 23 und der Siliziumdioxidschicht 22 ausgebildet wird. Weiterhin werden nacheinander eine Siliziumdioxidschicht und eine phosphordotierte Siliziumglasschicht auf der polykristallinen Siliziumschicht 24 gebildet, einer Getterbehandlung unterworfen und dann durch Ätzen abgetragen. Das so hergestellte Gebildet wird 40 min lang bei 10000C erwärmt, so daß der in der η-Zone 23s enthaltene Phosphor unter Bildung von pn-Ubergängen 25 flach in den Inselbereich 21 und in das Substrat 20 und außerdem in die polykristalline Siliziumschicht eindiffundiert.
Sodann werden gemäß Fig. 4C eine Gate-Elektrode 26 und eine Backgate-Elektrode 27 in der Weise gebildet, daß durch selektives Ätzen die polykristalline Siliziumschicht 24 bis auf bestimmte Abschnitte abgetragen wird.
Sodann werden Abschnitte der Siliziumdioxidschicht 22 auf dem Inselbereich 21 zu beiden Seiten der Gate-Elektrode 26 weggeätzt, um öffnungen 22c und 22d für die Herstellung von Source- und Drain-Elektroden vorzusehen (vergl. Fig. 4D). Danach werden Source- und Drain-Elektrode
909818/0911
getrennt nach einem üblichen Verfahren, z.B. Aufdampfen und selektives Ätzen von Aluminium, hergestellt, so daß ein Sperrschicht-Feldeffekttransistor erhalten wird.
Nachstehend ist ein weiteres Ausführungsbeispiel anhand von Fig. 5A bis 5E beschrieben.
Auf der einen Seite eines Einkristall-Siliziumsubstrats 30 vom n-Leit(fähigkeits)typ als Kollektor wird eine p-Basiszone 31 ausgebildet. Durch eine öffnung in einer Siliziumdioxidschicht 33 hindurch wird durch Ionenimplantation von Phosphor oder durch Wärmebehandlung in einer oxidierenden Phosphoratmosphäre eine n-Zone 32 mit hoher Fremdatomkonzentration ausgebildet. Hierauf wird gemäß Fig. 5A eine polykristalline Siliziumschicht 34 auf die n-Zone 32 und die Siliziumdioxidschicht 33 aufgedampft. Danach wird die polykristalline Siliziumschicht 34 durch Plasmaätzen teilweise abgetragen, um gemäß Fig. 5B eine Emitterelektrode zu bilden.
Anschließend wird auf der Emitterelektrode 35 und auf der Siliziumdioxidschicht 33 eine Siliziumdioxidschicht 36 vorgesehen, die daraufhin durch Wärmebehandlung in einer Phosphoroxychloridatmosphäre sur Erzielung eines Gettereffekts gemäß FIg0 5C mit einer phosphordotierten Siliziumglasschicht belegt wird.
Nach dem Wegätzen der Getterschicht 37 wird das entstandene Gebilde 40 min lang auf etwa 10000C erwärmt, um den Phosphor in die n-Zone 32 im Basisbereich 31 eindiffundieren zu lassen und dabei gemäß Fig. 5D eine flache Emitterzone 38 vom n-Leittyp zu bilden.
909818/091 1
Schließlich werden Abschnitte der Siliziumdioxidschichten 33, 36 abgetragen und hierdurch teilweise die Basiszone 31 und die Emitterelektrode 35 freigelegt, von denen Basis- und Emitterleitungen herausgeführt werden sollen (Vergl. Fig. 5E).
Obgleich bei den beiden beschriebenen Ausführungsbeispielen die auf der η-Zone durch Ablagerung oder Ausfällung von Phosphor gebildete polykristalline Siliziumschicht nicht zwangsläufig mit einem Fremdatom dotiert ist, kann sie im voraus mit einem n-Fremdatom mit kleinerem Diffusionskoeffizienten als dem von Phosphor, etwa mit Arsen, dotiert werden. Durch eine solche Dotierung kann sich der spezifische Widerstand der polykristallinen Siliziumelektrode verringern.
Das Ablagerungs- bzw. Ausfällverfahren ist nicht auf die Verwendung der oxidierenden Phosphoroxychloridatmosphäre beschränkt. Vielmehr kann für diesen Zweck ein beliebiges Verfahren angewandt werden, bei dem Phosphor bei einer ein tiefes Eindiffundieren des Phosphors in das Substrat verhindernden Temperatur in die Oberfläche des Siliziumsubstrats eingebracht oder auf diese Oberfläche aufgebracht werden kann, einschließlich des Ionenimplantationsverfahrens unter Verwendung von Phosphorionen.
Das erfindungsgemäße Verfahren ist auch nicht auf die angegebene Zahl von Halbleiterelementen beschränkt. Im folgenden ist die Anwendung dieses Verfahrens anhand von Fig. 6A bis 6F auf einen integrierten Schaltkreis mit einer Vielzahl von Halbleiterelementen beschrieben.
Zwei p-Basiszonen 41 und 42 werden nach einem an sich bekannten Verfahren auf der einen Seite eines mit
909818/091 1
- T2 -
Phosphor dotierten Siliziumsubstrats 40 mit einem spezifischen Widerstand von 1 - 1,5 Ohm/cm ausgebildet. Obgleich diese Basiszonen bei diesem Ausführungsbeispiel gleichzeitig durch Dampfdiffusion von Bor mit Bornitrid als Fremdatomspender hergestellt werden, sind auch andere Verfahren anwendbar, etwa Diffusion des Fremdatoms mittels einer mit einem p-Fremdatom dotierten Siliziumdioxidschicht und Ionenimplantation.
Gemäß Fig. 6A wird auf dem Siliziumsubstrat 40 eine Siliziumdioxidschicht 44 als Diffusionsmaske für das Fremdatom zur Herstellung der Basiszonen 41 und 42 vorgesehen. Weiterhin wird auf den Basiszonen 41 und 42 eine Isolierschicht 43 aus Siliziumdioxid ausgebildet. Diese Siliziumdioxidschichten 43 und 44 können nach dem bekannten thermischen Oxydationsverfahren oder durch Niedertemperatur-Pyrolyse von Silan hergestellt werden.
Sodann werden gemäß Fig. 6B die auf den beiden Basiszonen 41 und 42 befindlichen Teile der Siliziumdioxidschicht 43 zur Bildung von Öffnungen 43a und 43 durch selektives Ätzen abgetragen, so daß ein Teil dieser Basiszonen freigelegt wird.
Anschließend wird Phosphoroxychlorid in einer oxidierenden Atmosphäre bei 9500C zersetzt, so daß auf den freigelegten Oberflächen der Basiszonen 41 und 42 Phosphor abgelagert und dadurch n-Zonen 45 und 46 mit hohem Fremdatomgehalt und geringer Tiefe von z.B. 0,1 μπι gebildet werden (vgl. Fig. 6C). Anschließend auf den n-Zonen 45 und 46 hergestellte Phosphorglasschichten 47 bzw. 48 werden, wie dargestellt, durch Ätzen mit verdünnter Flußsäure abgetragen.
Im Anschluß hieran wird gemäß Fig. 6D eine polykristalline Siliziumschicht 49 mit einer Dicke von z.B. 3000 A
909818/0911
auf den Siliziumdioxidschichten 43 und 44 sowie auf den n-Zonen 45 und 46 vorgesehen. Diese Schicht 49 kann durch Pyrolyse von Silan (SiH.) durch Hochfrequenzerwärmung bei einer Temperatur von 6500C geformt werden. Der spezifische Widerstand der polykristallinen Siliziumschicht 49 kann durch Dotieren dieser Schicht
49 mit einem n-Fremdatom mit kleinerer Diffusionskonstante als Phosphor/ etwa mit Arsen, verringert werden. Für die Arsendotierung eignet sich ein Verfahren, bei dem AsHq und SiH. durch Hochfrequenzerwärmung pyrolysiert werden.
Dann wird die polykristalline Siliziumschicht 49 gemäß Fig. 6E durch selektives Ätzen bis auf einen Abschnitt 49a auf der und um die n-Zone 46 herum abgetragen. Während die eine n-Zone 46 vollständig mit dem restlichen Abschnitt 49a bedeckt ist, bleibt die andere n-Zone 4 5 freigelegt.
Das so hergestellte Gebilde wird in trockenem Sauerstoff oder in einer Suaerstoff-Stickstoff-Atmosphäre 40 min·lang auf 9500C erwärmt, wobei der in den n-Zonen
45 und 46 enthaltene Phosphor in die Basiszonen 41 und diffundiert, so daß gemäß Fig. 6F Emitterzonen 50 und 51 entstehen. Gemäß Fig. 6F werden diese Emitterzonen 50 und 51 dabei so ausgebildet, daß die eine Zone
50 tiefer reicht als die andere Zone 51, die mit der polykristallinen Siliziumschicht 49a bedeckt ist. Dies ist darauf zurückzuführen, daß der in der einen n-Zone
46 enthaltene Phosphor praktisch gleichmäßig in die Basiszone 42 und in die polykristalline Siliziumschicht 49a diffundiert, während der Phosphor der anderen n-Zone 45 praktisch nur in die Basiszone 41 hinein diffundiert.
Auf jeder Emitter- und Basiszone werden nach einem üb-
909818/091 1
lichen Verfahren eine Emitter- bzw. eine Basiselektrode ausgebildet, so daß ein erster Planartransistor 52 mit schmälerer Basis und ein zweiter Planartransistor 53 mit weiterer Basis gebildet werden und der integrierte Halbleiterschaltkreis somit fertiggestellt ist.
Bei der beschriebenen Vorrichtung betragen der Stromverstärkungsfaktor ß und die Kollektor-Emitter-Aushaltespannung V_E0 des ersten Transistors etwa 200 bzw. 20 V, während sie beim zweiten Transistor etwa 100 bzw. 28 V betragen. Diese elektrischen Eigenschaften können durch Steuerung derselben Diffusionsbedingungen wie bei der gewöhnlichen Fremdatomdiffusion auf gewünschte Größen eingestellt werden.
Fig. 7 veranschaulicht die Beziehung der Diffusionstiefen von erster und zweiter Emitterzone bei unterschiedlichen Erwärmungszeiten beim beschriebenen Herstellungsverfahren. Dabei sind die Erwärmungszeit (in min) auf der Abszisse und die Diffusionstiefe χj (in um) auf der Ordinate aufgetragen. Die Kurven a und b geben dabei die jeweiligen .Diffusionstiefen der beiden Emitterzonen wieder. Gemäß Fig. 7 ist die Diffusionstiefe χj der einen Zone (zweiter Emitterzone), die mit der polykristallinen Siliziumschicht bedeckt ist, unabhängig von der Erwärmungs- oder Diffusionszeit stets kleiner als diejenige der anderen Zone, wobei das Verhältnis zwischen den beiden Diffusionszonen ersichtlicherweise über die Diffusionszeit gesteuert werden kann.
Selbstverständlich kann die Diffusionstiefe auch mittels der Art und Menge des Fremdatoms gesteuert werden, mit welchem die polykristalline Siliziumschicht von vornherein dotiert ist.
909818/0911
— I ο —
Obgleich bei dem vorstehend beschriebenen Ausführungsbeispiel die Ablagerung von Phosphor durch Zersetzung von Phosphoroxychlorid erreicht wird, kann dies auch nach einem anderen Verfahren erreicht werden, bei dem Phosphor bei einer Temperatur aufgebracht wird, bei welcher eine Diffusion von Phosphor verhindert wird, beispielsweise mittels einer Einführung von Phosphorion durch Ionenimplantation. Weiterhin kann anstelle des als Halbleiterelement beschriebenen Planartransistors ein anderes Element, etwa eine Diode, ein Widerstand, ein Kondensator, ein Sperrschicht-FET usw., hergestellt werden.
Nach dem erfindungsgemäßen Verfahren lassen sich somit Diffusionsschichten verschiedener Diffusionstiefen ohne weiteres nur durch Eindiffundieren von Phosphor, der vorher getrennt auf zwei Abschnitte eines Siliziumkörpers aufgebracht worden ist, in den Siliziumkörper nach der Herstellung einer polykristallinen Siliziumschicht auf einem dieser beiden Abschnitte ausbilden. Darüber hinaus lassen sich die Diffusionstiefen ohne weiteres mit hoher Genauigkeit einstellen.
909818/0911

Claims (5)

  1. Henkel, Kern, Feiler & Hänzel Patentanwälte
    Registered Representatives before the
    European Ραίε-,ί Off ce
    Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraße 37
    D-8000 München Kawasaki-shi, Japan
    Tel.: 0 89/98 20 85-87
    Telex: 0529802 hnkl d Telegramme: ellipsoid
    26. UKt, 1978 -
    53P549-2
    Verfahren zur Herstellung einer Halbleitervorrichtung
    Patentansprüche
    Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß 1. zunächst ein Siliziumsubstrat mit mindestens einer p-Typ-Zone mit einer an seiner einen Seite (nach außen) freiliegenden Fläche vorgesehen wird, daß 2. sodann durch Ablagerung von Phosphor auf der freiliegenden Fläche der p-Zone(n) eine η-Zone ausgebildet wird, daß darauf 3. auf der n-Zone eine polykristalline Siliziumschicht geformt wird und daß anschließend 4. die η-Zone erwärmt wird, um den in dieser Zone enthaltenen Phosphor in die p-Zone und in die polykristalline Siliziumschicht diffundieren zu lassen und in der p-Zone einen Diffusionsbereich, zu bilden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim zweiten Verfahrensschritt mindestens zwei n-Zonen
    909818/0911
    auf der p-Zone ausgebildet werden, daß beim dritten Verfahrensschritt die polycristalline Siliziumschicht auf einer der η-Zonen geformt wird und daß beim vierten Verfahrensschritt ein flacher erster Diffusionsbereich und ein tiefer zweiter Diffusionsbereich gleichzeitig geformt werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die polykristalline Siliziumschicht ein n-Typ-Fremdatom mit niedrigerer Diffusionsgeschwindigkeit als derjenigen von Phosphor enthält und daß das n-Typ-Fremdatom im vierten Verfahrensschritt in den Diffusionsbereich eindiffundiert wird.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß weiterhin die polykristalline Siliziumschicht nach dem vierten Verfahrensschritt selektiv (weg)geätzt und dabei durch einen Teil dieser Schicht eine Emitterelektrode gebildet wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach der Ausbildung der polykristallinen Siliziumschicht eine Getterbehandlung zur nacheinander erfolgenden Herstellung einer Isolierschicht und einer mit Phosphor dotierten Silizium(di)oxidschicht durchgeführt wird.
    909818/0911
DE19782846671 1977-10-26 1978-10-26 Verfahren zur Herstellung einer Halbleitervorrichtung Expired DE2846671C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12756677A JPS5461489A (en) 1977-10-26 1977-10-26 Manufacture for semiconductor device
JP13409677A JPS5467778A (en) 1977-11-10 1977-11-10 Production of semiconductor device

Publications (2)

Publication Number Publication Date
DE2846671A1 true DE2846671A1 (de) 1979-05-03
DE2846671C2 DE2846671C2 (de) 1982-09-09

Family

ID=26463497

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19782857837 Expired DE2857837C2 (de) 1977-10-26 1978-10-26 Verfahren zur Herstellung einer Halbleitervorrichtung
DE19782846671 Expired DE2846671C2 (de) 1977-10-26 1978-10-26 Verfahren zur Herstellung einer Halbleitervorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19782857837 Expired DE2857837C2 (de) 1977-10-26 1978-10-26 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (2)

Country Link
DE (2) DE2857837C2 (de)
GB (1) GB2009497B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234357A (en) * 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
US4263066A (en) * 1980-06-09 1981-04-21 Varian Associates, Inc. Process for concurrent formation of base diffusion and p+ profile from single source predeposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE966906C (de) * 1953-04-09 1957-09-19 Siemens Ag Verfahren zur sperrfreien Kontaktierung von Flaechengleichrichtern oder -transistoren mit einem eine p-n-Schichtung aufweisenden Halbleitereinkristall
DE1808926A1 (de) * 1967-11-14 1969-07-17 Sony Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2507344A1 (de) * 1974-02-20 1975-08-21 Silec Semi Conducteurs Verfahren zum diffundieren von verunreinigungen in ein substrat
DE2148431B2 (de) * 1970-10-09 1976-11-04 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) Verfahren zum herstellen einer halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE966906C (de) * 1953-04-09 1957-09-19 Siemens Ag Verfahren zur sperrfreien Kontaktierung von Flaechengleichrichtern oder -transistoren mit einem eine p-n-Schichtung aufweisenden Halbleitereinkristall
DE1808926A1 (de) * 1967-11-14 1969-07-17 Sony Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2148431B2 (de) * 1970-10-09 1976-11-04 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) Verfahren zum herstellen einer halbleitervorrichtung
DE2507344A1 (de) * 1974-02-20 1975-08-21 Silec Semi Conducteurs Verfahren zum diffundieren von verunreinigungen in ein substrat

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Fujitsu Scientific & Technical Journal 8 (1972), H. 4, S. 147-168
Fujitsu Scientific & Technical Journal, Band 8, 1972, H. 4, S. 147 bis 168 *
IBM Technical Disclosure Bulletin 18 (1975), Nr. 7, S. 2183
IBM Technical Disclosure Bulletin, Band 18, 1975, Nr. 7, S. 2183 *

Also Published As

Publication number Publication date
GB2009497B (en) 1982-06-30
DE2857837C2 (de) 1983-07-14
DE2846671C2 (de) 1982-09-09
GB2009497A (en) 1979-06-13

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3129558C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE2615754C2 (de)
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2951504A1 (de) Verfahren zur herstellung einer gegebenenfalls einen bipolaren transistor aufweisenden integrierten schaltungsvorrichtung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4240205C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE19608504A1 (de) Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2846671A1 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2857837

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 2857837

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2857837

D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8363 Opposition against the patent
AH Division in

Ref country code: DE

Ref document number: 2857837

Format of ref document f/p: P

8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8331 Complete revocation