DE2841123C2

DE2841123C2 - Digitale Servovorrichtung, insbesondere für Videobandgeräte

Info

Publication number: DE2841123C2
Application number: DE2841123A
Authority: DE
Inventors: Masahiko Kawasaki Mawatari; Masaaki Fujisawa Kanagawa Tamura
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1977-09-21
Filing date: 1978-09-21
Publication date: 1983-09-01
Also published as: US4278924A; JPS5447610A; JPS6149735B2; DE2841123A1; GB2005871B; GB2005871A

Description

Die Erfindung betrifft eine digitale Senkvorrichtung, insbesondere für Videobandgeräte, mit einem auf Taktsignale ansprechende Binärzähler zur Lieferung einer binären Zählgröße und mit einem Digital/Analog-Wandler zur Umwandlung der verarbeiteten Binärdaten in analoge Steuersignale.

Eine derartige Servovorrichtung ist aus der DE-OS 04 622 bekannt. Bei dieser bekannten Servovorrichtung für Video-Magnetspeicher werden hochfrequente Taktimpulse parallel zwei Zählern zugeführt, die von einem Bezugs-Vertikalsynchronsignal und Tacho- bzw. Steuerspursignal angehalten und zurückgestellt werden. Bei dieser bekannten Servovorrichtung sollen die Phasen zweier Rahmenimpulse (ein Bezugsrahmenimpuls und ein erzeugter Rahmenimpuls) innerhalb einer Rahmenperiode gesteuert werdea Dies bekannte System dient somit in erster linie dazu, ein Hochpräzisions-Servogerät zu schaffen, welches in einer Rundfunksendestation verwendet werden kann, um eine automatische Phasenregelung für eine Antriebswelle zu realisieren. Hierzu sind jedoch allein vier Schaltungsanordnungen erforderlich, um die Antriebswelle im Sinne einer automatischen Phasenregelung und automatischen Frequenzregelung zu steuern. Dieses bekannte System benötigt daher vergleichsweise sehr viele schaltungstechnische Einrichtungen.

Ein normales Bild- oder Videobandgerät (VTR) enthält eine automatische Frequenzregelschaltung (AFR) zur Stabilisierung der Drehung eines Magnetkopfes und einer Bandtransport·' ;{olle sowie eine automatische Phasenregeischallung {A PR), um die Drehung von Magnetkopf und Bandrolle mit einem Aufzeichnung/Wiedergabesignal zu synchronisieren. Bei einem AFR/APR-Servomechanismus mit dem in F i g. 1 dargestellten Grundaufbau wird üblicherweise ein Analogsignal benutzt.

Der Servomechanismus vermag eine Magnetkopf-Drehphasensteuerung durchzuführen. Die Drehphase eines Motors zum Drehen des Magnetkupfes wird dabei durch zwei Drehphasendetektoren 11 und 12 abgegriffen.

Diese, in einer festen Position angeordneten Detektoren 11 und 12 besitzen dieselbe Konstruktion wie der Magnetkopf. Wenn eine Scheibe oder Platte eines Magnetkopfmotors 10 in Drehung versetzt wird, so daß ein an der Platte vorgesehener Permanentmagnet in Gegenüberstellung zum Detektor gelangt, erzeugt der Detektor Tachosignale. Die Tachosignale, d. h. Ließsignale, werden über Verstärker 13 und 14 an die Setz- und Rückstellklemmen eines Flip-Flops 15 angelegt Infolgedessen erscheinen die Ausgangssignale des Flip-Hops 15 bei jedesmaligen Anlegen der Tachosignale an das Flip-Flop 15 als sich wiederholende, invertierte und nichtinvertierte Impulse gemäß Fig.2F. Das Ausgangssignal des Flip-Flops 15 wird einem monostabilen Multivibrator 16 eingegeben, durch den es zu Rechteckwellen (T2 gemäß Fig.2E) mit einem vorbestimmten Abfallintervall geformt wird. Das Ausgangssignal des Multivibrators 16 wird an einen Bezugssignalgenerafor 17 angelegt dessen Ausgangssignal die Trapezform gemäß F i g. 2D besitzt und eine^r Vergleich/Abtastschaltung 18 eingespeist wird. Außerdem ."Itfert ein Abtastimpulsgenerator 19 einen Abtastimpuls zur Vergleich/Abtastschaltung 18. Der die Wellenform gemäß Fig.2C besitzende Abtastimpuls wird dadurch erhalten, daß ein Vertikalsynchronisiersignal (vgl. Fig.2A) als Bezugssignal einer Zeiteinstellbzw, -regelvorrichtung 20 eingegeben wird, um einen Zeitsteuerimpuls gemäß F i g. 2B zu erhalten, und dann dieser Zeitsteuerimpuls dem Probeentnahmeimpuls· generator 19 eingespeist wird. Ein Teil des schrägen Flankenabschnitts des trapezförmigen Bezugssignals gemäß Fig. 2D wird getastet, und es wird ein Phasenvergleich zwischen dem so getasteten Signal und dem Probeentnahmesignal gemäß Fig.2C durchgeführt um eine Spannung entsprechend diesem Phasenunterschied zu erzeugen. Die Spannung wird durch

einen Haltekreis 21 gehalten. Dies bedeutet, daß die vom Haltekreis 21 gehaltene Spannung einen Phasenunterschied zwischen der Drehphase des Magnetkopfmotors 10 und der Phase eines Vertikalsynchonisiersignals des Fernsehsignals darstellt, das bei der Drehung des Magnetkopfmotors 10 wiedergegeben wird. Das Ausgangssignal des Haltekreises 21 wird über eine aus einem Tiefpaßfilter des Haltekreises 21 wird über eine aus einem Tiefpaßfilter bestehende Frequenzkompensierschaltung 22 einem Motorsteuerkreis 23 zugeführt, durch den die Drehung oder Drehzahl des Kopfmotors 10 gesteuert wird.

Da ein Analogsignal als Steuerdaten benutzt wird, ist der Betriebspunkt der Servovorrichtung mit dem beschriebenen Aufbau Änderungen aufgrund von Temperaturänderungen und Änderungen der Stromversorgung unterworfen, während seine Regelschleife durch äußere Störeinflüsse gestört wird. Bei dieser Vorrichtung ist somit die Genauigkeit schwierig zu verbessern. Außerdem werden ein Kondensator großer Kapazität in der Halteschaltung, ein monostabiler Multivibrator usw. benötigt, wodurch sich die Zahl der äußeren Elemente bei Ausbildung der Servovorrichtung als integrierter Schaltkreis vergrößert, so daß diese Vorrichtung für die Auslegung als kompakte Einheit ungeeignet ist.

Als Lösung für diese Probleme ist eine Schaltung zur Messung einer Regelgröße unter Verwendung eines Digitalsignals vorgesehen. F i g. 3 veranschaulicht eine (bisherige) Vorrichtung zur Messung einer Regelgröße einer AFR-Regeischleife bei einem Bandrollen-Antriebssystem.

Die Setzklemme 5 eines Flip-Flops 32 ist mit dem Ausgang eines Schieberegisters 31 verbunden. Die Rückstellung des Flip-Flops 32 erfolgt durch das an das Schieberegister 31 angelegte Tachosignal. Das Ausgangssignal des Flip-Flops 32 öffnet und schließt eine

T_nLtt_A««L.>l....~ "3Λ Cr: _:. -3uLI. .. -»-» r-» -

ι ΟΜιυι 31.!1OUUiIg J-r am Longeing CIIIC5 millet!) ^J. LJZT Zähler 33 ist ein Binärzähler, wobei die Daten entsprechend der Zählung dieses Zählers in Binärform ■»< > einer Verriegelungsschaltung 35 zugeführt werden, deren Ausgangssignai einem Digital/Analog-Wandler 36 eingegeben und in diesem in eine Analoggröße umgesetzt wird. Die so umgesetzte Analogregelgröße wird über die Frequenzkompensierschaltung 22 und den Motorsteuerverstärker 23 an den Motor 10 angelegt. Das Schieberegister 31 bewirkt die Übertragung der Tachosignale Abhängigkeit von den Taktimpulsen gleichzeitig mit dem Rückstellen des Flip-Flops 32, so daß die Torschaltung 34 geschlossen wird. Die Zählerschaltung 33 wird durch einen Löschimpuls von einer Ausgangsklemme frei gemacht Anschließend wird das Ausgangssignal des Flip-Flops 32 mit einer Phasenverzögerung invertiert. Infolgedessen wird die Torschaltung 34 geöffnet, und der Zähler 33 zählt die Taktimpulse vom Ausgangszustand (von Anfang) an, bis das nächsten Tachosignal an das Schieberegister 31 angelegt wird. Die Zähldaten des Zählers werden in der Verriegelungsschaltung 35 durch einen von einer Ausgangsklemme 38 des Schieberegisters 31 abgegebe- ^ω nen Verriegelungsimpuls verriegelt Die so verriegelte Zahl wird durch den Digital/Analog-Wandler 36 in ein Analogsignal umgesetzt. Die beschriebene Servovorrichtung benötigt eine große Zahl von Regelgrößen-Meßelementen (AFR- und APR-Schaltungen für die Platte, AFR- und APR-Schaitunger. für Band-(Transport-)Rolle) und somit insgesamt eine größere Zahl von Bauteilen.

Außerdem ergibt sich hierbei eine komplizierte Zählersteuerung und Diskriminatorsteuerung.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine digitale Servovorrichtung der eingangs definierten Art zu schaffen, welche die Regeldaten in Digitaldaten umwandelt und dadurch eine Drift aufgrund von Änderungen der Temperatur und der Stromversorgung zwecks Gewährleistung eines genauen Abtastens und Haltens verhindert, welche Störeinflüsse zu unterdrücken vermag, welche sich zur Ausbildung als integrierter Halbleiterschaltkreis (IC) und somit als kon-pakte Einheit eignet und bei welcher die Zahl der erforderlichen Bauelemente verringert ist.

Diese Aufgabe wird gemäß einem ersten Lösungsvorschlag nach der Erfindung dadurch gelöst, daß an den Binärzähler zwei miteinander gekoppelte Speicherschaltungen zur Speicherung der Zählgröße des Binärzählers aufgrund eines Vertikalsynchronisiersignals für eine Bezugsphase oder eines von einem zu regelnden Motor abhängigen Verriegeiungsimpuises, angeschaltet sind, daß an die erste und die zweite Speicherschaltung eine erste Subtrahierstufe angeschlossen ist, welche die Differenz zwischen den Zählinhalten der zwei Speicherschaltungen bildet, daß an die erste Subtrahierstufe eine zweite Subtrahierstufe angeschaltet ist, welche von dem Subtraktionsergebnis der ersten Subtrahierstufe eine konstante Größe subtrahiert, und daß das Subtraktionsergebnis der zweiten Subtrahierstufe in einer Diskriminatorschaltung weiterverarbeitet wird, wobei die konstante Größe zur Relativverschiebung der gemessenen Datenmenge dient.

Die zuvor definierte Aufgabe wird gemäß einem zweiten Lösungsvorschlag erfindungsgemäß dadurch gelöst, daß an den Binärzähler zwei miteinander gekoppelte Speicherschaltungen zur Speicherung der Zählgröße des Binärzählers aufgrund eines Vertikalsynchronisiersignals für eine Bezugsphasc oder eines von einem zu regelnden Motor abhängigen Verriegelungsimpulses, angeschaltet sind, daß an die erste und die zweite Speicherschaltung ein Zeitunterschied-Datenverarbeitungsabschnitt zur Durchführung einer Impulsbreitenmodulation anhand bestimmter Ausgangsgrößen der ersten und zweiten Speicherschaltung angeschlossen ist und daß an die erste und zweite Speicherschaltung eine Bedienungs-Diskriminierschaltung direkt angeschlossen ist, welche bestimmte Ausgangsgrößen der ersten und zweiten Speicherschaltung subtrahiert und logisch verarbeitet, und daß der Zeitunterschied-Datenverarbeitungsabschnitt und die Bedienungs-Diskriminierschaltung eine gemeinsame Ausgangsstufe (Torschaltungen 99 und 100) ansteuern, um an deren Ausgang eine impulsbreite modulierte Weile (eine logische »1« oder eine logische »0« vom Flip-Flop 98) zu erhalten.

Im Gegensatz zu der digitalen Servovorrichtung der eingangs beschriebenen Art wird bei dem Servosystem nach der vorliegenden Erfindung nur eine einzige Schaltung benötigt und es können die zwei Zähler der aus der DE-OS 21 04 622 bekannten digitalen Servovorrichtung bei der erfindungsgemäßen Servovorrichtung durch einen einzigen Zähler ersetzt werden.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 3 bis 12.

Im folgenden wird die Erfindung anhand von bevorzugten Ausführungsbeispielen im Vergleich zum Stand der Technik und unter Hinweis auf die Zeichnung

näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer bisherigen analogen Servovorrichtung,

F i g. 2 ein '.Vellenformdiagramm für die Teile der Vorrichtung nach Fig. 1, wobei Fig.2A die Wellenform eines an eine Zeiteinstellschaltung angelegten Bezugssignals, F i g. 2B die Wellenform eines Ausgangssig-^ils der Zeiteinstellschaltung gemäß Fig. 1, Fig. 2C die Wellenform des Ausgangssignals eines Probeentnahmeimpulsgenerators gemäß Fig. 1, Fig.2D die Wellenform des Ausgangssignals einer Bezugssignalgenerators gemäß Fig. 1, Fig. 2E die Wellenform des Ausgangssignals eines monostabilen Multivibrators gemäß F i g. 1 und F i g. 2F die Wellenform des Ausgangssignals eines Flip-Flops gemäß Fig. 1 zeigen,

Fig. 3 ein Blockschaltbild einer bisherigen Impulsintervall-Meßschaltung,

F i g. 4 ein Schaltbild einer Ausführungsform einer !mpulsintervaü-Meßschaltung in einer AFR-Regelschleife,

F i g. 5 ein Schaltbild einer Datenverarbeitungsschaltung zur Verarbeitung eines Ausgangssignals der Schaltung nach F i g. 4,

Fig. 6 ein Schaltbild einer Impulsphasen-Meßschaltung in einer APR-Regelschleife,

F i g. 7 ein Zeitsteuerdiagramm zur Erläuterung der Arbeitsweise der digitalen Servovorrichtung,

F i g. 8 ein Schaltbild einer Ausführungsform eines Pseudovertikalsynchronisiersignal-Generators,

F i g. 9 ein Schaltbild einer anderen Ausführungsform dei Rechenschaltungsabschnitts,

Fig. 10 ein Zeitsteuerdiagramm zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 9,

F i g. 11 ein Signalwellenformdiagramm zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 9,

Fig. 12 ein Blockschaltbild einer anderen Ausführungsform des Pseudovertikalsynchronisiersignal-Generators,

Fig. 13 ein Blockschaltbild mit Platten- und Bandrollen-AFR- und -APR-Regelschleifen bei einer Servovorrichtung für ein Videobandgerät unter Anwendung des Rechenschemas nach F i g. 5 und

F i g. 14 ein Blockschaltbild eines in den Platten-AFR- und -APR-Regelschleifen einer Videobandgerät-Servovorrichtung verwendeten Zeitdifferenz-Datenverarbeitungssystems.

Die F i g. 1 bis 3 sind eingangs bereits erläutert worden.

F i g. 4 veranschaulicht eine Servovorrichtung für den Magnetkopf eines Bild- bzw. Videobandgeräts. Bei dieser Servovorrichtung wird das Zeitintervall der Tachosignale zur Steuerung der Drehzahl des Plattenmotors gemessen. Diese Messung stützt sich auf die Tatsache, daß bei niedriger Drehzahl des Motors ein größeres Zeitintervall vorliegt und umgekehrt Um daher die Drehzahl des Motors konstant zu halten, braucht nur das Zeitintervall gesteuert zu werden. Dabei wird ein Taktimpuls an eine Eingangsklemme 41 angelegt, und ein Platten-Tachosignal wird einer Eingangsklemme 42 zugeführt An die Eingangsklemme 41 ist ein Binärzähler 45 angeschlossen, welcher die Taktimpulse zählt und einen Zählausgang in vorbestimmter Zeit- oder Taktsteuerung liefert Die Eingangsklemme 42 ist über Umsetzer 43 und 44 mit den Verriegelungsimpuls-Eingangsklemmen zweier Verriegelungsschaltungen 46 bzw. 47 verbunden. Die erste Verriegelungsschaltung 46 besitzt eine Konfiguration mit derselben Bitzahl wie die Ausgangsbitzahlen des Binärzählers 45, und sie vermag die am Binärzähler 45 gezählten Taktimpulse bei Eingang eines Verriegelungsimpulses zu verriegeln. Die zweite Verriegelungsschaltung 47 besitzt eine Konfiguration mit einer Bitzahl entsprechend derjenigen der ersten Verriegelungsschaltung 46, und sie vermag die an letzterer verriegelten Daten bei Eingang eines Verriegelungsimpulses zu verriegeln. Wenn das Tachosignal als Verriegelungsimpuls an die beiden Verriegelungsschaltungen 46 und 47 angelegt wird, werden der Speicherinhalt der ersten Verriegelungsschaltung 46 zur zweiten Verriegelungsschaltung 47 verschoben und der Inhalt des Zählers 45 zur ersten Verriegelungsschaltung 46 übertragen. Wenn somit ein ersten Tachosignal an die beiden Verriegelungsschaltungen 46 und 47 angelegt wird, wird der Inhalt des Zählers 45 in der ersten Verriegelungsschaltung 46 verriegelt. Wenn sodann ein zweites Tachosignal den beiden Verriegelungsschaltungen 46 und 47 zugeführt wird, wirr) der nnfänglirhe 7.ählwert des Zählers 45 in der zweiten Verricgelungsschaltung 47 und der augenblickliche oder derzeitige Zählwert des Zählers 45 in der ersten Verriegelungsschaltung 46 verriegelt. Wenn die Daten der zweiten Verriegelungsschaltung 47 von denen der ersten Verriegelungsschaltung 46 subtrahiert werden, wird ein Zeitintervall zwischen den Tachosignalen in Form von Digitaldaten

..., ö„) - (bo, b_h b₂, b₃,.... b„)}

erhalten, vorausgesetzt, der Zähler 45 setzt seinen Zählvorgang fort, bis sein Zählwert überfließt und ohne Zwischenlöschung zu Null gelöscht wird. Der Zähler 45 und die beiden Verriegelungsschaltungen 46 und 47 sind von üblicher Bauart und bestehen aus D-Typ-Flip-Flops. Fig.5 veranschaulicht eine Datenverarbeitungsschaltung zur Verarbeitung der Ausgangsdaten der beiden Verriegelungsschaltungen 46 und 47. Die Binärdaten A (ao, &\ ... a„) der ersten Verriegelungsschaltung 46 und die Binärdaten B(bo, b\ ... b„) der zweiten Verriegelungsschaltung 47 werden einem ersten Subtrahierwerk 50 zugeliefert, in welchem eine Berechnung

(ao, au..., a„)- (bo, 61,.., b„)

durchgeführt wird. Das Ergebnis der Subtraktion durch das Subtrahierwerk 50 wird zu einem zweiten Subtrahierwerk 51 geliefert, dem außerdem eine Konstante K(ko,k_{... k„)eingegeben wird. Das zweite Subtrahierwerk 51 vermag die Konstante K vom Ergebnis der Berechnung (A-B) zu subtrahieren. Die Konstante K wird zur Relatiwerschiebung einer gemessenen Datengröße oder -menge benutzt weil eine tatsächliche Regelgröße durch eine Bitzahl dargestellt wird, die kleiner ist als diejenige des ersten Subtrahierwerks 50. Es sei angenommen, daß das erste Subtrahierwerk 50 eine 15-Bit-Konfiguration besitzt In diesem Fall kann ein endgültiger Regelgrößenbereich durch 10 Bits ausgedrückt werden. Infolgedessen wird die Konstante K benutzt, um die Meßdatengröße so umzusetzen, daß eine Sollgröße in der Mittel eines Regelgrößenbereichs von 0 -1023, d. h. bei 512 erhalten wird. Die vom zweiten Subtrahierwerk 51 gelieferten Daten D (do, d\... d„)=A (ao... a„)- B (bo ...b„)- K (h, ... ^stellen einen vorbestimmten Dateninhalt dar. Eine Anzahl der obersten bzw. höchsten Bits, z. B. die fünf höchsten Bits, werden durch eine Bedingungs-Diskriminierschaltung 53 diskriminiert Die Diskriminierung geschieht dabei wie folgt:

0 wenn D <0,

2"-¹ wennZ> >2"\

Λ-5-Λ: wenn (XZK2"¹,
(sofern D=A-B-K, Modus 2").

Bei £><0 ist das Zeitintervall des Tachosignals eng bzw. klein. Die Motordrehzahl ist daher höher, und sie weicht vom unteren Grenzwert eines vorgegebenen Regelbereichs (AFR-Bereich) ab. Das Ausgangssignal der Verriegelungsschaltung 52 wird somit zu E(eo ... e_m>}=(0 ... 0), und wenn die Analogumsetzung erfolgt, geht der Gleichspannungspegel auf den unteren Grenzwert über.

Bei D>2^m ist das Zeitintervall des Tachosignals groß. Die Drehzahl des Motors ist daher niedrig und vom oberen Grenzwert des vorgegebenen Regelbereichs (AFR-Bereich) abgewichen. Das Ausgangssignal der Verriegelungsschaltung 52 wird daher zur E (eo ■ ■. e_m)=>(\ ...1), und bei Durchführung der Analogumsetzung geht der Gleichspannungspegel auf den oberen Grenzwert über.

Bei 0<D<2^m liegt die Drehzahl des Motors innerhalb des AFR-Bereichs, wobei das Rechenergebnis die Reglerdaien darstellt.

Die oberen Bits des genannten Zählwerts D werden der Bedingungs-Diskriminierschaltung zur Diskriminierung eingegeben. Es sei angenommen, daß die Ausgangs-Bitzahl des zweiten Subtrahierwerks 51 15 Bits (Bits 0 bis 14) umfaßt. In diesem Fall werden die Bits 10 bis 14 diskriminiert. Wenn dabei Bit 14 eine logische »1« ist, ist der Zählwert Dnegativ, so daß die Bits 0 bis 9 sämtlich eine logische »0« darstellen. Dies bedeutet: F=O (zu beachten ist, daß Bit 14 ein Vorzeichenbit ist). Wenn eines der Bits 10 bis 14 eine logische »1« ist, Obersteigt der Zählwert D2¹⁰-l, auch wenn die unteren Bits (0 bis 9) sämtlich eine logische »0« darstellen. Somit gilt E= (eo ... e_m) sämtlich entsprechend einer logischen »1«. Wenn die oberen Bits (10 bis 14) sämtlich den logischen Null-Pegel besitzen, liegt der Zählwert Dim Bereich wi 0 bis 1023. Dabei werden die Bits 0 bis 9 als Ausgang geliefert.

Bei der Schaltung gemäß Fig.4 und 5 wird das Zeitintervall des Tachosignals vom Phasendetektor des Magnetkopfmotors als Unterschied der Zählgrößen dargestellt und in Form von Digitaldaten in der Verriegelungsschaltung gespeichert, worauf die Digitaldaten in Analogdaten für die Zufuhr zum Antriebskreis des Gleichstrommotors umgesetzt werden. Die dargestellte Schaltungsanordnung ist für die AFR-Regelschleife des Plattenservosystems vorgesehen, während die APR-Regelschleife dieses Servosystems auf dieselbe Weise ausgelegt sein kann. In der APR-Regelschleife wird jedoch das Zeitintervall zwischen dem Tachosignal und den Bezugssignalen etwa dem Vertikalsynchronisiersignal des Fernsehsignals usw, gemessen.

F i g. 6 veranschaulicht eine Schaltungsanordnung zur Verwendung bei einer APR-Regelschleife des Servosystems.

Bei dieser Schaltungsanordnung zählt ein Zähler 61 Taktimpulse, wobei der Zählwert des Zählers 61 durch ein an eine Eingangsklemme 64 angelegtes Vertikalsynchronisiersignal an bzw. in einer ersten Verriegehingsschaltung 62 verriegelt wird. Wenn das Tachosignal an die Eingangsklemme 65 angelegt wird,- wird ein bis zu diesem Zeitpunkt hochgezählter Zählwert einer zweiten Verriegelungsschaltung 63 eingegeben. Wenn die in erster und zweiter Verriegelungsschaltung 62 bzw.63 festgelegen Daten (bo... b„)und ^a₀... a„)der Datenverarbeitungsschaltung gemäß Fig.5 zugeführt werden, wird eine vorbestimmte Regelgröße erhalten.

Der Zähler 61 sowie die beiden Verriegelungsschaltungen 62 und 63 sind vom selben allgemeinen Typ wie bei der Ausführungsform gemäß Fig.4; sie bestehen beispielsweise aus D-Flip-Flops.
Im folgenden ist eine praktisch anwendbare Ausführungsform der digitalen Servovorrichtung erläutert.

Zunächst sei angenommen, daß die Schwingfrequenz /o eines Kristallschwingers 3.579.140 Hz beträgt, der Zyklus von C₀ gleich T₀=4//"₀= 1.117 ^sec) ist, die Ausgangsdaten des Zählers 15 Bits (n= 14) umfassen und die Ausgangsdaten der Verriegelungsschaltung 52 10 Bits (7n=9) betragen. In diesem Fall liegen die größte vom Zähler zählbare Zahl bei 2'S-1 =32.767, der maximale Zyklus (bzw. Periode) bei 36,62 ms ( = 2730 Hz), wobei der Zyklus (16.66 ms) der Vertikalsynchronisierung durch einen Zählwert von 14.928 wiedergegeben wird. Weiterhin sei angenommen, daß die Wiederholungsfrequenz (der Sollwert der AFR-Regelung) des Tachosignals der Band (Transport-)Rolle 60 Hz und der Phasenunterschied zwischen dem Tachosignal und dem Vertikalsynchronisiersignal 180° betragen, d. h. daß der Zeitunterschied zwischen dem Tachosignal und dem Vertikalsynchronisiersignal 833 ms (Sollwert der APR-Regelung) beträgt. In diesem Fall ist der Zielwert 14.928 für AFR und 7.464 für APR.

F i g. 7 veranschaulicht die entsprechende Zeitfolge. Da der Inhalt des Zählers in einer Periode von 32.767 Schritten bzw. 36,6 ms umläuft, stellt er die in Fig. 7A angegebene (Gesamt-)Zeit dar. Die Ausgangsdaten (Zählgröße) werden durch das Tachosignal (Fig.7B)

und den Vertikalsynchronisierimpuls (Fig.7C) zur Ableitung eines Unterschieds an den Verriegelungsschaltungen verriegelt. Für die AFR-Regelschleife gilt daher: D=,4-£-(14928-512) (gemäß Fig.7G: D=900), während für die APR-Regelschleife gilt: D=A-0-<7464-

512) (gemäß Fig.71: D= 300). Die Fig.7F und 7H veranschaulichen eine Beziehung zwischen einer Betriebsgröße und einer Analoggröße bei AFR- und APR-Regelung.

F i g. 8 veranschaulicht einen als Kompensierschal-

tung dienenden, im folgenden einfach als Signalgenerator bezeichneten Pseudovertikalsynchronisiersignal-Generator. Dieser Signalgenerator kompensiert ein Fehlen des Vertikalsynchronisiersignals, was aus bestimmten Gründen dann der Fall sein kann, wenn das

so Vertikalsynchronisiersignal als Verriegelungsimpuls benutzt wird. Ein Vertikalsynchronisiersignal, das später zu einem Verriegelungsimpuls wird, wird über ein ODER-Glied 81 einer Verriegelungsschaltung 62 eingegeben. Da die Periode des Vertikalsynchronisiersignals konstant ist, wird zu den durch das erste Vertikalsynchronisiersignal an die Verriegelungsschaltung 62 angeklinkten Daten eine feste Größe (I₀ ... In) hinzuaddiert, um Daten abzuleiten, die vom zweiten Vertikalsynchronisiersignal abgelegt werden wurden.

Dies bedeutet, daß der feste Wert L an einem Addierwerk 82 zu den D . *n addiert wird, die durch das erste Vertikalsynchronisiersignal verriegelt sind. Die Ausgangsdaten des Addierwerks 82 können als Zählwerk vorausgesetzt werden, der durch das nächste

Vertikalsynchronisiersignal verriegelt werden soIL Die Ausgangsgröße des Addierwerks 82 sowie die Ausgangsgröße des Zählers 62 werden und-mäßig verknüpft. Wenn zwischen beiden Ausgangssignalen

Koinzidenz auftritt, liefert eine Vergleichsschaltung 83 einen Impuls als Pseudovertikalsynchronisiersignal. Du dieser Impuls an das ODER-Glied 81 angelegt wird, wird die Zählgröße in vorbestimmter Zeitsteuerung an die Verriegelungsschaltung 62 angeklinkt, auch wenn das Vertikalsynchronisiersignal verlorengegangen sein sollte.

F i g. 9 veranschaulicht eine andere Ausführungsform einer Datenverarbeitungsschaltung zur Verarbeitung des Ausgangssignals der Verriegelungsschaltung gemäß F i g. 4 oder 6.

Mit dieser Schaltung können sowohl die Periode des Taktimpulses als auch die Bitzahl //des Zählers gewählt werden, so daß ein integrales Verhältnis zwischen der Periode de* Vertikalsynchronisiersignals und der Zeitperiode erzielt wird, in welcher der Zähler einen Umlauf durchführt. Da bei einer solchen Schaltungsanordnung eine Konstantwertregelung (d.h. die Werte bzw. Größen der 10 unteren Bits (0 bis 9) der Datengrößen A₁ B werden so bestimmt, daß ein Zeitintervall des Tachosignals und ein Zeitunterschied zwischen dem Tachosignal und dem Vertikalsynchronisiersignal gleich groß, d. h. konstant gemacht werden) auf der Basis eines Vertikalsynchronisiersignals mit einer Zeitperiode herbeigeführt wird, in welcher die Scheibe bzw. Platte des Videobandgeräts und die Bandrolle stabil sind, sind dann, wenn die verriegelte Zählung (Regelgröße) mit einem Sollwert (Regelgröße =0) koinzidiert, die Ausgangssignale A (ao... a_n)und B(bo ... b„)der Verriegelungs^chaltungen mit Ausnahme ihrer verschiedenen höheren Bits jeweils einander gleich. In diesem Fall werden die unteren m-Bits der Ausgangssignale A (ao ... a„) und B(bo ... b„) der betreffenden Verriegelungsschaltung 46,47 bzw. 62, 63 als Eingangsdaten für einen Zeitunterschied-Datenverarbeitungsabschnitt 91 zur Durchführung einer Impulsbreitenmodulation benutzt, während die restlichen höheren Bits als Daten benutzt werden, die einer Bedingungs-Diskriminierschaltung 97 eingegeben werden sollen. Bei dieser Ausführungsform entspricht die Bitzahl der Zahl 15 (Bits 0 bis 14), während die Periode, in welcher das Bit 13 (Zählungshöchstwert; 16383) einen Verschiebungsumlauf durchführt, bei 16,66 ms liegt und damit der Periode des Vertikalsynchronisiersignals entspricht und die Tak frequenz des Zählers 1,01827 psec beträgt. Wenn im Zeitunterschied-Datenverarbeitungsabschnitt 91 Koinzidenz zwischen den Daten A (a₀ ... a₉) und der Zählgröße C(G, ...C₉) der Taktimpulse auftritt, wird ein Setzimpuls an ein Flip-Flop 98 angelegt. Infolgedessen wird ein Ausgangssignal erhalten, das eine Impulsbreitenmodulation auf der Periode von Bit 9 (1,01827 χ 1024 = 1,0427 ms) des Zählers unterworfen ist Um in diesem Fall die Impulsbreite auf ein Tastverhältnis von 50% einzustellen, wenn ein Sollwert gegeben ist, d.h. wenn der Unterschied zwischen den Daten A (ao... ai)(m<i<n) und den Daten B(bo...bi)(m<i<n)gleich 0 ist, werden die mit den Daten B (bo. ■ ■ k) zu vergleichenden Daten des Zählers unter Umsetzung der höchsten Stelle C₉ invertiert und dann eingespeist Dies bedeutet daß die Zählerdaten um 512 verschoben werden. Wenn von den Ausgangsbits des Zählers 61 gemäß Fig. 1OA die Bits (C₀ ... Cg) und (C ... Q) Null betragen, werden sie in einem Intervall von 1/2h gemäß Fig. I0B und IOC verschoben. Es sei angenommen, daß die Daten A (ao... as) und B(bo...bi) beide einen Koinzidenzwert von z. B. 300 besitzen. Da in diesem Fall der Zählungsanfangspunkt aus den genannten Gründen verschoben ist werden dem Flip-Flop 98 ein Setzimpuls (vergl. ICD) und ein Rückstellimpuls (vergl. Fig. 10E) mit einem Versatz von 50% eingegeben. Infolgedessen wird ein Ausgangsimpuls mit einer halben Breite gemäß Fig. 1OFvom Flip-Flop98geliefert.

In der genannten Diskriminierschalf.ng B7 wird andererseits eine Subtraktion zwischen den Daten A (ag ... an) und B(b? ... b\i) in einem Subtrahierwsrk 92 durchgeführt, um eine Differenzgröße G(gg... gu) zu

ίο liefern. Die Differenzgröße G wird logischen Schaltkreisen 94, 95 und 96 zugeführt, in denen die betreffenden logischen Operationen durchgeführt werden. Durch die Ergebnisse der genannten logischen Operationen werden Torschaltungen 99 und 100 angesteuert. Auf

Yi diese Weise wird an einer Ausgangsklemme 101 eine »1« oder »0« bzw. eine impulsbreitenmodulierte Welle (vom Flip-Flop98) erhalten.

Fig. 1IA veranschaulicht eine Variation bzw. Änderung der Daten oder Größe gu. Genauer gesagt: Das

2<i Resultat der Subtraktion des Subtrahierwe^rks 92 ist eine negative Zahl, wenn die Größe mit einem logischen »1«-Pegel vorliegt, und eine positive Zahl, wenn die Größe gn einen logischen Pegel »0« besitzt. Die F i g. 11B bis 11F veranschaulichen das Ausgangssignal des UND-Glieds 93, das Ausgangssignal des NOR-Glieds 94 das Ausgangssignal des ODER-Glieds 95, das Ausgangssignal des ODER-Glieds 96 bzw. den durchschnittlichen Gleichspannungspegel an der Ausgangsklemme 101. Wenn in den Diskriminierschaltungen ein einer logischen »1« entsprechendes Signal an eine Eingangsklemme jedes NAND-Glieds 99 und 100 angelegt wird, liegt der durchschnittliche Gleichspannungspegel an der Ausgangsklemme 101 gemäß F i g. 11F innerhalb eines Regelbereichs X\. Wenn das

J5 Ausgangssignal des Subtrahierwerks 92 im Bereich Xi liegt, werden ein logisches »0«-Signal und ein logisches »1«-Signal gemäß Fig. HD und Fig. 11E an die Eingangsklcm~.cn der NAND-Glieder 99 bzw. iOO angelegt. Infolgedessen erscheint an der Ausgangsklemme 101 ein AusgangssignJ niedrigen Pegels. Wenn das Ausgangssignal des Subtrahierwerks 92 im Bereich X3 gemäß Fig. 1IF liegt, werden ein logisches »1 «-Signal und ein logisches »0«-Signal an die Klemmen der NAND-Glieder 99 bzw. 100 angelegt. Infc'jedessen wird an der Ausgangsklemme 101 ein Ausgangssignal hohen Pegels abgegeben.

Wenn daher das Ausgangssignal des Subtrahierwerks 92 kleiner als 2"·-512, gleich 2^I4-512 bis 2^I4 + 512 und größer als 2¹⁴ +512 ist, wird es auf Null, auf einen Pegel entsprechend einer impulsbreitenmodulierten Welle bzw. auf 1023 eingestellt Die Genauigkeit des Ausgangssignals kann in der Größenordnung von 512 liegen. Wenn 512 von den Bitpositionen (Bit 9, Bit 10, Bit 11, Bit 12, Bit 13, Bit 14) über 10 Bits von A und B subtrahiert wird, kann bei Diskriminierung der Bits höherer Ordnung der Regelbereich unterschieden bzw. abgegrenzt werden. Die folgende Tabelle 1 verdeutlicht das Bitschema der Bits höherer Ordnung (Bits 9 bis 14) für jeden Dezimalziffernwert

Tabelle 1

Dezimai	Binär	₂io	2"	₂u	2»	₂u
	2»	0	1	1	1	0
-2048	0	0	1	1	1	0 .
-1536	1	1	1	1	1	0
-1024	0

Fortsetzung

Dezimal

Binär

2» 2¹⁰

₂i2

-512 0

512
1024
1536
2048

1 0 1 0 1 0

1 0 0 1 1 0

1 0 0 0 0 1

1 0 0 0 0 0

Wenn die Bits 9 (2*) bis 13 (2^J3) sämtlich »len« oder sämtlich »Oen« sind, kann vom Impulsbreitenmodulationsabschnitt eine impulsbreitenmodulierte Welle abgenommen werden. Wenn nämlich die Bits höherer Ordnung (2^s bis 2¹³) sämtlich »Oen« sind, können die restlichen, niedrigeren Bits (2° bis 2^s) eine Größe bzw. einen Wert von 0 bis 511 (Dezimal) besitzen. Wenn die höheren Bits (2^s bis 2¹³) sämtlich »len« sind, können die restlichen niedrigeren Bits {2° bis 2*) eine Größe von -512 bis -1 (Dezimal) besitzen. Da diese Bits im digitalen Regelbereich liegen, der 1023 Schritte nicht überschreitet, kann eine impulsbreitenmodulierte Welle unmittelbar ausgegeben werden. Unter den anderen Bedingungen wird das Bit-Vorzeichen diskriminiert (es wird als negativer Wen betrachtet, wenn das Bit 2" eine »1« ist, und als positive Größe, wenn das Bit 2¹³ eine »0« ist), wobei bei einem negativen Vorzeichen eine »0« und bei einem positiven Vorzeichen die Größe 1023 ausgegeben werdea

Die Schaltung gemäß F i g. 9 ist so abgestimmt daß ein (m) integrales Verhältnis zwischen der Periode des Vertikalsynchronisiersignals und der Umlaufperiode der Zählerschaltung erzielt wird. Die unteren 10 Bits werden einer Impulsbreitenmodulation durch Abtastung des Taktzählers unterzogen, und die Berechnung wird nur unter Verwendung der höchsten 6 Bits (Bits 9 bis 14) durchgeführt worauf die Bedingungs-Diskriminierung durchgeführt wird. Da hierbei die impulsbreitenmodulierte Welle etwa 1 kHz beträgt wird ein Gleichspannungsansprechverhalten des Motors erzielt so daß auf einem Rechenschaltungsabschnitt gemäß F i g. 5 verzichtet werden kann.

Die hi Verbindung mit Fig.9 und Tabelle 1 beschriebene Ausfühmngsform verdeutlicht ein Beispiel für eine Schaltung, die einen Zeitunterschied von 16,66 ms als Sollwert (oder den Z3hlwert des Zeitunterschieds £-0 (Modus 2")) besitzt wobei Tabelle 1 beispielhaft von der Schaltung gelieferte Größen angibt

Die Schaltung 91, 97 gemäß Fig.9 ist somit verschiedenen Abwandlungen zugänglich und die Werte oder Größen gemäß Tabelle I können ebenfalls verschiedenartig geändert werden.

Fig. 12 veranschaulicht eine Pseudovertikalsynchronisiersignal-Generatorschaltung in einer Zeitintervall-Meßschaltung zur Bestimmung eines Zeitintervalls zwischen dem Vertikalsynchronisiersignal und dem Tachosignal. Diese Generatorschaltung dient als Kompensierschaltung zum Ausgleich fur ein fehlendes Vertikalsynchronisiersignal, wenn eine dem Zeitunterschied entsprechende Regelvariable gebildet wird.

Bei dieser Schaltung ist die Umlaufperiode des Zahlers 61 auf ein ganzzahliges Vielfaches der Periode des Vertikalsynchronisiersignals eingestellt, so daß ein vorbestimmtes Verhältnis zwischen dem Zeitpunkt, zu welchem das Vertikalsynchronisiersignal über einen Umsetzer 124 zu einer Verriegelungsschaltung 125 geliefert wird,, und eine durch den Zähler 61 gezählten Augenblicksgröße besteht Die an der Verriegelungsschaltung 125 verriegelte Größe wird durch eine Datenverarbeitungsschaltung gemäß Fig.5 und 9 verarbeitet um gleichzeitig einer Vergleichsschaltung

121 zugeführt zu werden. Die Ausgangsgröße des Zählers 61 wird der Vergleichsschaltung 121 eingegeben. Wenn beide Daten koinzidieren, gibt die Ver- gleichsschaltung 121 ein Ausgangssignal ab. Das Ausgangssignal der Vergleichsschaltung 121 wird über NOR-Glieder 122 und 123 geleitet wobei ein Pseudovertikalsignal erzeugt wird. Die Zählbits zur Durchführung eines Verschiebeumlaufs mit derselben Periode wie derjenigen des Vertikalsynchronisiersignals können durch letzteres gelöscht werden, so daß die Ausgangsdaten auf den Daten (0... 0) basieren. Hierdurch entfällt die Notwendigkeit für die Vergleichsschaltungen 121,

122 gemäß Fig. 12, so daß die Zahl der Bauelemente verkleinert werden kann.

F i g. 13 ist ein Blockschaltbild einer Schaltungsanordnung unter Verwendung von Piatten-AFR-Regelschleifen sowie Bandrollen-AFR- und -APR-Regelschleifen bei der Videobandgerät-Servovorrichtung unter Ver- Wendung der Recheneinheit gemäß Fig.5. Ein Zähler 61 zählt die an die Eingangsklemmen angelegten Taktimpulse, wobei die Daten des Zählers 61 an Verriegelungsschaltungen 131, 132, 133, 134, 135, 136 und 137 verriege't werden. Die Verriegelungsschaltun gen 131 und 132 sind in der Schaltung gemäß F i g. 4 angeordnet wobei die von ihnen verriegelten Daten einem Rechenschaltungsabschnitt 139 zugeführt werden. Letzterer besitzt die in Verbindung mit Fig.5 beschriebene Anordnung. Das Ausgangssignal des Rechenschaltungsabschnitts 139 wird als Ausgangssignal der Bandrollen-AFR-Regelschleife benutzt Während der Aufzeichnungszeit messen die Verriegelungsschaltungen 133 und 134 ein Zeitintervall zwischen dem Bandrollen-Tachosignal und dem Vertikalsynchronisier signal (Pseudovertikalsynchronisiersignal). Bei Wieder gabe wird ein Schalter 138 umgeschaltet so daß die Verriegelungsschaltungen 133 und 134 ein Zeitintervall zwischen dem (Pseudo-)VertikalsynchronisiersignaI und dem Steuerimpuls messen. Die Ausgangssignale der auf die in Fig.6 gezeigte Weise geschalteten Verriegelungsschaltungen 133 und 134 werden auf die in Verbindung mit F i g. 5 beschriebene Weise an einen Rechenschaltungsabschnitt 140 angelegt dessen Ausgangssignal als Ausgangssignal der Bandrollen-APR- Regelschleife benutzt wird. Die in der Konfiguration gemäß F i g. 4 angeordneten Verriegelungsschaltungen

135 und 136 messen e^;n Zeitintervall des Platten-Tachosignals. Die Ausgangssignale dieser Verriegelungsschaltungen 135 und 136 werden einem Rechenschaltungsab- schnitt 141 eingegeben, dessen Ausgangssignal als das Ausgangssignal der Platten-AFR-Regelschleife benutzt wird. Die Verriegelungsschaltungen 136 und 137 dienen zur Messung eines Zei'Intervalls zwischen dem Platten-Tachosignal und der. (Pseudo-)Vertikalsynchronisier-

μ signal. Die Ausgangs>i jnale der in der Konfiguration gemäß F i g. 6 angeo .'neten Verriegelungssehaltungen

136 und 137 werden einem Rechenschaltungsabschnitt 142 mit der Konfiguration gemäß Fig.5 eingespeist. Das Ausgangssignal dieses Abschnitts 142 wird als (Ausgangssignal der) Platten-AFR-Regelschleife benutzt. Die Verriegelungsschaltungen 136 und 137 dienen zur Messung eines Zeitintervalls zwischen dem Platten-Tachosignal und dem (Pseudo-)Vertikalsynchronisiersi-

gnaL Die Ausgangssignale der in der Konfiguration gemäß Fig.6 angeordneten Verriegelungsschaltungen 136 und 137 werden einem Rechenschaltungsabschnitt 142 der Anordnung gemäß Fig.5 eingegeben. Das Ausgangssignal dieses Rechenschaltungsabschnitts 142 s wird als Ausgangssignal der Platten-APR-Regelschleife benutzt Die das Pseudovertikalsynchronisiersignal erzeugende Schaltung 144 addiert eine Konstante L zum Ausgangssignal der Verriegelungsschaltung 137, vergleicht das Resultat der Addition mit dem Ausgangssignal des Zählers 61 und liefert ein Ausgangssignal, wenn zwischen dem Additionsergebnis und dem Ausgangssignal des Zählers 61 Koinzidenz besteht

F i g. 14 ist ein Blockschaltbild zur Veranschaulichung einer Zeitdifferenzdaten-Verarbeitungseinheit für die Platten-AFR- und -APR-Regelschleifen sowie die Bandrollen-AFR- und -APR-Regelschleifen der Videobandgerät-Servovorrichtung. Der Zähler 61 zählt dabei die an die Eingangsklemme angelegten Taktimpulse, wobei die Zählbits zur Durchführung eines Verschiebe-Umlaufs mit derselben Periode wie derjenigen des Vertikalsynchronisiersignals durch letzteres gelöscht werden. Die Zählgröße des Zählers 61 wird durch einen willkürlichen Verriegelungsimpuls in den Verriegelungsschaltungen 151 bis 156 verriegelt Die Zähldaten werden Zeitdifferenzdaten-Verarbeitungs- und Impulsbreitenmodulations-Schaltungsabschnitten 158 bis 161 zugeführt Die Verriegelungsschaltungen 151 und 152 messen dabei ein Zeitintervall des Bandrollen-Tachosignals. Die Ausgangssignale der Verriegelungsschaltun- gen 151 und 152 werden dem Schaltungsabschnitt 158 zugeführt Letzterer führt die in Verbindung mit F i g. 9 beschriebene Operation durch. Infolgedessen wird das Am gangssignal des Schaltungsabschnitts 158 als Ausgangssignal der Bandrollen-AFR-Regelschleife benutzt Die Verriegelungsschaltungen 153 und 154 messen während der Aufzeichnung ein Zeitintervall zwischen dem Bandrollen-Tachosignal und dem Vertikalsynchronisiersignal (Pseudovertikalsynchronisiersignal). Bei Wiedergabe ist ein Schalter 157 umgelegt wobei die Verriegelungsschaltungen 153 und 154 ein Zeitintervall zwischen dem Steuersignal und dem (Pseudo-)Vertikalsynchronisiersignal messen. Das Ausgangssignal der Verriegelungsschaltungen 153 und 154 wird der Zeitdifferenzdaten-Verarbeitungs- und Impulsbreitenmodulations-Schaltung 159 zugeführt Das Ausgangssignal dieser Schaltung 159 wird als Bandrollen-APR-Regelschleifen-Ausgangssignal benutzt Die Verriegelungsschaltungen 155 und 156 messen andererseits das Zeitintervall des Platten-Tachosignals. Die Ausgangs- so signale dieser Verriegelungsschaltungen 155 und 156 werden dem genannten Schaltungsabschnitt 160 zugeführt, dessen Ausgangssignal als Platten-AFR- Regelschleiftn-Ausgangssignal benutzt wird. Die Verriegelungsschaltung 156 und der Zähler 61 dienen zur Messung eines Zeitintervalls zwischen dem Platten-Tachosignal und dem Vertikalsynchronisiersignal. Die Ausgangssignale der Verriegelungsschaltung 156 und des Zählers 61 werden dem genannten Schaltungsabschnitt 161 eingespeist, dessen Ausgangssignal als Platten-AFR- Regelschleif en- Ausgangssignal benutzt wird. Da der Zähler durch das Vertikalsynchronisiersignal gelöscht wird, kann diese Zeitspanne als Bezugsgröße benutzt werden.

Eine Pseudovertikalsynchronisiersignal-Generatorschaltung 162 vermag vom Zähler eines der Bits mit einer Periode entsprechend derjenigen des Vertikalsynchronisiersignals abzunehmen und ein Pseudoverti- kalsynchronisiersignal zu erzeugen, wenn das Bit von 1 auf 0 übergeht

Bei der erfindungsgemäßen digitalen Servovorrichtung wird eine Regelgröße durch einen Zähler in bezug auf eine Anzahl von Regelschleifen abgeleitet Ein erstes und ein zweites Meßsignal (Tachosignal, Vertikalsynchronisiersignal usw.) in jeder Re ^'-"kleif skö* ... »n dabei als Verriegelungsimpulse bzw. -signale benui/1 werden. Wenn von den zu messenden Signalen ein Signal (Vertikalsynchronisiersignal) fehlt, wird durch die betreffenden Generatorschaltungen ein Pseudovertikalsynchronisiersignal erzeugt Auf diese Weise wird eine einwandfreie bzw. genaue Arbeitsweise gewährleistet Die entsprechende Generatorschaltung gemäß Fig.8 vermag im voraus die konstanten Daten entsprechend einer Periode des Vertikalsynchronisiersignal-Addierwerks 82 zu berechnen, diese Daten zu den unmittelbar vorher verriegelten Zeitdaten zu addieren, äs Additionsergebnis mit der Zahl der Zähler zu vergleichen und ein Pseudovertikalsynchronisiersignal zu liefern, wenn Koinzidenz zwischen beiden besteht Das Pseudovertikalsynchronisiersignal wird über das ODER-Glied 81 zur Verriegelungsschaltung 62 geliefert so daß der Zählerausgang verriepelt wird.

Die Pseudovertikalsynchronisiersignal-Generatorschaltung gemäß F i g. 12 ist so eingestellt daß die Umlaufperiode des Zählers ein ganzzahiiges Vielfaches der Periode des Vertikalsynchronisiersignals darstellt Bei dieser Schaltung wird das Ausgangssignal der Verriegelungsschaltung der Vergleichsschaltung eingegeben, wobei die (bei Anlegung des Vertikalsynchronisiersignals) erhaltenen Zählerausgangsdaten der Vergleichsschaltung zugeführt werden. Wenn Koinzidenz zwischen den Daten der Verriegelungsschaltung und den Daten des Zählers vorhanden ist wird ein Pseudovertikalsynchronisiersignal erzeugt Da die Ausgangsdaten von erster und zweiter Verriegelungsschaltung mit Ausnahme der verschiedenen höchsten Bits jeweils einander gleich sind, wird eine Vereinfachung der Rechenschaltung erreicht Die Zeitdifferenzdaten-Verarbeitungs- und Impulsbreitenmodulationsschaltung gemäß F i g. 9 vermag diese höheren Bits der Zähldaten, die durch den n-Bitzähler gezählt worden sind, an die Bedingungs-Diskriminier-Schaltung anzulegen und die restlichen m unteren Bits einer unmittelbaren Impulsbreitenmodulation zu unterwerfen. Hierdurch entfällt die Notwendigkeit für die Anordnung eines Digital/ Analog-Wandlers. Auf diese Weise wird eine Verkleinerung der Zahl von Bauteilen mit entsprechender Kostensenkung erreicht Um die Ausgungsimpulsbreite auf ein Tastverhältnis von 50% einzustellen, wenn die /77-öi.s der Ausgangsdaten von erster und zweiter Verriegelungssciialtung miteinander koinzideren (d. h. wenn die Differenz zwischen beiden gleich Null ist), werden die Ausgangsdaten (ao ■ ■ ■ a_m- i].(bo-- b_m-\) des Zählers so modifiziert daß sie zu (&~Cm-\). (C₃ ~ C-1) werden. Die digitale Senkvorrichtung kann somit so eingestellt werden, daß sich ihre Betriebsgröße in der Mitte zwischen oberem und unterem Grenzwert befindet, wenn der Sollwert und die Regelgröße gleich Null sind.

Der Additions/Substraktions-Verarbeitungsabschnitt, der Bedingungs-Diskriminierabschnitt und der Datenvergleichsabschnitt können programmäßig durch einen Mikroprozessor realisiert werden.

Die erfindungsgemäß digitale Servovorrichtung verwendet im Servosystem ein Digitalsignal, so daß sie als hochintegrierter Schaltkreis ausgelegt werden kann.

Der Zeitdifferenz-Berechnungs- und Impulsbreitenmodulationsabschnitt vermag die Datenverarbeitung unter Verwendung eines Mikroprozessors oder dergleichen zu vereinfachen. Die digitale Servovorrichtung kann daher kompakter gebaut sein als die bisherige Analogvorrichtung. Da die Daten auf der Grundlage eines Phasenunterschieds oder eines Frequenzunterschieds in Binärform dargestellt werden können, ist die Vorrichtung für Änderungen der Temperatur oder der

Stromversorgung unempfindlich, wobei die Positionsoperation der Abtast/Halteschaltung gewährleistet wird.

Außerdem sind keine Bauelemente mit hoher Kapazität, wie Gleichstromverstärker, Multivibratoren usw, erforderlich, so daß weder eine Drift des Betriebspunkts noch eine Änderung des Verstärkungsgrads im Spiel ist Infolgedessen wird eine stabile Arbeitsweise gewährleistet

Hierzu 10 Blatt Zeichnungen

Claims

Patentansprüche:

1. Digitale Senkvorrichtung, insbesondere für Videobandgeräte, mit einem auf Taktsignale ansprechenden Binärzähler zur lieferuag einer binären Zählgröße und mit einem Digital/Analog-Wandler zur Umwandlung der verarbeiteten Binärdaten in analoge Steuersignale, dadurch gekennzeichnet, daß an den Binärzähler (45; 61) zwei miteinander gekoppelte Speicherschaltungen (46, 47; 62, 63) zur Speicherung der Zählgröße des Binärzählers (45; 61) aufgrund eines Vertikalsynchronisiersignals für eine Bezugsphase oder eines von einem zu regelnden Motor abhängigen Verriegelungsimpulses, angeschaltet sind, daß an die erste und die zweite Speicherschaltung (46,47; 62,63) eine erste Subtrahierstufe (50) angeschlossen ist, welche die Differenz zwischen den Zählinhalten der zwei Speicherschaltungen (46,47; 62,63) bildet, daß an die erste SubtrJiierstufe (50) eine zweite Subtrahierstufe (51) angeschaltet ist, welche von dem Subtraktionsergebnis der ersten Subtrahierstufe (50) eine konstante Größe subtrahiert, und daß das Subtraktionsergebnis der zweiten Subtrahierstufe (51) in einer Diskriminatorschaltung (53) weiterverarbeitet wird, wobei die konstante Größe zur Relatiwerschiebung der gemessenen Datenmenge dient.

2. Digitale Senkvorrichtung, insbesondere für Videobandgeräte, mit einem auf Taktsignale ansprechenden Binärzähler zur Lieferung einer binären Zählgröße Ui'd mit einem Digital/Analog-Wandler zur Umwandlung der verarbeiteten Binärdaten in analoge Steuersignale, dadun.fi gekennzeichnet daß an den Binärzähler (45. 61) zwei miteinander 3s gekoppelte Speicherschaltung«. (46, 47; 62, 63) zur Speicherung der Zählgröße des Binärzählers (45; 61) aufgrund eines Vertikalsynchronisiersignals für eine Bezugsphase oder eines von einem zu regelnden Motor abhängigen Verriegelungsimpulses, angeschaltet sind, daß an die erste und die zweite Speicherschaltung (46, 47; 62, 63) ein Zeitunterschied-Datenverarbeitungsabschnitt (91) zur Durchführung einer Impulsbreitenmodulation anhand bestimmter Ausgangsgrößen der ersten und zweiten Speicherschaltung (46, 47; 62, 63) angeschlossen ist, und daß an die erste und zweite Speicherschaltung (46, 47; 62, 63) eine Bedingungs-Diskriminierschaltung (92—97) direkt angeschlossen ist, welche bestimmte Ausgangsgrößen der ersten und zweiten Speicherschaltung (46, 47; 62, 63) subtrahiert und logisch verarbeitet, und daß der Zeitunterschied-Datenverarbeitungsabschnitt (91) und die Bedingungs-Diskriminierschaltung eine gemeinsame Ausgangsstufe (Torschaltungen 99 und 100) ansteuern, um an deren Ausgang eine impulsbreite modulierte Welle (eine logische »1« oder eine logische »0« vom Flip-Flop98) zu erhalten.

3. Vorrichtung nach Anspruch I oder 2, dadurch gekennzeichnet, daß eine Pseudosynchronisiersignal-Generatorschaltung (F i g. 8,12) vorgesehen ist, die ein als Verriegelungsimpuls zu verwendendes Pseudosynchronisiersignal liefert, wenn ein als Verriegelungsimpuls an eine der beiden Speicherschaltungen (46, 47; 62, 63) anzulegendes Vertikalsynchronisiersignal nicht vorhanden ist und daß diese Generatorschaltung eine Verriegelungsschaltung (62) zur Aufnahme eines Vertikalsynchronisiersignals als Verriegelungsimpuls über eine logische Schaltung (81) und zur Speicherung der Ausgangsdaten des Zählers, ein an die Verriegelungsschaltung (62) angeschlossenes Addierwerk (82) zum Addieren einer vorbestimmten Konstante zu den Ausgangsdaten der Verriegelungsschaltung (62) und eine an dieses Addierwerk (82) angeschlossene Vergleichsschaltung (83) zum Vergleichen der Ausgangsdaten des Addierwerks (82) mit denjenigen des Zählers und zur Lieferung eines Pseudovertikalsjjchronisiersignals an die logische Schaltung aufweist, wenn zwischen den Ausgangsdaten des Addierwerks (82) und denjenigen des Zählers Koinzidenz besteht.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zu den Ausgangsdaten der Verriegelungsschaltung (62) zu addierende Konstante eine numerische Größe auf der Grundlage der Zeit eines als nächstes zu erzeugenden Vertikalsynchronisiersignals ist, das im voraus anhand der Periode des Vertikalsynchronisiersignals berechnet worden ist

5. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet daß eine Pseudovertikalsynchronisiersignal-Generatorschaltung zur Lieferung eines als Verriegelungsimpuls zu benutzenden Pseudovertikalsynchronisiersignals vorgesehen ist wenn ein als Verriegelungsimpuls an eine der beiden Speicherschaltuiigen anzulegendes Vertikalsynchronisiersignal nicht vorhanden ist, daß die Verriegelungsschaltung (125) zur Speicherung von Ausgangsdaten bzw. einer Ausgangsgröße des Zählers (61) in Abhängigkeit von einem ein Vertikalsynchronisiersignal darstellenden Verriegelungsimpuls ausgebildet ist, eine auf den nächsten Verriegelungsimpuls ansprechende Vergleichsschaltung (121) zum Vergleichen der Ausgangsdaten der Verriegelungsschaltung (125) mit denjenigen des Zählers (61), eine erste logische Schaltung (122) zur Ableitung einer logischen Summe aufgrund der Ausgangsdaten der Vergleichsschaltung (121) und «.ine zweite logische Schaltung (123) zur Ableitung einer logischen Summe aus den Ausgangsdater der ersten logischen Schaltung (122) und dem Vertikalsynchronisiersignal aufweist (F ig. 12).

6. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Bedingungsdiskriminatorschaltung (92 bis 97) aus einer logischen Schaltung besteht, die mit dem zweiten Subtrahierwerk (51) verbunden ist und die höchsten Bits der Ausgangsdaten des zweiten Subtrahierwerks (51) zu unterscheiden vermag und die ermittelt, ob die Ausgangsdaten des zweiten Subtrahierwerks (51) in einem vorbestimmten Regelbereich liegen oder nicht, und die vorbestimmte Ausgangsdaten auf der Grundlage des Ergebnisses dieser Unterscheidung liefert, und eine Verriegelungsschaltung (52) zur Speicherung der Ausgangsdaten des zweiten Subtrahierwerks (51) oder derjenigen der Bedingungs-Diskriminatorschaltung auf der Basis des Ergebnisses der durch letztere durchgeführten Unterscheidung vorgesehen ist.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Verriegelungsschaltung (52) einen oberen Grenzwert von der Diskriminatorschaltung (92 bis 97) empfängt, wenn die Ausgangsdaten des zweiten Subtrahierwerks (51) vom oberen Grenzwert des Regelbereiches abweichen, die Verriegelungsschaltung (52) einen unteren Grenzwert emp-

fängt, wenn die Ausgangsdaten des zweiten Subtrahierwerks (51) vom unteren Grenzwert des Regelbereiches abweichen, und die Verriegelungsschaltung (52) für die unteren oder niedrigeren Bits des zweiten Subtrahierwerks (51) repräsentative Ausgangsdaten empfängt, wenn die Ausgangsdaten des zweiten Subtrahierwerks (51) innerhalb des Regelbereiches liegen.

8. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daü an den Datenverarbeitungsabschnitt ι ο (91) ein Flip-Flop (98) zur Aufnahme eines Ausgangssignals dieses Datenverarbeitungsabschnitts (91) zwecks Lieferung eines Ausgangssignals mit einem Tastverhältnis angeschlossen ist, und eine Torschaltung (99,100) vorgesehen ist, deren eines Ende an das Flip-Flop (98) und deren anderes Ende an die Bedingungs-Diskriminatorschaltung (92 bis 97) angeschlossen ist und welche anhand des Ergebnisses der Unterscheidung durch die Bedingungs-Diskriminierschaltung (92 bis 97) selektiv ein Ausgangssignal vom Flip-Flop (98) zu liefern vermag.

9. Vorrichtung nach Anspruch 8, dadurcn gekennzeichnet, daß die Bedingungs-Diskriminierschaltung (92 bis 97) eine an das Subtrahierwerk (92) angeschlossene logische Schaltung (93, 94, 95, 96) aufweist, welche bewirkt, daß die Torschaltung ein Signal eines mittleren Pegels liefert, wenn das Subtraktionsergebnis innerhalb eines Regelbereiches liegt, ein Signal hohen Pegels liefert, wenn das Subtraktionsergebnis vom oberen Grenzwert des Regelbereiches abweicht, und ein Signal niedrigen Pegels liefert, wenn das Subtraktionsergebnis vom unteren Grenzwert des Regelbereiches abweicht

10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Zeitdifferenz-Datenverarbeitungsabschnitt (91) eine erste logische Schaltungsgruppe zur Ableitung einer logischen Summe aus den Ausgangsdaten einer ersten Speicherschaltung und den Ausgangsdaten eines Zählers sowie eine zweite logische Schaltungsgruppe zur Ableitung einer logischen Summe aus den Ausgangsdaten einer zweiten Speicherschaltung und den Ausgangsdaten des Zählers aufweist.

11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß das höchste Bit nach dem Invertieren an eine der beiden logischen Schaltungen anlegbar ist, um ein Tastverhältnis von etwa 50% zu erzielen.

12. Vorrichtung nanh Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Taktimpulsfrequenz und die Bitzahl des Zählers (45; 61) so gewählt sind, daß ein integrales Verhältnis zwischen der Periode des Vertikalsynchronisiersignals und der Zeit, in welcher der Zähler einer Umlauf durchführt, erhalten wird.