JPS5889087A - モ−タの速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はモータの速度＃ＪＪ＃装置に関するものでるる
。

従来のレコードプレーヤやビデオチーブレコーダ等Ｏ音
響・峡＊＊器に用いられるモータとして。

普及−には電圧を速度基準として速度制御され九ブラシ
レス直流モータを月いているが、この方式はａｌｌｉｏ
温度変化や部品の経年変化に対して十分に安定な基準電
圧を作るのが難かしく、たとえば、温度変化に伴い基準
電圧が変化し九場合には、モータＯ速度の変化を引き起
こして速度偏差を生じ中すく、また、定常負荷に対して
速度偏差を生じるという問題点を含んでいる・ この問題を解決する九めに゛Ｊ高級機では速度制制ルー
プに更に位相制御ループを加えてｔ定常負荷の変化また
は周囲温度の変化に対して速度偏差を小さくしている。

しかし、この方式では速度制御ループと位相制御ループ
の２つの制御ループを必要とし、その２つの制御ループ
の動作が互いに影響を及ばしめうため、調整が難しく、
構成も複雑となり、さらに周囲温度の変化や部品の経年
変化に対して動作点が移動して同期範囲が減小する等の
種々の問題が存在している。

さらに、従来の速度検出及び位相検出では、コンデンサ
の充電放電波形の一部なす／ブリングして、他のコンデ
ンサにホールドする方法をとっている。このように、コ
ンデンサを多量に使用する方ｆ＆社外付部品が多くな９
、モノリシックＩＣ化に適さない、ま九、そのｌｊＪ囲
温度の変化や部品の経年変化に伴って、上述の、欠点が
生じやすい。

さらに、モータの起動−における過渡応答（一定の速度
にて安定に制御される状態になるまでの過＠）に時間が
かかシ、すみやかな整定を得ることが難かしかった・ 本発明は、上述の問題点を解決し九七−タの速度制慨装
置を提供するものである。特に、速度検出をディジタル
的に行ない、そのディジタル値にもとづいて判断および
演算を行なって、モータＯ゛回転速度に応じて動作モー
ドを変えることにより過渡応答特性の良好な、モノリシ
ックＩＣ化に適し九七−タの速度制御装置を実現したも
のである・以下本発明の一実施例な図面にもとづいて説
明するｅＪｌ１図〜第６図に本発明のモータ速度制御装
置〇−寮施例を示す、第１図の基本構成図において、パ
ルス発生部（幻はたとえば周波数発電機と整形・分局回
路によって構成され、被速度制−七−タ（１）　０１転
に比例した周波数Ｏ交流信号をパルス信号に整形してい
る。速度検出部（３）はパルス発生部（りのパルス信号
０）にもとすいて、そ−タ（１）　１０回回転度に対応
したディジタル信号（ホ）をパルス信号口）Ｏ到来毎に
逐次得ていく、このディジタル信号−は演算部（４）　
Ｋ入力され、モータ（１）の−回転度および１転位相の
両者に関連し九信号例な出力する。電力給電部（６）は
演算部（４）の出力−に応じてモータ（１）への供給電
力を−一し、モー！（１）が所定の回転速度にて１転す
るよ″うになしている。演算部（４）は判断機能を有し
、速度検出部（３）のディジタル値（ホ）にもとづいて
判断して、演算部（４）の動作モード−を切プ換え、モ
ータの起動時などにおける過渡応答を良好にしている（
詳細は後述する）。

第１図の速度検出部Ｑ）の具体的な構成を第２図に示す
、その構成および動作を第７図の動作説明鼓形図を参照
して説明する。パルス発生部（２）の出カバルス信号（
イ）（第７図（ａ））はトリガ信号発生回路輪に入力さ
れ、パルス信号０）の正エツジから所定パルス幅のトリ
ガ信号（ロ）（第７図（ｂ））’を作る。

クロックパルス発生回路（ロ）は例えば水晶発振器のよ
うな安定な発振器とその出力を整形・分周する回路によ
って構成され、パルス信号（イ）の周期Ｔよりも充分に
短い周期τのクロックパルス（ハ）を発生する（通常τ
はＴの２００分の１から１００００分の１）。

クロックパルスＧ／ｉはＭ進カウンタ（２）とＮ遂カウ
／りＩに入力されている（Ｍ、Ｎは共に正ＯＪｌ数であ
り、ＭはＮより充分大きくとられている）。

Ｍ進カウンタ（２）はトリガ信号（ロ）の正エツジによ
ってカウント状態になシ、その出力信号に）はクロツク
パルス（ハ）なＭ個カウントする間は“Ｈ”とな択Ｍ個
カウントを終えると“Ｌ”になる（１１７図（Ｃ））・
すなわち、トリガ信号（ロ）の正エツジ時点より所定時
間＠Ｍｆの遅延をおこなっている０Ｍ過カウンタ（２）
のカウント終了時点、すなわち出力信号に）の負エツジ
によって、Ｎ進カウンター荀はカウント状態に変わ９、
クロックパルス（ハ）ｔカウントしていく（第７図（Ｃ
））、）リガ信号（ロ）の次の正エツジによって、Ｎ進
カウンタＩのその時点の内容（ディジタル量）がラッチ
回路ｉｌｌに入力され、次の入力時点まで保持される（
第７図（ｄ）　）、このとき、Ｍ進カウンタ（２）がカ
ウント状態に変わることは、すでに説明し九とおシであ
る。さらに、トリガ信号（ｃ４の負エツジによってリセ
ット信号−が動作して、Ｎ進カウンタ・禰のカウントを
停止させその内容をリセットする（第７図（ａ）　）　
。

゛な＞、Ｎ＊カウ／り０４は、第１の内部状ＩＭ（オー
ルＯ）からクロックパルス（ｅ−→のカウントを開始し
、第２の内部状態（オール１）になるとカウントを停止
して、その状態を保持するようになされている。すなわ
ち、第１の内部状態で停止していたＮ進カウンタ０４は
、出力信号に）の負エツジによってトリガされるとカウ
ント状態となり、リセット回路−のリセツ）信号によっ
てカウントを停止して第１の内部状態に戻るか、または
第２の内部状態になってカウントを停止し、その後のリ
セット信号によって第１の内部状態に戻る。従って周期
が長い場合には、Ｎ進カウンタＩの第２の内部状態がラ
ッチ回路９＠に入力され、周期が所定値近傍の場合には
Ｎ進カウンターのその時の内容がラッチ回路−に入力さ
れ、さらに周期が短い場合には、Ｎ進カウンターの第１
の内部状態がラッチ回路−に入力される。その結果、ラ
ッチ回路１１４１の値によって回転速度をｆ１４Ｄなく
検出できる（速すぎる場合および遅すぎる場合も含めて
）。

上述の動作によって、ラッチ回路−の出力ディジｆｉ　
＃［−はパルス発生部（２）のパルス信号（イ）の周期
に対応した値となる。その値を■（整数）とすれば、は
ぼ次式であられせる。

Ｉ＝Ｔ／τ−Ｍ　・・・・・・・・・（１）ここに、Ｔ
はパルス信号上）の周期、τはクロックパルス（ハ）の
周期、Ｍはカウンタ（２）のカウント数である。このよ
うに、安定な周期τのクロックパルス（ハ）をカウント
するこ、とによって入力信号の周期を検出するならば、
経年変化、温度変化の影響の少ない速度検出部を構成で
きる。

さらに、Ｍ進カウンタによって遅延回路を構成して、残
余の周期をＮ進カウンタによって測定するようにするな
らば、′９ツチ回路の一ビツト数およびそれ以後の績算
部の処理ビット数を小さくしても、速度制御の分解能を
高くとれる利点がある。

第１図の演算部（４）の具体的な構成を第３図に示す、
第３図において、入力／＜ソファ（財）には第２図のラ
ッチ回路番鴫の出力（ホ）が入力される０割込受付回路
−は第２図のトリガ信号発生回路−の）　Ｑガ信号（ロ
）が入力され、トリガ信号（ロ）の正エツジにおいて割
９込みを受付けるように、ＣＰＵ（中央演算処理回路）
ＩＩＫ割込信号（））１−送る。ＣＰＵ！ｌはクロック
パルスｅ→を同期−（ルスとして、順次所定の動作を行
なっていく。

割込信号（ト）を入力されたＣＰＵ＠はメモリ回路−の
ＲＯＭ［ｉ域から所定のプログラムを順次読出して、所
定の入力、演算、出力動作を行なう（詳細な処理内容は
後述する）、すなわち、ＣＰＵ＠は入力バッファ（２）
の内容を入力してメモリ回路−のＲＡＭ領域を利用して
所要の演算を行なった後、出力バツファ四に出力する。

出力バッファーの内容はＤ／Ａ変換器−に入力され、そ
の内容に応じたアナログ値に変換される。

第４図にＤ／Ａ変換器−の−例を示す０本例は、ルー２
Ｒラダー抵抗の接続をスイッチ回路（財）によって切換
えることによ）、出力−をディジタル信号（へ）に応じ
たアナログ値に変換している。

このとき、演算部（４）のＣＰＵ＠の動作を進めていく
同期パルスは、速度検出部３のクロックツくルーおける
発振器は１個でよい、一般に、クロッ％発生回路（ロ）
の内蔵する発振器の周波数信号を整形・分局して同期パ
ルスな作ることができる。

次に、第３１め演算部（４）の処理内容を第５図に示す
、さらに、第５図の処理の詳細なフローチャートを第・
因に示す、第５図、第６図において、Ｉ、Ｊ、に、Ｌ、
Ａは凡人開領域のメモリ名、■凰、■雪。

Ｉ、　、　Ｉａ　、　８　、　Ｌｒ　、　１１ｎａｘ　
、　Ｋ＠はＲＯＭ領域のメモリ名であるが、説明を簡単
にするためにそのメモリの内容なも含めて表わすｔのと
する。

まず、その処理手順を第５図にもとづいて簡単に説明す
る。

■　割込入力（ト）が入力され九ときに割込を受は付け
て、次の■に過める。

■　入力バッファ（財）に入力されているラッチ回路部
の内容なＣＰＵＥに入力して、メモ＋７　Ｉに記憶する
。

■　ディジタ１ル値Ｉにもとづいて判断し、その後の処
理を変える。

＠　　Ｍａｌ（１）を実行するか、または処理（！）を
実行する。

ここで、処理（１）を実行する場合を第１の動作モード
と呼び、Ｊａｉｌ（りを実行する場合ｔ−ＪＩ２の動作
モードと呼ぶことにする。

次に、第６図の詳細なフローチャートについて説明する
。第６図において、破線で囲ｔ６れ九る部分はそれぞれ
第５図の判断・処Ｊ！（１）および処３！　（２）のブ
ロックに相当する。その動作社下記のようになっている
。

■　割込入力（ト）のないときは他のプログラムを１ス
テツプずつ実行していき、割込入力（ト）が入ってきた
ときに■に移る。

■　ラッチ回路１１０の内容工を入力する。

■　ディジタル値■にもとづいて次のような判断・分岐
を行なう。

１）　　Ｉ≧１１の場合（Ｉｔは第１の所定値）第１の
動作モード（処ｊｌ　（１）の実行）とし、判定用のメ
モリＡをｖｌｖにする（Ａ←１）。

１）　　１．＞Ｉ＞Ｉ鵞でム＝１の場合（ＩｔはＭ２の
所定値） 第１の動作モードを継続し、メモリムを１にする。

−）■！≧Ｉの場合 第２の動作モード（処Ｊ！！（ｊ）を実行）とし、メモ
リムを　Ｏにする。

〜）■、≧ＩでＡ＝００場合（Ｉ、は第３の所定値でＩ
、）Ｉ富に選定） 第２の動作麹−ドな継続する。

Ｖ）　　Ｉｓ＜ＩでＡ＝Ｏの場合 第１の動作モードに変更、シ、メモリムを１ｖにする。

＠　　Ｊｌｌの動作モード（処理（１））の内容は次の
ようになっている。

曾）判定用のメモリムをｖｌｖにする（Ａ←１）。

■）　メモリＫＯ値を−に、にする（Ｋ←−に、）。

ｌ　メそりＬの値ｋ　Ｌｍａｘにする（　Ｌ　４−　Ｌ
ｍａｘ）ｓＩＶ）　　Ｌを出力バツ７アーに出力して、
Ｄ／Ａｆｉ換器−によ）アナログ鰍に変換する。

■　第２０動作モード（処３１！　（り　）の内容は、
次のようになっている。

１）　　ＩからＩ、を引い九値をメモリＪＫいれる（Ｊ
←Ｉ　−Ｉ、　）　、ここに、Ｉ、は第４の所定値であ
り、１１．Ｉ鵞ｍ　”ｍよりを小さい、すなわち、１）
ＫＩＣＪを足して新しいＫとする（　Ｋ　＋−に＋Ｊ）
、これは、Ｉ４を速度の基準値として速度岨差に対応す
るディジタル値（Ｉ　−Ｉ４　）をＫに逐次加算するこ
とによって、実質的に積分計算（ディジタル積分）を行
なうことを意味する。その結果、Ｋは同転位相に対応し
た値となる。

１）　　Ｊを８倍して、新しいＪとする（Ｊ＋−８ｘＪ
　）ｅ　ＫとＪを加算してＬとする（−Ｌ４−に＋Ｊ）
−０すなわち、Ｋと３０間に所定利得比ａｋかけた後に
加算して合成値りを得ている。

ｖ）　　ＬｉＣＬｒを足して新しいＬとしく　Ｌ４−Ｌ
　＋　Ｌｒ　）。

ＬをＤ／Ａ変換器−に出力する。これは、ＪおよびＫの
中心値をＯにしているのに対して、Ｄ／Ａ変換器−の中
心値なしにシフトさせ、その出力のりニアリテイのある
範囲を使うようにしている。

第１図〜第６図に示した実施例の全体の制御動作につい
て、まず第２の動作モードにおける安定いま、そ−タ（
１）の速度が遅い場合を考えると。

パルス発生部儲）のパルス信号（イ）の同期は長くな夛
、速度検出部（３）の出力ディジタル値Ｉは大きくなる
。

すなわち、ＩがＩａ　（速度基準値）よりも大きくな〕
１４度誤差Ｊ　＝　Ｉ　−Ｉ、の積分値にも大きくなる
。

その結果、合成値りが大きくなシ、Ｖム変換器−の出力
を大きくする。この出力の増大は電力給電部ＩＪ　Ｋよ
ってモータ（１）への供給電力を増大させて、モータ（
１）を加速し、その回転速度を所定の値（ＩがＩ、に等
しくなる速度）に制御する。

逆に、モータ（１）の速度が連い場合には、パルス発生
部（２）のパルス信号（イ）の周期は短かくなり、速度
検出部（１）の出力デイジタル値工は小さくなる。

従って、■が■、よシも小さくなＩＫも小さくなる。そ
の結果、合成値りが小さくなり、　Ｄ／Ａ　ｆ　ｍ器−
〇出力な小さくする。この出力の減小は電力給電部（５
）Ｋよってモータ（１）への供給電力を減小（を九はモ
ータ（１）の発生トルクの方向を逆転）させて、モータ
（１）を減速し、その回転速度な所定Ｏ値に制御する。

さらに、本夾施例では、速度誤差Ｊのディジタル積分を
行ない、その積分値ＫＫも応動して演算部（４）の出力
を変化させているために、位相制御の効果も生じる０位
相側ｍｃ＞特徴は、モータ（１）の定常的な負荷トルク
の値にかかわらず回転速度が一定となるところにある（
１ｇ１転位相は変化する）。

いま、モータ（１）の定常的な負荷トルクが増加した後
の定常的な釣９合い状態を考える。モータ（１）への供
給電力は負荷トルクにみめった所要の値であれば良いた
め−に、Ｖ＾変換器−への出力ディジタル［Ｌは所要の
有限な値となる。すなわち、定常的にはＫお°よびＪは
所要の値（有限）をとる、このとき、ＫはＪを積分した
ものであるから、Ｊは零、すなわち■ゴＩ４でなければ
ならない、従って、モータ（１）の回転速度は定常的な
負荷トルクの値に無関係に一定となる。すなわち、本寮
施例では、モータに速度側−と共に位相制御もかかり、
その性能を著しく向上させてしる。

また、速度検出部（３）での検出にはクロックパルスに
よるカウントを利用しているために、クロツクパルス発
生回路（２）に水晶発振器を使用するならは安定度の高
い高精度の検出が可能となる。また、パルス信号ヒ）の
到来毎に新しい検出ディジタル値を得ることができる。

とζろで、このような複合し九る制御系においては、速
度対応量Ｊ　＝　Ｉ　−Ｉ、と位相対応量にの相対利得
を適切に選定しなければ、制御系全体の安定性が損なわ
れることがある。これについて第８図を用いて説明する
。第８図は制御−特性を表わす特性−であり、横軸に外
乱トルクの周波数を対数で目盛り、縦軸に速度変動のし
易さを対数で目盛りた４０である。第８図における各特
性線は、前述の相対利得８（ディジタル合成彼の出力り
においてみ九ときの速度対応量Ｊ　：　Ｉ　−Ｉ、と位
相対応量ＫＯ利得比）を変化させたときの制御特性図で
ある。ここに、突１１ＸＦｉｓ＝１６の場合、一点鎖線
Ｙは８＝、２Ｏ場合、破線ＺはＳ二１２８Ｃ）場合であ
る（８の大きさに応じて後段の電力給電部（旬の利得を
調整して、制−系全体の利得は適度に合わせている）。

特性線Ｙでは非常に急峻なピークを有し、制御系全体の
動作は不安定にな〕易い０本方式において制御系の安定
性を″硬保する九めに、Ｓは４以上に選定される。一方
、Ｓを大きくしすぎると、特性線Ｚに示すように、低域
において速度変動が生じやすくなり好ましくない、従っ
て、安定かつ良好な制御特性を得るためには、 ８≦８≦３２ に選定することが好ましい。

前述の本発明の速度制御装置においては、速度検出部（
１）のディジタル値■に応じて演算部（４）を第１の動
作モードと第２の動作モードに切り換えて、全体ｏｆｉ
４ｍ動作を適時変更しているために、′モータ（１）の
起動から安定°な回転速度にいたるまでの過渡応答特性
が著しく改善されている。これについて、第９図と第１
０図の過渡応答波形を参照して説明する。第９図（ａ）
は速度検出部（１）の≠イジタル値Ｉ（Ｄ時間的変化を
表わし、第９図ｆｂ）は演算部（４）において計算する
位相対応量にの時間的変化を表わしている。

■　些動の最初の段階においては、モータ（１）の回転
速度が遅いために速度検出部（３）のディジタル値Ｉは
最も大きな値Ｎ（Ｎ進カウンタＩ４１の最大カウント値
）となる、このとき、演算部（４）では第１の動作モー
ドを選定しくＩ＞Ｉｔ）、その出力りを最も大きな値１
ｘｎａｘ　（一定）となして、電力給電部（５）によっ
てモータ（１）に大電力を供給し、大きな加速トルクを
発生させる。また、位相対応量Ｋに初期値として−に・
を入れる。

■・モータ（１）が加速され、速度検出部（１）の出力
Ｉが速度に応動して変化しはじめる。このとき、演算部
（４）はＪｌｌの動作モードを継続する。

■　速度検出部（３）の出力■が１１１で減小する。

このとき、演算部（４）は第１の動作モードを継続する
。

■　モータ（１）がさらに加速をつづけ、速度検出部（
萄の出力Ｉが減小しＩ、になる、ことまでの加速段階に
おいては、演算部（４）Ｋお−ける判断論量により継続
して第１の動作モードが選定され、モータ（１）−に大
電力が給電され、大きな加速トルクを発生し急激な加速
を行なう。

モータ（１）がさらに加速され、速度検出部（３）の出
力Ｉがさらに小さくなると（Ｉ＜Ｉｔ）、演算部（４）
は第２の動作モードにきシかゎる。その結果、速度誤差
Ｊ　＝　Ｉ　−Ｉ４を積分して、位相対応量Ｋを算出し
く初期値−に、）、ＪとＫを合成しテ出力りを発生する
。従って、モータ（１）への給電電力は速度検出部（３
）の出力Ｉに応動して変化し、速度制御状態へと移って
ゆく。

■　モータ（１）はさらに少しの閲加速され、すみやか
に最終の安定な制御状ＭＣＩが１．と等しくなる）にい
たる、このとき、位相対応量にはかならずしも零にはな
らないが（負荷トルクに対応した値となる）、通常零に
近い値となる。

なお、■から■への加速期間に必然的に生じるＫＯ増加
によって過渡応答が悪化しないように（特にオーバーシ
ェードが生じないように）、−にの初期値を最終値（は
ぼ零）よルもマイナスＩｆ（減速トルクの指令に対応）
にずらし−ＫＯとしている。その結果、最終の回転速度
（Ｉ＝Ｉ。

となる速度）にすみやかに落ちついていく、すなわち、
起動時の過渡応答は非常に良好となる。

ここで、モータ（１）の回転速度が速度基準値Ｉ４に対
応（Ｉ＝Ｉ、）しているときに、位相対応量Ｋがマイナ
スとなると減速トルクの指令とな）、Ｋがプラスとなる
と加速トルクの指令となっている。従って、位相対応量
Ｋ（ディジタル積分値）の初期値を減速トルク側（−に
・）に少しずらせておくと１良好な過渡応答特性が得ら
れる。

０　さらに、安定状態において、急に負荷トルクが大幅
に増えた場合な考える。速度検出部（１）の出力■は増
大してゆき、位相対応ｉｌＫも増大する。■が■、にい
たる間では（Ｉ＜Ｉａｌ、第２０ｍ作モードを継続し、
■およびＫに応動した出力りを発生する。従って、■が
Ｉｓよシ小さいときに負荷トルクが軽減されると、第２
の動作モードにおいて最終の回転速度にすみやかにおち
ついてゆく。

■　しかし、負荷トルクがかな）大きくモータ（１）が
さらに減速されＩがＩｓより大きくなると、演算部（４
）は第１の動作モードにきりかわり、出力りをＬｍａｘ
　　とし、モータ（１）は大電力を給電され、大きな加
速トルクを発生する。ま友、位相対応量には−Ｋｏ　Ｋ
　ｆ＆定しなおされる。

■　モータ（１）が加速され、■が工、よりを小さくな
ると演算部（４）は第２の動作モードとなる。

［Ｆ］　最終の回転速度で安定する。

一方、演算部（４）が上述のごときモードの変更機能を
持たない場合には（第２の動作モードのみで制御する場
合）、その過渡応答にオーバーシュートやアンダーシュ
ートが生じて整定までの時間が著しく長くなる。これに
ついて、第１０図を参照して説明する。第１０図（ａ）
（ｂ）はそれぞれ速度検出部（３）の出力ディジタル値
Ｉと演算部（４）の位相対応量ＫＯ時間的変化を表わし
てお９、第１０図（ａ）　（ｂ）　ｏ実線は本実施例の
ごとき第１と第２の動作モードの切シ換えをする場合の
過渡応答波形であ夛（第９図と同じ）、破線は単一の動
作モード（第２の動作モードの＋）の場合の過渡応答波
形である。単一の動作モードの場合には、モータ（１）
の起動・加速段階において位相対応−量Ｋが急激に増加
してしまう丸めに、速度検出部（３）の出力Ｉが最終の
整定値■４になっても位相対応量Ｋが最終の整定値（は
ぼ零）よＭ大幅に大きくなっているために、演算部（４
）０出力Ｌｌｉ大きくなりモータ（１）は加速を続ける
。その結果、■がＩ６よシ小さくなシ（速度のオーバー
シュー））、Ｋを徐々に減小させてゆく。

Ｋが零となった時に■はＩ、よシ小さい丸めに（速度が
速い）、Ｌは小さくな９モータ（１）は減速トルクを生
じる。モータ（１）が減速してＩがＩ４まで増大するま
での間にＫがさらに減小してゆき、ＩがＩ。

になって４にの作用によって引き続きモータ（１）は減
速トルクを発生して、ＩＦｉＩ、より大きくなってしま
う（アンダーシュート）、このような振幅の大きなオー
バーシュートとアンダーシュートを３〜２回〈９かえし
た後に、やっと最終の回転速度に安定する丸めに、それ
までの応答時間はかなシ長い％Ｏとなる。

−とζろで、本実施例で杜、第１の動作モードの応動範
囲は、速度検出部（３）のディジタル値Ｉによって決ｔ
シ、Ｉ＞Ｉｔである。また、第２の動作モードの応動範
囲は、ＩくＩＳである。ここでｓ　ＩＩはＩ、よシかな
９大きく選定されて１１とほとんど等しくなされ、さら
にｓ　Ｉｔは■、にほとんど等しぐなされている。すな
わち、速度検出部（３）の出力ディジタル値からみた演
算部（４）の第２の動作モードの厄動範囲社、第２の所
定値を含み、さらに第１の動作モードの応動範囲を部分
的に含んでいる（第２の動作モードと第１０動作モード
の選択昧それ以前の過程に依存する）、このような設定
にするならば、第２の動作モードの応動範囲を狭めるこ
となく、第１の動作、モードの応動範囲を広くできるた
めに、モータ（１）の回転速度が最終の整定値（Ｉ４に
対応）の極く近傍となったときに第１の動作モードから
第２の動作モードに変更できるので、きわめて良好な過
渡応答特性が得られる。また、第２の動作モードの応動
範囲も十分に広くとれる丸め、定常の制御状態にお叶る
瞬間的な負荷トルクの変動に対して広範囲に対処できる
。

なお、Ｉｔはかならずし％Ｉ４よ〕大きくなくても嵐＜
−Ｘ雪がＩ、と等しいまたはｌｌｌとんど等しいならに
、嵐好な過渡応答特性が得られる。−さらに、第６図に
おいて、第１０動作ｉ−ドと第２０動作モードの切シ換
えのための判断において、九とえｉｊ　Ｉ　：　Ｉ、の
場合やＩ　＝　Ｉ、の場合などの等号成立時には第１の
動作モードで％＄２の動作でもどちらに含めても良く、
いずれの場合でも本発明に含まれることはいう′までも
ない。

第３図に示した演算部（３）の別の処理方式を第１１図
に示す０本例では、前述の第６図の来施例における第１
と第２の動作モードの他に、さらに第３０動作モード（
地理（３））を設けてモータ（１）が所定の回転適度（
Ｉａに対応）を大幅に超えた場合に、急激に減速してす
みやかに安定な速度制御状態になるように改良してイル
。

これについて説明すれば、速度検出部（３）の出力ディ
ジタル値ＩＫもとづいて判断し、第１の動作モードｓ　
ｌｌ：ｚｔｖ動作モードを九は第３の動作モードを選択
している。第１０動作モード（処Ｊ！！（１））および
第スの動作モード（処理（２））はすでに説明しえる内
容（第６図参照）と同一である。第３の動作モード（処
３！（３））では、判定用のメモーリＢを１とし、位相
対応量ＫＯ初期値をに、とし、ＬをＬｍｉｎ　（最小値
）としてＤ／Ａ変換器−に出力し、電力給電部（５）に
よってモータ（１）に大電力を給電し大きな減速トルク
を発生するようになしている（加速トルクにするか減速
トルクにするかの切多換えはＤ／Ａ変換器−の出力値に
よる判定を九はＣＰＵ□□□による別系統の指示によっ
て簡単に夾現できる）。

ＩＩ　’　ｓ第２．第３の動作モードの切り換え社、速
度検出部（３）の出力Ｉと所定値■ｔｗ　■Ｉｔ　Ｉｌ
ｗ　ｌ１ｅＩ・、Ｉマおよび判定用メモリム、Ｂに・よ
って判断される。ここで、最終の速度整定値Ｉ４と上述
の所定値ＩｈＩ、、　Ｉ、、　Ｉ、、　Ｉ・ｔ　’Ｙと
の大小関係はＩｒ＞　Ｉｓ＞　Ｉｔ＞　Ｉ４＞　Ｉｓ＞
　Ｉｔ＞　Ｉｓとなされている。その分岐の仕方は次の
ようになっている。

１）　　Ｉ≧１．の場合は第１の動作モード。

ｉ）　　Ｉｔ＞Ｉ＞Ｉ茸でム＝１の場合社第１の動作モ
ード。

■）　　Ｉｔ≧■≧１．の場合は第２の動作モード。

Ｉｖ）１．≧Ｉ≧Ｉ・でＡ＝Ｏの場合は第２の動作モー
ド。

ｖ）ｉＩ重≧Ｉ≧Ｉフでｎ＝Ｏの場合はｊｇ２の動作モ
ード。

ｖＯＩｓ≧Ｉの場合は第３の動作モード。

ｖｌＤ　　ＩＳ＞　Ｉ　＞　Ｉｓでｎ＝ｔｏ場合は第３
の動作モード。

このように第３の動作モードを加え、第２の動作モード
、の応動範囲がＩ、を含み、さらに第３の動作モードの
応動範囲を部分的に含むようにするならば、モータ１０
回転速度が所定値（Ｉ４に対応）よ〕もかなル速い状態
からでも急減速した後にすみ中かに所定の速度に安定す
る。さらに、第３の動作モードにおいて位相対応量ＫＯ
初期値として４を入れるようになし、すみやかな過渡応
答な得られるようになしている。従って、本実施例は速
度切換えを行なうモータにおいて、高速から低速に切換
えるときに大きな効果がある。

ｇＳ図に示し九債算部（３）の別の処理方式な第１２図
に示す、これは、前述の第６図の実施例における第１の
動作モード（処理（１））の内容を部分的に変更し、Ｄ
／Ａ変換器（至）への出力りを速度誤差Ｊ＝Ｉ　−Ｉ、
に比例して変化するようにし丸ものである（判断・分岐
の仕方および第２の動作モードにおける処理内容は第６
図の実施例と同じである）。

第１の動作モードにおいて、まず判定用のメモＩＪ　Ａ
を１とし、位相対応量Ｋに−４を入れ、ｌ−Ｉ４を計算
したる後に８倍してＪ−に入れ、ＪＣ）内容ＶｃＬｒを
足してＬとし、Ｄ／Ａ変換器−にＬを出力する。すなわ
ち、速度誤差Ｊ二Ｉ　−Ｉ４にのみ比例（位相対応量Ｋ
には無関係）した出力りによってモータ（１）への給電
を制御している。

このような方式であっても、良好な過渡応答特性と、定
常状ＩＩ（第２の動作モード）における良好な制御性能
を得ることができる。

第３図に示した演算部（３）のさらに別Ｏ処理方式な第
１３図に示す、これは、前述の第１１図の実施例におけ
る第１の動作モード（処理（１））と第３の動作モード
（処理（３））の内容を部分的に変更し・Ｖム変換器−
への出力りを速度暁差Ｊ二Ｉ　−Ｉ４に比例して変化す
るようにし丸ものである（判断・分岐の仕方および第２
の動作モードにおける処理内容は第１１図の実施例と同
じである）。

第１図の構成のモータの速度制御装置に使用する速度検
出部（３）の別の構成例を第１４図に示す、第１４図に
おいて、パルス発生部（２）のパルス信号上）の到来、
（パルスの正エツジ）により、トリガ信号発生回路（２
）はパルス幅の狭い正のトリガ信号（ロ）を発生する。

トリガ信号（ロ）の正エツジによってダウンカウンタ−
の内容をラッチ回路９匈にとや込み、負エツジによって
プリセット回路−を動作さ、せプリセット値設定回路ｅ
ｕｏ内容なダウンカウンタ−に設定する。ダウンカウン
タ−はクロックパルス（ハ）の到来毎に上述のプリセッ
ト値からその内容を１ずつ減小させていき、オールＯで
停止した後またはカウント状態を中断して、再度トリガ
信号（ロ）によってプリセットされカウントダウンを開
始ｌる・従って、ラッチ回路参＠Ｏ内容は／（ルス発生
部情）のパルス周期に対応したディジタル値となシ、そ
の出力（ホ）は第３図のＣＰＵ−にとシ込まれる。

このような構成の速度検出部（３）の出力は、モータ（
１）が遅い場合にはその出力信号（ホ）のディジタル値
は小さくなシ、モータ（１）が速い場合には信号（ホ）
のディジタル値は大きくなる（第２図の構成の速度検出
部の出力とは逆の特性となる）。

これに伴って、第３図のごとき演算部（４）での判断・
分岐の仕方も変更する必要がある。９１５図にその処理
方式のフローチャートを示す（第６図の処理に対応する
）、第１図、第１４図、第３図、第４図、第１５図によ
ってモータ（１）の速度制御装置の他の実施例を構成す
る。第１５図の動作は下記のようになる。

■　割込入力（ト）のないときは他のフログラ＾をｌス
テップずつ実行していき、割込入力（ト）が人ってきた
ときに■に移る。

■　ラッチ回路９時の内１！Ｍを入力する。

■　ディジタル値Ｍにもとづいて次のような判断・分岐
を行なう。

１）　　Ｍ≦Ｍ１の場合（Ｍｔは第１の所定値）＊Ｘの
動作モード（処理（１））とし、判定用のメモリムをｖ
ｌｖにする。

１）　　Ｍｌ　＜　Ｍ　＜鳩でＡ＝１の場合（鳩は第２
の所定値） 第１の動作モードを継続し、メモリムを１ｖにする。

腸）　鳩≦ＭＯ場合 第２の動作モード（処理（２））とし、メモリムをＯｖ
にする。

Ｎ）　鳩≦Ｍでム＝Ｏの場合（Ｍｓ＃′ｉ第３の所定値
で鳩〈鳩に選定） 第２０動作モードを継続する。

ｖ）　　Ｍ、）ＭでＡ＝０の場合 第１の動作モードに変更し、メモリＡを１にする。

＠　第１の動作モード（処理（ｌ））の内容は次のよう
になっている。

Ｉ）判定用のメモリムを　１　にする。

１）　メモリＫを−に・にする。

ＩＩＩ）　　メモリＬ　ｋ　Ｌｏａｘにする。

〜）Ｌを出力バツファ四に出力して、Ｄ／Ａ変換器（２
）によりアナ四グ量に変換する。

■　第２の動作モード（処理（２））の内容は、次のよ
うになっている。

！）縞からＭを引いた値な速度誤差としてＪに入れる。

ここに、鳩は第４の所定値であり、Ｍｌ　、　Ｍｓ　−
Ｍｓよりも大きい、すなわち％鳩〉鳩＞　Ｍｓ　＞　Ｍ
ｓとなっている。

１）ＫＫＪを足して新しいＫとする。これによシ、速度
娯差Ｊ＝鳩−Ｍのディジタル積分を行ない、その積分値
には回転位相に対応した値となる。

■）Ｊを８倍して新しいＪとした後に、ＪとＫを加算合
成してＬとする。すなわち、ＫとＪの間に所定利得比Ｓ
をかけた後に加算して合成値りを得ている。

Ｖ）　　ＬｉＣＬｒを足して新しいＬとし、ＬをＶム変
換！！＠に出力する。

このような構成・処理方式のモータの速度制御装置の性
能は、前述のｊｇ１図〜第６図に示し九実施例にて得ら
れるものと大差なく、過渡応答特性および定常制御特性
共に良好なものとなる・第１６図に演算導（３）の別の
処理方式（第１５図の変距）を示す０本例では、前述の
第１５図の実施例における第一１と第２の動作モードの
他に、さらに第３の動作モード（処理（３））を設けて
モータ（１）が所定の回転速度（Ｍａに対応）を大幅に
超えた場合に、急激に減速してすみやかに安定な速度制
御状ＩｐＨになるように改良している。

第３の動作モード（処理（３））では、判定用のメモリ
ＢＱＩとし、位相対応量にの初期値をＫＯとし、ＬをＬ
ｍｉｎ　（最小値）としてＶ入質換器−に出力し、電力
給電部（５）によってモータ（１）に大電力を給電し。

大きな減速トルクを発生するようになしている（加速ト
ルクにするか減速トルクにするかの切り換えはＶム変換
器−の出力値による判定を九はＣＰＵ＃Ｓによる別系統
の指示によって簡単に実現できる）。

第１．第２．第３の動作モードの切シ換えは、速度検出
部（３）の出力Ｍと所定値Ｍｈ鳩、鳩１Ｍ１゜゛−鳩、
ｂｉｐｔおよび判定用メモリＡ、Ｈによって判断される
。ここで、最終の速度整定値域と上述の所定値鳩、鳩ｖ
　Ｍ、　ｔ　Ｍ、＃鳩、　Ｍｖとの大小関係はＭｓ　＜
鳩く鳩く鳩〈鳩く鳩く鳩 となされている、その分岐の仕方は次のようになってい
る。

１３　　Ｍ≦Ｍ１の場合は第１の動作モード・−）　　
Ｍｔ＜Ｍ＜ＭｉでＡ＝１の場合は第１の動作モード。

■）Ｍ、≦Ｍ≦Ｍ・の場合は第２の動作モード。

〜）鳩≦Ｍ≦Ｍ、でム＝００場合は第２の動作モード。

Ｖ）　　Ｍｌ≦Ｍ　≦Ｍｑ　Ｆ　Ｂ　＝　０　（Ｄ　場
合ｋｉ第２の動作モード。

ｖＤ　　Ｍ、≦ＭＯ場合線第３の動作モード。

ｎ）　　Ｌ＜Ｍ＜Ｍｉ　テＢ　＝　１の場合は第３０動
作モード。

このように第３の動作モードを加えｓ　Ｍｚの動作モー
ドの応動範囲が鳩を含み、さらに第３０動作モードの応
動範囲を部分的に含むようにするならば、モータ（１）
の回転速度が所定値（Ｍ４に対応）よ〕もかな〕速い状
態からでも急減速した後にすみやかに所定の速度に安定
する。さらに、第３の動作モードにおいて、位相対応量
ＫＯ初期値とし。

てに・を入れるようになし、すみやかな過渡応答を得ら
れるようになしている。

第１７図に演算部（３）の別の処理方式（第１５図の変
更）を示す、これは、前述の第１５図の実施例における
１ｇ１ｏ動作モード（処理（１））の内容を部分的に変
更し、Ｖム変換器−への出力りを速度誤差Ｊ＝Ｍ、−Ｍ
に比例して変化するようにしたものである（判断・分岐
の仕方および１ｇ２０都作モードにおける処理内容は第
１５図の実施例と同じでろる〜第１の動作モードにおい
て、まず、判定用のメモリムをｌとし、位相対応量にに
−に、を入れ、Ｍ。

−Ｍを計算しえる（＆に８倍してＪに入れ、Ｊの内容に
ｋをたしてＬとし、Ｄ／Ａ変換器−にＬを出力する。す
なわち、速度誤差Ｊに鳩−Ｍにのみ比例（位相対応量Ｋ
には無関係）しえ出力りによってモータ１への給電を制
御している。

こりような方式であっても、良好な過渡応答特性と、定
常状態（第２の動作モード）における、良好な制御性能
を得ることができる。

第１８図に演算部（３）のさらに別の処理方式（第１６
図の変Ｉりを示す、これは、前述の第１６図の実施例に
おける第１の動作モード（処理（１））と第３の動作モ
ード（処理（３））の内容な部分的に変更し、Ｖ人質換
器（社）への出力りを速度誤差Ｊ＝Ｍ、−Ｍに比例して
変化するようにし＆　４−のである（判断・分岐の仕方
および第２の動作モードにおける処理内容は＄ｌＳ図の
実施例と同じである）。

なお、前述の各実施例において、第１と第２の動作モー
ドおよび１ｇ２と′Ｍ３の動作モードを切夛換えるスレ
ッショルドの値（■、、　ＩＩｔ　Ｉ＠、　Ｉｙ。

ｊＡａ　−Ｍｓ　、　Ｍ＠　、　Ｍりにおいてどちらの
動作モードをとっても得られる効果に大差はなく、本発
明に含まれることはいうまでもない、＋の他、本発明の
主旨を変えずして種々の変形が可能である。

以上の説明にて理解されるように、本発明のモータの速
度制御装置は、以下に述べる数々の利点を有している。

（１）　　モータ０１転速度に対応し九速度誤差Ｊをデ
ィジタル積分して、回転位相に対応した値にを計算し、
ＪとＫを所定の利得比にて合成した信号によって制御を
かけているために、被速度−−モータに位相制御がかか
り、定常的な負荷トルクの増減による適度偏差は零とな
る。

偉１　速度検出手段の検出ディジタルｆｌ［Ｋもとづい
て判断し、演算手段の動作を第１の動作モードとｊＩｚ
の動作モードで切シ換えることによ）。

過渡応答特性を改善している。特に、第２０動作モード
の応動範囲が第１の動作モードの応動範囲を部分的に含
む−ようになし、第１０動作モードの範囲および第２０
動作モードの範囲をそれぞれに十分広くとることができ
、起動から定常適度にいえる過渡的な応答な良好にする
と共に、制御範囲も広くなしている。

（２）　パルス発生手段Ｏパルス侶号の周期なディジタ
ル的に検出して、速度検出手段の出力としてｂる丸めに
、クロックパルスの１パルス分以上の一差社発生せず、
極めて正確な検出が可能となる。特に、クロックパルス
として水晶発振器の出力のように安定な周波数信号を用
いることにより、正確な周期検出が可能となシ、その結
果、モータの定常速度の安定度は水晶発振器の安定度と
同等にすることができる。

（４）速度誤差Ｊを実質的にディジタル積分することに
よって位相対応量Ｋを得ているために、アナログ積分器
に起）がちな温度ドリフト、オフセット等が生じないの
で、正確な位相対応量Ｋを得ることができる。

（＆）　　速度検出および位相検出をディジタル的に行
なっているために、九とえばＣ−ＭＯ８、Ｉ”Ｌによる
モノリシックＩＣ化に適している。そして、従来のサン
プリング方式の速度検出回路および位相検出回路で必要
とされる外付けのコンデンサ等も不要となシ、コストダ
ウンを図れる。

従って、本発明にもとづいて、音響・映像機器用のプツ
シレス直流モータな使用する速度制御装置を構成するな
らば、部品点数の少ない回路によって高性能な制御装置
を爽現できる。

【図面の簡単な説明】

８１図は本発明のモータの速度制御装置の基本構ｇ図、
＠２図は第１図の速度検出部の一構成図、＠Ｓ−Ｓ−線
画１因算部の構成図、第４図は第３ｆｉ　ＯＤ／Ａ変換
器の一例を示す構成図、第５図は第３ｒｊＩＪＫ示した
演算部のｌ＆埋内容を示す７０−チャ−）、１１６図は
第５図の処理の詳細な７０−チャ−）、３１７図は第２
図に示した速度検出部の動作を説明するための波形図、
Ｊｇ　ｓ図は本発明Ｏモータ適度鯛鐸装置Ｏｔｉ制御特
性を表わす特性図、第９図と第１０図は過渡応答を表わ
す波形図、第１１図、ｊＩＶ図および第１３図はそれぞ
れに演算部の別の地層方式を示す７０−チャー）、＠１
４図は第１図の速度検出部の別Ｏ＃ｌｔ成図、第１５図
、第１６図、第１７図および第１１１図はそれぞれに第
１４図の速度検出部を用いる場合の演算部の処理方式を
示す７Ｏ−チャートである。 Ｄ）・・・被速度制御モータ、（２し・パルス発生部、
（１）・・・速度検出部、０）・・・演算部、１７・・
・電力給電部、軸・・・クロックパルス発生回路、（ロ
）・・・トリガ信号発生回路、（至）・・・Ｍ進カウン
タ、軸・・・Ｎ１カウンタ、ｍ−・・・リセット回路、
−・・・ラッチ回路、−・・・割込受付回路、四・・・
入力バッファ、−・・・ＣＰＵ（中央演算処理回路）、
（財）・・・メモ゛り回路、麺・・・出力バッファ。 （ハ）・・・Ｄ／Ａ変換変換−・・・スイッチ回路、一
時・・・プリセット値設定回路、−・・・ダウンカウン
タ、−・・・プリセット回路 代理人　森本義弘 第５図 第す図 第０図 第７１図 第ｔ２図 第１３図 第１４闇 ＠１５図 第１６図 第１７図

Claims (1)

1. 【特許請求の範囲】 １、被速度制御モータと、前記モータの回転速度に対応
   して変化するパルス信号を発生するパルス発生手段と、
   前記パルス信号にもとづいて前記モータの回転速度に対
   応したディジタル値を得る速度検出手段と、前記ディジ
   タル値に応動した出力信号を発生する演算手段と、前記
   演算手段の出力に応動して前記モータへの供給電力を変
   化させる電力供給手段とを具備し、前記演算手段はその
   動作において、前記速度検出手段のディジタル値に無関
   係にその出力信号を一定または略一定となして―記モー
   タへ大電力を給電する第１の動作モードと、前記速度検
   出手段のディジタル値に応動してその出力信号を変化さ
   せて前記モー・タヘの供給電ガを変化させる第２の動作
   モードを有し、前記速度検出手段のディ・ジタル値■が
   第１の所定値Ｉ、よ）大きいか等しい状態から時間と共
   に減小して第２の所定値■！（ここにＩｍ　＜　Ｉｔ　
   ）より小さい状態にいたる間では前記演算手段を第１の
   動作モードとなし、＃配達度検出手段のディジタル値Ｉ
   が前記第２０所定値Ｉ！より小さい状態になると前記演
   算手段を第２の動作モードとなすように構成され、かつ
   ＃ｉ記第２の動作モードの応動範囲が前記第２の所定値
   を含み、さらに前記第１０ｍ作モードの応動範囲の少な
   くとも一部分を含んでいることを特徴とするモータの速
   度制御装置。 ２　演算手段が第２の動作モードの状態にあるときに、
   速度検出手段のディジタル値が第１の所定値１１と第２
   の所定値■、の関に設定された第３の所定値Ｉｎ（すな
   わち・Ｉ、：＞　Ｉ、＞　Ｉ、　）よ）４大きくなると
   前記演算手段を第１０動作モードに変更するようにした
   ことを特徴とする特許請求の範囲第１項記載のモータの
   適度制御装置。 ３、演算手段の第２の動作モードは、速度検出手段のデ
   ィジタル値とＪｇ４の所定値■４との差をディジタル的
   に積分し、その積分値と前記速度検出手段のディジタル
   値とを実質的に所定の利得比にて加算合成し、その合成
   値に応じた出力信号を発生する動作モードな含んでいる
   ことを特徴とする特許績求の範囲第１項記載Ｏモータの
   速度制御装置Ｊ 表　被速度制御モータと、前記モータの回転速度に対応
   して変化するパ、ルス信号を発生するパルス発生手段と
   、前記パルス信号にもとづいて前記モータの回転速度に
   対応し九ディジタル値な得る速度検出手段と、前記ディ
   ジタル値に応動した出力信号を発生する演算手段と、前
   記演算手段の出力に応動して前記モーＩへの供給電力を
   変化させる電力給電手段とを具備し、前記演算手段はそ
   の動作において。 前記速度検出手段Ｏディジタル値に無関係にその出力信
   号を一定または略一定となして繭記毫−タヘ大電力を給
   電する第１の動作モードと、前記速度検出手段のディジ
   タル値に応動してその出力信号を変化させて前記モータ
   への供給電力を変化させる第２の動作モードを有し、前
   記速度検出手段のディジタル値Ｍが第１の所定値Ｍ１よ
   り小さｂか等しい状態から時間と共に増大して第２０所
   定値Ｍｔ　（ここに鳩〉Ｍｌ）より大きい状態にいたる
   関では前記演算手段を第１の動作モードとなし、前記速
   度検出手段のディジタル値Ｍが前記１ｇ２の所定値鳩よ
   多大きい状態になると前記演算手段を第２の動作モード
   となすように構成され、かつ前記第２の動作モードの応
   動範囲が前記第２０所定値を含み、さらに前記第１の動
   作モードの応動範囲の少なくとも一部分を含んでいるこ
   とを特徴とするモータの速度制御装置・ ５、　演算手段が第２の動作モードの状態にめる゛と＃
   ！に、速度検出手段のディジタル値が第１の所定値Ｍ１
   と８２の所定値Ｍ！の間に設定畜れ走路３の所定値Ｍ、
   （すなわち、Ｍｌ＜Ｍ、＜Ｍｔ）↓９を小さくなると前
   記演算手段を第１の動作モードに変更するようにし九こ
   とを特徴とする特許−求の範囲Ｊｇ４項記載のモータＯ
   遍度制御装置。 ６、　演算手段の第２の動作モードＬ、速度検出手段の
   ディジタル値と第４の所定値鳩との差をディジタル的に
   積分し、その積分値と前記速度検出手段のディジタル値
   とを実質的に所定Ｏ利得比にて加算合成し、その合ｔｉ
   ＠に応じえ出力信号を発生する動作モードを含んでいる
   ことを特徴とする特許１求の範囲第４ｇＬ記載記載−モ
   ータ度制御装置。 ７、　被速度制御モータと、前記モータの回転速度に対
   応して変化するパルス信号を発生するパルス発生手段と
   、前記パルス信号にもとづいて―記モータの回転速度に
   対応したディジタル値を得る速度検出手段と、前記ディ
   ジタル値に応動した出力信号を発生ｊる演算手段と、前
   記演算手段゛の出力に応動して＃ンモータベの供給電力
   を変化させる電力給電手段とを具備し、前記演算手段は
   その動作において、前記速度検出手段のディジタル値に
   比例または略比例し九応動信号を出力する第１０動作モ
   ードと、前記速度検出手段のディジタル値Ｉを実質的に
   ディジタル積分し、その積分値と前記ディジタル値Ｉと
   を実質的に所定の利得比にて加算合成して出力する第２
   の動作モードを有し、前記速度検出手段のディジタル値
   Ｉが第１の所定値１１よシ大きいか等しい状態、から時
   間と共に減小して第２の所定値Ｉ。 （ここに、Ｉ！　＜　Ｌ　）より小さい状態にいたる閏
   では前記演算手段を第１の動作モードとなし、前記速度
   検出手段Ｏディジタル値Ｉが―記載２の所定値Ｉ！よ）
   小さい状態になると前記演算手段を第２の動作モードと
   なすように構成され、かつ前記第２の動作モードの応動
   範囲が前記第２の所定値を含み、さらに前記第１の動作
   モー°ドの応動範囲の少なくと４一部分を含んでいるこ
   とを特徴とするモータの速度ｓｒｓ装置。 ８、被速度制御モータと、前記モータの回転適度に対応
   して変化するパルス信号を発生するパルス発生手段と、
   前記パルス信号にもとづ、いて前記モータの回転速度に
   対応し友ディジタル値を得る速度検出手段と、前記ディ
   ジタル値に応動した出力信号を発生する演算手段と、前
   記演算手段の出力に応動して前記モータへの供給電力を
   変化させる電力給電手段とを具備し、前記演算手段はそ
   の動作において、―配達度検出手段のディジタル値に比
   例を友は略比例し九−動信号を出力するＪｇｌの動作モ
   ードと、前記速度検出手段のディジタル値Ｍｔ−実質的
   にディジタル積分し、その積分値と前記ディジタル値Ｍ
   とを実質的に所定の利得比にて加算合成して出力する第
   ２の動作モードを有し、前記速度検出手段のディジタル
   値Ｍが第１の所定値Ｍ１よシも小さいか等しい状■から
   時間と共に増大して第２の所定値緘（ここに、鳩〉Ｍ、
   ）よシ大きい状態にいたる閾で紘―記演算手段を第１の
   動作モードとなし、＃配達度検出手段のディジタル値Ｍ
   が前記第２の所定値績よプ大きい状態になると前記演算
   手段を第２の動作モードとなすように構成され、かつ前
   記第２の動作モードの応動範囲が前記第２の所定値を含
   み、さらに前記第１の動作モードの応動範囲の少なくと
   も一部分を含んでいることを特徴とするモータの速度制
   御装置。 ９、被速度制御モータと、前記モータ０回転速度に対応
   して変化するパルス信号を発生するパルス発生手段と、
   ＃Ｉ記パルス信号にもとづいて前記モータの回転速度に
   対応したディジタル値を得る速度検出手段と、前記ディ
   ジタル値に応動した出力信号を発生する演算手段と、前
   記演算手段の出力に応動して前記モータへの供給電力を
   変化させる電力給電手段とを具備し、＊記演算手段はそ
   の動作において、前記速度検出手段のディジタル値に無
   関係にその出力信号を一定ま九は略一定となして前記モ
   ータへ大電力を給電するｊｇｌの動作モードと、前記速
   度検出手段のディジタル値から速度−差を求め、その速
   度誤差をディジタル的に積分し、そのディジタル積分値
   と前記速度誤差を岩質的に所定の利得比にて加算合成し
   、その合成値に応じて出力信号を変化させ前記モータへ
   の供給電力を変化させるｌ！ｔ２ｃ）動作モードを有し
   、前記速度検出手段の出方ディジタル値と所定値を比較
   し、前記モータ０回転速度が前記所定値に対応する速度
   よ）遅い場合Ｋｍ＊記演算手段第１の動作モードとなし
   、速い場合にｊｇｌ２の動作モードとなすように構成し
   、さらに、前記演算手段がｊｇ２の動作量−ドに変更さ
   れるまでに前記第２０動作モードのディジタル積分値の
   初期値設定を行ない、その初期値を減速トルク指令側に
   ずらして設定し九ことを特徴とするモータＯ適度制御装
   置。 １Ｇ、　　砿遮度制岬モータと、前記モータの回転速度
   に対応しヤ変化するパルス信号を発生するパルス発生手
   段と、前記パルス信号ｆｃもとづイテ前記モータの（ロ
   ）転速度に対応し九ディジタル値を得る速度検出手段と
   、前記ディジタル値に応動した出方信号を発生する演算
   手段と前記演算手段の出方に応動して前記モータへの供
   給電力を変化させる電力給電手段とを具備し、前記演算
   手段はその動作において。 前記速度検出手段のディジタル値に比例または略比例し
   た応動信号を出力するＮ１の動作モードと、前記速度検
   出手段のディジタル値から速度誤差を求め、その速度誤
   差をディジタル的に積分し、そのディジタル積分値と前
   記速度誤差を実質的に所定の利得比にて加算合成し、そ
   の合成値に応動した出方信号を発生する第２の動作モー
   ドとを有し、前記速度検出手段の出力ディジタル値と所
   定値を比較し、前記モータの回転速度が前記所定値に対
   応する速度よシ遅い場合に前記演算手段を第１の動作モ
   ードとなし、速い場合に第２の動作モードとなすように
   構成し、さらに、＊記演算手段が第２の動作モードに変
   更されるまでに前記載２の動作モードのディジタル積亦
   値の初期値設定を行ない、その初期値を減速トルク指令
   伺にずらして設定したことを特徴とするモータの速度制
   御１１装置。