JPS5850351B2 - ベクトル発生器 - Google Patents
ベクトル発生器Info
- Publication number
- JPS5850351B2 JPS5850351B2 JP2522176A JP2522176A JPS5850351B2 JP S5850351 B2 JPS5850351 B2 JP S5850351B2 JP 2522176 A JP2522176 A JP 2522176A JP 2522176 A JP2522176 A JP 2522176A JP S5850351 B2 JPS5850351 B2 JP S5850351B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- register
- output
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】
この発明は、デジタル的なベクトルの位置を発生させる
ベクトル発生器に関するものである。
ベクトル発生器に関するものである。
従来、デジタル的なベクトルを発生させ、その結果を情
報処理装置である計算機等のメモリーやディスプレイ装
置へ送るベクトルの偏位置の大きい方、すなわちＸ方向
の大きさとＹ方向の大きさの内の大きい方（以下ＭＡＸ
とする）と、ベクトルの傾きが前記計算機等から与えら
れた。
報処理装置である計算機等のメモリーやディスプレイ装
置へ送るベクトルの偏位置の大きい方、すなわちＸ方向
の大きさとＹ方向の大きさの内の大きい方（以下ＭＡＸ
とする）と、ベクトルの傾きが前記計算機等から与えら
れた。
この場合、ベクトルの傾きとしてｔａｎθを前記計算機
内部で計算するかｔａｎθの表を前記計算機の記憶エリ
アに記憶させるかしていた。
内部で計算するかｔａｎθの表を前記計算機の記憶エリ
アに記憶させるかしていた。
又ハードウェアによりｔ＝−７９を発生させる場合にし
ても計算機と同様に計算する力５ｔａｎθが記憶されて
いるＲｅａｄ −Ｏｎ Ｉｙ −Ｍｅｍｏｒｙ等を使用
しなければならず任意の精度のものを得るのは困難であ
る。
ても計算機と同様に計算する力５ｔａｎθが記憶されて
いるＲｅａｄ −Ｏｎ Ｉｙ −Ｍｅｍｏｒｙ等を使用
しなければならず任意の精度のものを得るのは困難であ
る。
しかるに、このような方法では計算時間のロス、計算機
においては記憶エリアを余計に使用しなければならない
。
においては記憶エリアを余計に使用しなければならない
。
又Ｒｅ ａｄ−Ｏｎ Ｉ ｙ−Ｍｅｍｏ ｒｙ等の特殊
ＩＣを使用しなければならないという欠点があった。
ＩＣを使用しなければならないという欠点があった。
この発明の目的は、前記計算機等による計算処。
理や特殊ＩＣを使用することなく高速度なベクトル発生
器を提供することにある。
器を提供することにある。
この発明の他の目的は、回路構成が簡単であり任意の高
精度のベクトル発生器を容易に提供できる。
精度のベクトル発生器を容易に提供できる。
この発明によれば、デジタル的なベクトルを発生させる
ベクトル発生器において、入力されたベクトルの始点か
らのＸ方向の偏位量信号（以下偏位量とする）△Ｘおよ
びＹ方向の偏位量△Ｙとを比較し、前記△Ｘ、△Ｙの内
予め定められた方が太きいおよび等しいことを検出する
第１のコンパレータと、前記第１のコンパレータの出力
を受は前記偏位量△Ｘ、△Ｙの内の大きい方（以ＴＭＡ
Ｘとする）を選択するＭＡＸ選択回範と、前記第１のコ
ンパレータの出力を受は前記偏位量△Ｘ。
ベクトル発生器において、入力されたベクトルの始点か
らのＸ方向の偏位量信号（以下偏位量とする）△Ｘおよ
びＹ方向の偏位量△Ｙとを比較し、前記△Ｘ、△Ｙの内
予め定められた方が太きいおよび等しいことを検出する
第１のコンパレータと、前記第１のコンパレータの出力
を受は前記偏位量△Ｘ、△Ｙの内の大きい方（以ＴＭＡ
Ｘとする）を選択するＭＡＸ選択回範と、前記第１のコ
ンパレータの出力を受は前記偏位量△Ｘ。
△Ｙの肉牛さい方（以下ＭＩＮとする）を選択するＭＩ
Ｎ選択回路と、後記第１の加算器の出力をラッチする第
１のレジスタと、前記第１のレジスタの内容とＭＡＸと
を刃口算する第１の加算器と、後記第２の刃口算器の出
力をラッチする第２のレジスタと、前記第２のレジスタ
とＭＩＮとを加算する第２の加算器と、予めＭＡＸの整
数分の１に相当する値を前記第１のレジスタにセットす
る第１の手段と、前記第２のレジスタの内容が第１のレ
ジスタの内容よりも大きいことを検出する第２のコンパ
レータと、前記第２のコンパレータの出力により前記第
１の刃口算器の出力を前記第１のレジスタにラッチさせ
る第２の手段と、入力されたＸ方向の始点信号をストア
し、入力されたベクトルの方向信号により後記クロック
信号を受は増数又は減数するＸ位置カウンタと、入力さ
れたＹ方向の始点信号をストアし、入力されたベクトル
の方向信号により後記クロック信号を受は増数又は減数
するＹ位置カウンタと、前記第１のコンパレータ出力と
第２のコンパレーク出力を受け、第１のコンパレータの
比較結果が大きい又は等しい時はクロック信号を常に出
力し、第１のコンパレータの比較結果が小さい時は第２
のコンパレータにより前記第２のレジスタの内容が前記
第１のレジスタの内容より大きい時のみクロック信号を
出力して、前記Ｘ位置カウンタ又はＹ位置位置カウンタ
のクロック入力に接続された第１のクロックゲート回路
と、前記第１のコンパレータ出力と第２のコンパレーク
出力とを受け、第１のコンパレータの比較結果が大きい
又は等しい時は第２のコンパレークにより前記第２のレ
ジスタ出力信号が大きい時のみクロック信号を出力し、
第１のコンパレータの比較結果が小さい時はクロック信
号を常に出力する前記Ｙ位置カウンタ又はＸ位置カウン
タのクロック入力に接続された第２のクロックゲート回
路とを含むベクトル発生器が得られる。
Ｎ選択回路と、後記第１の加算器の出力をラッチする第
１のレジスタと、前記第１のレジスタの内容とＭＡＸと
を刃口算する第１の加算器と、後記第２の刃口算器の出
力をラッチする第２のレジスタと、前記第２のレジスタ
とＭＩＮとを加算する第２の加算器と、予めＭＡＸの整
数分の１に相当する値を前記第１のレジスタにセットす
る第１の手段と、前記第２のレジスタの内容が第１のレ
ジスタの内容よりも大きいことを検出する第２のコンパ
レータと、前記第２のコンパレータの出力により前記第
１の刃口算器の出力を前記第１のレジスタにラッチさせ
る第２の手段と、入力されたＸ方向の始点信号をストア
し、入力されたベクトルの方向信号により後記クロック
信号を受は増数又は減数するＸ位置カウンタと、入力さ
れたＹ方向の始点信号をストアし、入力されたベクトル
の方向信号により後記クロック信号を受は増数又は減数
するＹ位置カウンタと、前記第１のコンパレータ出力と
第２のコンパレーク出力を受け、第１のコンパレータの
比較結果が大きい又は等しい時はクロック信号を常に出
力し、第１のコンパレータの比較結果が小さい時は第２
のコンパレータにより前記第２のレジスタの内容が前記
第１のレジスタの内容より大きい時のみクロック信号を
出力して、前記Ｘ位置カウンタ又はＹ位置位置カウンタ
のクロック入力に接続された第１のクロックゲート回路
と、前記第１のコンパレータ出力と第２のコンパレーク
出力とを受け、第１のコンパレータの比較結果が大きい
又は等しい時は第２のコンパレークにより前記第２のレ
ジスタ出力信号が大きい時のみクロック信号を出力し、
第１のコンパレータの比較結果が小さい時はクロック信
号を常に出力する前記Ｙ位置カウンタ又はＸ位置カウン
タのクロック入力に接続された第２のクロックゲート回
路とを含むベクトル発生器が得られる。
この発明のベクトル発生器は計算処理として掛算や割算
を行なわず単に加算のみにて処理しているため一般的な
高速ＩＣが使用出来、かつ、回路構成が簡単であるため
ＩＣ化することも可能であり、高速にして任意の高精度
のベクトル信号を発生出来その結果は多大なものである
。
を行なわず単に加算のみにて処理しているため一般的な
高速ＩＣが使用出来、かつ、回路構成が簡単であるため
ＩＣ化することも可能であり、高速にして任意の高精度
のベクトル信号を発生出来その結果は多大なものである
。
以下この発明を図面を用いて説明する。
第１図は、この発明におけるベクトルのパラメータを説
明するものである。
明するものである。
第１図ａの０点はＸ、Ｙで指定されるベクトルの始点、
△Ｘ、△Ｙはベクトルの傾きの絶対値を示す。
△Ｘ、△Ｙはベクトルの傾きの絶対値を示す。
第１図すは、ベクトルの傾きの符号を示し、ベクトルが
第１象限にある場合△Ｘの符号（以下△Ｘｓとする）は
、十でその値をＯ″、△Ｙの符号（以下△Ｙｓとする）
は、十でその値をＯ″とする。
第１象限にある場合△Ｘの符号（以下△Ｘｓとする）は
、十でその値をＯ″、△Ｙの符号（以下△Ｙｓとする）
は、十でその値をＯ″とする。
第２．３，４象限の場合、△Ｘｓ、△Ｙｓは各々の図の
如くなる。
如くなる。
第２図は、この発明の一実施例の構成を示したものであ
る。
る。
単線は１本の信号線を示し、複線は複数本の信号線を示
すものである。
すものである。
タイミング発生回路１０は、計算機等の外部装置（図示
せず）からのベクトル開始信号１１５により第３図に示
すタイムチャートでロード信号１００、クロックＡ信号
１０１．クロックＢ信号１０２を発生し、後記するベク
トル終了カウンタ２４からのベクトル終了信号１０３に
よりクロックＡ信号１０１クロックＢ信号１０２を停止
する。
せず）からのベクトル開始信号１１５により第３図に示
すタイムチャートでロード信号１００、クロックＡ信号
１０１．クロックＢ信号１０２を発生し、後記するベク
トル終了カウンタ２４からのベクトル終了信号１０３に
よりクロックＡ信号１０１クロックＢ信号１０２を停止
する。
タイミング発生回路１０の構成は、良く知られたデジタ
ル技術により容易に実現できるため詳しくは述べない。
ル技術により容易に実現できるため詳しくは述べない。
レジスタ１１．１２には、外部装置からのベクトルの傾
き（△Ｘｓ、△Ｙｓ）偏位量（△Ｘ、△Ｙ）とがそれぞ
れＸ方向の信号２００、Ｙ方向の信号２０１としてベク
トル開始信号１１５によりラッチされる。
き（△Ｘｓ、△Ｙｓ）偏位量（△Ｘ、△Ｙ）とがそれぞ
れＸ方向の信号２００、Ｙ方向の信号２０１としてベク
トル開始信号１１５によりラッチされる。
第１のコンパレータ１３は、レジスター１，１２からの
△Ｘ信号２０６と△Ｙ信号２０７を比較し△Ｘ≧△Ｙな
らば△×Ｌ信号１０６を１′′にする。
△Ｘ信号２０６と△Ｙ信号２０７を比較し△Ｘ≧△Ｙな
らば△×Ｌ信号１０６を１′′にする。
ＭＡＸ選択回路であるマルチプレクサ（以下ＭＵＸとす
る）１４は、レジスタ１１，１２からの△Ｘ信号２０６
．△Ｙ信号２０７及び第１のコンパレータ１３からの△
×Ｌ信号１０６を入力し、△×Ｌ信号１０６が１″なら
ば△Ｘ信号２０６を、△×Ｌ信号１０６が０１１ならば
△Ｙ信号２０７をＭＡＸ信号２０８として出力する。
る）１４は、レジスタ１１，１２からの△Ｘ信号２０６
．△Ｙ信号２０７及び第１のコンパレータ１３からの△
×Ｌ信号１０６を入力し、△×Ｌ信号１０６が１″なら
ば△Ｘ信号２０６を、△×Ｌ信号１０６が０１１ならば
△Ｙ信号２０７をＭＡＸ信号２０８として出力する。
ＭＩＮ選択回路であるＭＵＸｌ５は、ＭＵＸｌ４と同じ
各信号を入力し、ＭＵＸｌ４とは逆に△×Ｌ信号１０６
が”１パならば△Ｙ信号２０７を、△×Ｌ信号１０６が
０″ならば△Ｘ信号２０６をＭＩＮ信号２０９として出
力する。
各信号を入力し、ＭＵＸｌ４とは逆に△×Ｌ信号１０６
が”１パならば△Ｙ信号２０７を、△×Ｌ信号１０６が
０″ならば△Ｘ信号２０６をＭＩＮ信号２０９として出
力する。
すなわち△Ｘ信号２０６．△Ｙ信号２０７の大きい方が
ＭＵＸｌ４からＭＡＸ信号２０８として出力され、小さ
い方がＭＵＸｌ５からＭＩＮ信号２０９として出力され
る。
ＭＵＸｌ４からＭＡＸ信号２０８として出力され、小さ
い方がＭＵＸｌ５からＭＩＮ信号２０９として出力され
る。
ベクトル終了カウンタ２４は、ベクトル開始信号１１５
によりリセットされ、ＭＵＸｌ ４からのＭＡＸ信号２
０８をロード信号１００の時点でクロックＡ信号１０１
によりストアし、ロード信号１００のない時点ではクロ
ックＡ信号１０１の入力のたびに減数され、零を越える
時点でベクトル終了信号１０３をタイミング発生回路１
０へ出力する。
によりリセットされ、ＭＵＸｌ ４からのＭＡＸ信号２
０８をロード信号１００の時点でクロックＡ信号１０１
によりストアし、ロード信号１００のない時点ではクロ
ックＡ信号１０１の入力のたびに減数され、零を越える
時点でベクトル終了信号１０３をタイミング発生回路１
０へ出力する。
第１の加算器１６は、ＭＵＸｌ４からのＭＡＸ信号２０
８と後記する第１のレジスター９からのｍａｘ信号２１
０とをカロ算する。
８と後記する第１のレジスター９からのｍａｘ信号２１
０とをカロ算する。
第２の刃口算器１７は、ＭＵＸｌ５からのＭＩＮ信号２
０９と後記する第２のレジスタ２０からのｍｉｎ信号２
１１とを加算する。
０９と後記する第２のレジスタ２０からのｍｉｎ信号２
１１とを加算する。
ＭＵＸｌ８は、力目算器１６からの信号２１３とＭＵＸ
ｌ４からのＭＡＸ信号２０８の７の値の信号、すなわち
ＭＡＸ信号２０８の最下位ビットを除いたＭＡＸ／２信
号２１２とロード信号１００を入力し、ロード信号１０
０の時点ではＭＡＸ／２信号２１２を、ロード信号１０
０のない時点では加算器１６からの信号２１３を出力す
る。
ｌ４からのＭＡＸ信号２０８の７の値の信号、すなわち
ＭＡＸ信号２０８の最下位ビットを除いたＭＡＸ／２信
号２１２とロード信号１００を入力し、ロード信号１０
０の時点ではＭＡＸ／２信号２１２を、ロード信号１０
０のない時点では加算器１６からの信号２１３を出力す
る。
レジスター９には、ＭＵＸｌ８からの信号２１５がＡＮ
Ｄゲート２５．２６によりゲートされ、ＯＲゲート２７
によりオアされたクロック信号１０９によりラッチされ
ｍａｘ信号２１０を幼する。
Ｄゲート２５．２６によりゲートされ、ＯＲゲート２７
によりオアされたクロック信号１０９によりラッチされ
ｍａｘ信号２１０を幼する。
レジスタ２０は、インバーダ３５により反転されたロー
ド信号１１１によりリセットされ、加算器１７からの信
号２１４がＡＮＤゲート２８によりゲートされたクロッ
ク信号１１０によりラッチされｍ１ｙｔ信号２１１を出
力する。
ド信号１１１によりリセットされ、加算器１７からの信
号２１４がＡＮＤゲート２８によりゲートされたクロッ
ク信号１１０によりラッチされｍ１ｙｔ信号２１１を出
力する。
ＡＮＤゲ゛−ト２５は、ロード信号１００の時点のみク
ロック信号１０１を出力し、ＡＮＤゲ゛−ト２８は、ロ
ード信号１００の時点以外にクロックＡ信号１０１を出
力する。
ロック信号１０１を出力し、ＡＮＤゲ゛−ト２８は、ロ
ード信号１００の時点以外にクロックＡ信号１０１を出
力する。
ＡＮＤゲート２６は、後記する第２のコンパレータ２１
からのＵＰ信号１０７がｔｌ １ ＋１の時クロックＡ
信号１０１を出力する。
からのＵＰ信号１０７がｔｌ １ ＋１の時クロックＡ
信号１０１を出力する。
コンパレータ２１は、１／ジスタ１９からのｍａｘ信号
２１０とレジスタ２０からのｍｉｎ信号２１１とを比較
し、ｍｉｎ信号）ｍａｘ信号の場合にＵＰ信号１０７を
１″として出力する。
２１０とレジスタ２０からのｍｉｎ信号２１１とを比較
し、ｍｉｎ信号）ｍａｘ信号の場合にＵＰ信号１０７を
１″として出力する。
ＯＲゲ’ −） ３１の出力１１２は、ロード信号１０
０の時点と、コンパレータ１３の出力である△×Ｌ信号
１０６が０″の場合はＡＮＤゲート２９の出力が”１″
になる場合、すなわちＵＰ信号１０７が１″の時にｔ′
１ ＋１となる。
０の時点と、コンパレータ１３の出力である△×Ｌ信号
１０６が０″の場合はＡＮＤゲート２９の出力が”１″
になる場合、すなわちＵＰ信号１０７が１″の時にｔ′
１ ＋１となる。
ＯＲゲート３２の出力１１３はロード信号１００の時点
と、△×Ｌ信号１０６がＯ″の場合と、△×Ｌ信号が１
″の場合にはＡＮＤゲート３０の出力が１″になる場合
、 すなわちＵＰ信号１０７が１”の時に１″となる。
と、△×Ｌ信号１０６がＯ″の場合と、△×Ｌ信号が１
″の場合にはＡＮＤゲート３０の出力が１″になる場合
、 すなわちＵＰ信号１０７が１”の時に１″となる。
ＡＮＤゲート３３は、ＯＲゲート３１からの信号１１２
よりクロックＢ信号１０２をゲートして出力する。
よりクロックＢ信号１０２をゲートして出力する。
ＡＮＤゲ゛−ト３４は、ＯＲゲート３２からの信号１１
３によりクロックＢ信号１０２をゲートシて出力する。
３によりクロックＢ信号１０２をゲートシて出力する。
Ｘ位置カウンタ２２、Ｙ位置カウンタ２３はＵｐ−Ｄｏ
ｗｎカウンタから構成され、各々前記ＡＮＤゲート３３
、ＡＮＤゲート３４によりゲートされたクロック信号１
１４，１０８により外部装置からのベクトルの始点Ｘ２
０２．Ｙ２Ｏ３がロード信号１００の時点でストアされ
、又ロード信号１００の時点以外では、クロック信号１
１４゜１０８の入力のたびに△Ｘｓ信号１０４．△Ｙｓ
信号１０５が０″の場合は力日数され、＋１１ Ｉｔの
場合には減数され、ベクトルの位置を表わすＸ位置信号
２０４．Ｙ位置信号２０５を外部装置に出力する。
ｗｎカウンタから構成され、各々前記ＡＮＤゲート３３
、ＡＮＤゲート３４によりゲートされたクロック信号１
１４，１０８により外部装置からのベクトルの始点Ｘ２
０２．Ｙ２Ｏ３がロード信号１００の時点でストアされ
、又ロード信号１００の時点以外では、クロック信号１
１４゜１０８の入力のたびに△Ｘｓ信号１０４．△Ｙｓ
信号１０５が０″の場合は力日数され、＋１１ Ｉｔの
場合には減数され、ベクトルの位置を表わすＸ位置信号
２０４．Ｙ位置信号２０５を外部装置に出力する。
次に具体例を用いてベクトルの発生を説明する。
例えば、Ｘ＝１００ 、Ｙ＝２００．△Ｘ５＝１ 。
△Ｘ−１５．△Ｙｓ＝Ｏ２△Ｙ＝４が指定されたベクト
ルのパラメータとする。
ルのパラメータとする。
△Ｘ〉△Ｙであるから△ＸＬ＝１となりＭＡＸ＝１５
、 ＭＡＸ／２＝７．ＭＩＮ＝４となる。
、 ＭＡＸ／２＝７．ＭＩＮ＝４となる。
第４図に第２図の主要な各部のタイムチャートと状態を
示す。
示す。
ロード信号１００の時点で、クロック信号１０１により
レジスタ１９はＭＡＸ／２、すなわち７″にセットされ
、ｍａｘ信号２１０は７”となり、ベクトル終了カウン
タ２４の内容は’ １５ ”にセットされる。
レジスタ１９はＭＡＸ／２、すなわち７″にセットされ
、ｍａｘ信号２１０は７”となり、ベクトル終了カウン
タ２４の内容は’ １５ ”にセットされる。
レジスタ２０は、ロード信号１００によりリセットされ
るため一信号２１１は°ｌ ０１”となる。
るため一信号２１１は°ｌ ０１”となる。
Ｘ位置カウンタ２２、Ｙ位置カウンタ２３は、ロード信
号１００の時点でクロックＢ信号１０２により各々入力
パラメータであるベクトルの始点の１００．２００がセ
ットされ、かくして初期状態がセットされる。
号１００の時点でクロックＢ信号１０２により各々入力
パラメータであるベクトルの始点の１００．２００がセ
ットされ、かくして初期状態がセットされる。
ロード信号１００以降の刻時において、レジスタ２０は
、ＭＩＮ信号２０９すなわち”４°”とレジスタ２０の
内容すなわちｍｉｎ信号２１１を刃口算器１７により刃
口算された結果の信号２１４をクロックＡ信号１０１に
よりセットされるため、０，４・・・と４″づつ加算さ
れる。
、ＭＩＮ信号２０９すなわち”４°”とレジスタ２０の
内容すなわちｍｉｎ信号２１１を刃口算器１７により刃
口算された結果の信号２１４をクロックＡ信号１０１に
よりセットされるため、０，４・・・と４″づつ加算さ
れる。
ベクトル終了カウンタ２４は１５，１４゜１３・・・と
１″づつ減数される。
１″づつ減数される。
又Ｘ位置カウンタ２２は、△Ｘｓ信号１０４が１″であ
るためクロックＢ信号１０２により、１００，９９゜９
８・・・と′１″づつ減数される。
るためクロックＢ信号１０２により、１００，９９゜９
８・・・と′１″づつ減数される。
一方、レジスタ１９はＵＰ信号１０７が０″であるため
、ＡＮＤゲート２６を経てＯＲゲート２７よりクロック
Ａ信号１０１が出力されないためｍａｘ信号２１０はｕ
７ ＩＩのままである。
、ＡＮＤゲート２６を経てＯＲゲート２７よりクロック
Ａ信号１０１が出力されないためｍａｘ信号２１０はｕ
７ ＩＩのままである。
一方、Ｙ位置カウンタ２３もＵＰ信号１０７が０″であ
るため、ＡＮＤゲート３４によりクロックＢ信号１０２
が出力されないため変化しない。
るため、ＡＮＤゲート３４によりクロックＢ信号１０２
が出力されないため変化しない。
さて、第２刻時になるとクロックＡ信号１０１により一
信号２１１が°８″になり一信号（この場合” ８”
） ＞ｍａｘ信詠この場合＋１７１１ ）となるので、
コンパレータ２１によりＵＰ信号１０７が１″になると
、第２刻時におけるクロックＢ信号１０２がＡＮＤゲー
ト３４により出力され、Ｙ位置カウンタ２３は△Ｙｓが
Ｑ ０９＋であるためプラス１され、Ｙ位置信号２０５
は’ ２０１ ”となる。
信号２１１が°８″になり一信号（この場合” ８”
） ＞ｍａｘ信詠この場合＋１７１１ ）となるので、
コンパレータ２１によりＵＰ信号１０７が１″になると
、第２刻時におけるクロックＢ信号１０２がＡＮＤゲー
ト３４により出力され、Ｙ位置カウンタ２３は△Ｙｓが
Ｑ ０９＋であるためプラス１され、Ｙ位置信号２０５
は’ ２０１ ”となる。
又第３刻時におけるクロックＡ信号１０１がＡＮＤゲー
ト２６を経てＯＲゲート２７により出力され、レジスタ
１９には、ＭＡＸ信号２０８すなわち’ １５ ”とレ
ジスタ１９の内容すなわちｍａｘ信号２１０（この場合
４１７１１ ）を加算器１６により加算された結果の信
号２１３（この場合ｕ ２２ ＩＩとなる）がＭＵＸ１
８を経てセットされｍａｘ信号２１０は’ ２２ ”と
なり、ｍ峠陽＜ｍａｘ信号となるのでＵＰ信号１０７は
０′”となる。
ト２６を経てＯＲゲート２７により出力され、レジスタ
１９には、ＭＡＸ信号２０８すなわち’ １５ ”とレ
ジスタ１９の内容すなわちｍａｘ信号２１０（この場合
４１７１１ ）を加算器１６により加算された結果の信
号２１３（この場合ｕ ２２ ＩＩとなる）がＭＵＸ１
８を経てセットされｍａｘ信号２１０は’ ２２ ”と
なり、ｍ峠陽＜ｍａｘ信号となるのでＵＰ信号１０７は
０′”となる。
第６，１０，１４刻時には、前記と同様ＵＰ信号１０７
が１″になるため、同じ動作が行なわれる。
が１″になるため、同じ動作が行なわれる。
さて、第１６刻時のクロックＡ信号によりベクトル終了
カウンタ２４の内容が零を越えるとベクトル終了信号１
０３が発生して、第１６刻時以降の動作が停止する。
カウンタ２４の内容が零を越えるとベクトル終了信号１
０３が発生して、第１６刻時以降の動作が停止する。
第５図ａは、前記した具体例をプロットしたものである
。
。
黒丸はベクトルの始点で１００，２００の位置を示し、
丸印にある数字は各刻時を示す。
丸印にある数字は各刻時を示す。
第５図すは、Ｘ＝５１２ 、 Ｙ＝５１２ 、△Ｘ５Ｏ
２△Ｘ＝７．△Ｙｓ−１．△Ｙ＝１０のパラメータで発
生させるベクトルを示て一０ 尚、実施例の第１のレジスタ１９へあらかじめセットす
る値はＭＡＸ信号２０８の整数分の１で良いが、分母が
大きくなると出力されるベクトル信号の精度が低くなる
ので好ましくは２分の１を使用すべきである。
２△Ｘ＝７．△Ｙｓ−１．△Ｙ＝１０のパラメータで発
生させるベクトルを示て一０ 尚、実施例の第１のレジスタ１９へあらかじめセットす
る値はＭＡＸ信号２０８の整数分の１で良いが、分母が
大きくなると出力されるベクトル信号の精度が低くなる
ので好ましくは２分の１を使用すべきである。
第１図は、本発明におけるベクトルのパラメータの説明
図、第２図は本発明の一実施例の構成図、第３図は、タ
イミング発生回路１０から発生される信号のタイミング
チャートである。 第４図は、具体的なベクトルの発生において第２図の構
成図における主要な部分のタイムチャートを示す図、第
５図ａは具体例におけるベクトルをプロットした図、第
５図すは、別のパラメータのベクトルをプロットした図
である。 １１，１２，１９，２０はレジスタ、１３，２１はコン
パレータ、１４゜１５．１８はマルチプレクサ 器、２２ 、２３は加数・減数のできるカウンタ、２４
は減数カウンタ、２５ 、 ２６ 、 ２９ 、 ３０
。 ３３、３４はＡＮＤゲート、２７，３Ｌ３２はＯＲゲー
ト、３５ 、３６はインバータであり、１０はタイミン
グ発生回路である。
図、第２図は本発明の一実施例の構成図、第３図は、タ
イミング発生回路１０から発生される信号のタイミング
チャートである。 第４図は、具体的なベクトルの発生において第２図の構
成図における主要な部分のタイムチャートを示す図、第
５図ａは具体例におけるベクトルをプロットした図、第
５図すは、別のパラメータのベクトルをプロットした図
である。 １１，１２，１９，２０はレジスタ、１３，２１はコン
パレータ、１４゜１５．１８はマルチプレクサ 器、２２ 、２３は加数・減数のできるカウンタ、２４
は減数カウンタ、２５ 、 ２６ 、 ２９ 、 ３０
。 ３３、３４はＡＮＤゲート、２７，３Ｌ３２はＯＲゲー
ト、３５ 、３６はインバータであり、１０はタイミン
グ発生回路である。
Claims (1)
- １ デジタル的なベクトルを発生させるベクトル発生器
において、ベクトルの始点からのＸ方向の偏位量信号（
以下偏位量とする）△ＸおよびＹ方向の偏位量△Ｙとを
比較し、前記△Ｘ、△Ｙの内予め定められた方が大きい
および等しいことを検出する第１のコンパレータと、前
記第１のコンパレータの出力を受け、前記偏位量の内大
きい方（以下ＭＡＸとする）を選択するＭＡＸ選択回路
と、前記第１のコンパレータの出力を受け、前記偏位量
△Ｘ、△Ｙの肉牛さい方（ＭＩＮとする）を選択するＭ
ＩＮ選択回路と、後記第１の加算器の出力をラッチする
第１のレジスタと、前記第１のレジスタの内容と前記Ｍ
ＡＸとを力目算する第１の加算器と、後記第２の加算器
の出力をラッチする第２のレジスタと、前記第２のレジ
スタの内容と前記ＭＩＮとを力ロ算する第２の加算器と
、予めＭＡＸの整数分の１に相当する値を前記第１のレ
ジスタにセットする第１の手段と、前記第２のレジスタ
の内容が第１のレジスタの内容より大きいことを検出す
る第２のコンパレータと、前記第２のコンパレータの出
力により前記第１の力ロ算器の出力を前記第１のレジス
タにラッチさせる第２の手段と、入力されたＸ方向の始
点信号をストアし、入力されたベクトルの方向信号によ
り後記クロック信号を受は増数又は減数するＸ位置カウ
ンタと、入力されたＹ方向の始点信号をストアし、入力
されたベクトル方向信号により後記クロック信号を受は
増数又は減数するＹ位置カウンタと、前記第１のコンパ
レータの出力を第２のコンパレータの出力とを受け、第
１のコンパレータの比較結果が大きいおよび等しい時は
クロック信号を常に出力し、小さい時は第２のコンパレ
ークにより前記第２のレジスタの内容が前記第１のレジ
スタの内容よりも大きい時のみクロック信号を出力して
前記Ｘ位置カウンタ又はＹ位置カウンタのクロック入力
に接続する第１のクロックゲート回路と、前記第１のコ
ンパレータの出力と第２のコンパレータの出力を受け、
第１のコンパレータの比較結果が太きいおよび等しい時
は第２のコンパレータにより前記第２のレジスタの内容
が前記第１のレジスタの内容よりも大きい時のみクロッ
ク信号を出力し、第１のコンパレータの比較結果が小さ
い時はクロック信号を常に出力して前記Ｙ位置カウンタ
又はＸ位置カウンタのクロック入力に接続する第２のク
ロックゲート回路を含み、前記Ｘ位置カウンタ出力およ
びＹ位置カウンタ出力をベクトル信号としたことを特徴
とするベクトル発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2522176A JPS5850351B2 (ja) | 1976-03-09 | 1976-03-09 | ベクトル発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2522176A JPS5850351B2 (ja) | 1976-03-09 | 1976-03-09 | ベクトル発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52108739A JPS52108739A (en) | 1977-09-12 |
| JPS5850351B2 true JPS5850351B2 (ja) | 1983-11-10 |
Family
ID=12159899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2522176A Expired JPS5850351B2 (ja) | 1976-03-09 | 1976-03-09 | ベクトル発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850351B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150789A (en) * | 1980-04-24 | 1981-11-21 | Fujitsu Ltd | Vector generating circuit |
| JPS5737659U (ja) * | 1980-08-15 | 1982-02-27 | ||
| JPS57122485A (en) * | 1981-01-21 | 1982-07-30 | Tokyo Shibaura Electric Co | Generation of linear coordinate |
| JPS57120981A (en) * | 1981-01-21 | 1982-07-28 | Tokyo Shibaura Electric Co | Generation of linear coordinate |
| JPS57122484A (en) * | 1981-01-21 | 1982-07-30 | Tokyo Shibaura Electric Co | Generation of linear coordinate |
| JPS57120982A (en) * | 1981-01-21 | 1982-07-28 | Tokyo Shibaura Electric Co | Generation of linear coordinate |
| JPS57120983A (en) * | 1981-01-21 | 1982-07-28 | Tokyo Shibaura Electric Co | Generation of linear coordinate |
| JPS59144973A (ja) * | 1983-02-07 | 1984-08-20 | Dainippon Screen Mfg Co Ltd | 線分座標の高速処理方法 |
-
1976
- 1976-03-09 JP JP2522176A patent/JPS5850351B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52108739A (en) | 1977-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3917935A (en) | Reduction of look-up table capacity | |
| JPS6131489B2 (ja) | ||
| JPS5936857A (ja) | プロセツサユニツト | |
| GB1063014A (en) | Improvements in or relating to electronic digital computers | |
| KR960003044B1 (ko) | 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트 | |
| JPS5850351B2 (ja) | ベクトル発生器 | |
| CN113949378A (zh) | 面积小和功耗低的时间数字转换器 | |
| JPH07319758A (ja) | 先入先出メモリのデータ入出力状態検出回路 | |
| Yang | Comments on" On Routh-Pade model reduction of interval systems" | |
| US6047364A (en) | True modulo addressing generator | |
| JPS5939774B2 (ja) | 指数関数の演算方式 | |
| EP1039370A1 (en) | Modulo address generator and a method for implementing modulo addressing | |
| EP0265948A2 (en) | Data processor capable of immediately calculating branch address in relative address branch | |
| KR102176532B1 (ko) | 계통 동기화 제어를 위한 제어장치, 제어방법, 기록매체 | |
| JPH08202533A (ja) | 除算処理装置 | |
| JPH0124654Y2 (ja) | ||
| KR100228576B1 (ko) | 어레이형 고속 좌표 회전 디지틀 컴퓨터 회로 | |
| RU2642385C1 (ru) | Устройство для вычисления функции arctg y/x | |
| JPH03231174A (ja) | テストパターンの発生装置 | |
| JP3978879B2 (ja) | 計算装置及び計算処理プログラムを記録した記録媒体 | |
| KR940007155B1 (ko) | 동기용 프래그 발생장치 | |
| US20120102081A1 (en) | Low-latency arc-tangent calculation structure and calculation method thereof | |
| KR970002186B1 (ko) | 컴퓨터 상에서 로그값을 이용한 그래픽 데이타 출력방법 | |
| Pahalawaththa et al. | Linear fast measurement of speed deviation for on-line control of a generating unit physical model | |
| KR900005556B1 (ko) | 화상처리장치 |