JPS59144973A - 線分座標の高速処理方法 - Google Patents

線分座標の高速処理方法

Info

Publication number
JPS59144973A
JPS59144973A JP58017394A JP1739483A JPS59144973A JP S59144973 A JPS59144973 A JP S59144973A JP 58017394 A JP58017394 A JP 58017394A JP 1739483 A JP1739483 A JP 1739483A JP S59144973 A JPS59144973 A JP S59144973A
Authority
JP
Japan
Prior art keywords
counter
output
points
clock
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58017394A
Other languages
English (en)
Inventor
Ikuo Mitsuzuka
三塚 郁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP58017394A priority Critical patent/JPS59144973A/ja
Priority to US06/575,222 priority patent/US4593377A/en
Priority to GB08402509A priority patent/GB2136176A/en
Priority to DE19843404001 priority patent/DE3404001A1/de
Publication of JPS59144973A publication Critical patent/JPS59144973A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/62Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、量子化された2次元の座標系における連続的
な点列の座標値を高速に求める方法に関する。
従来、量子化された2次元の座標系におりる与えられた
2点をもとに、線分を作成することは。
作図等において、頻繁に使用される基本的な処理である
が、電算機等によるソフトウェア処理では、その処理速
度が問題になることが多い。
本発明は、この処理の一部を、ハードウェアで行なうこ
とにより、本質的に誤差をもたない高速処理を可能とし
たものである。
従来、2点の座標値(X+ + Yt) (X2 r 
Y2)から、その2点を結ぶ点列を計算するには、2点
を結ぶ直線の勾配θを、 xz  −Xl さして求め、これより、線分上のXnについてのYnの
値を、 yn  =:  3’l  + (Xn   Xl )
  ian θ          (2)として求め
る。
あるいは、2点よりΔXあたりのyの増加分△yを求め
、初期値y1に足し込んで、として求める。
上記(1]+21式又は(ろ)式より、ノットウェアで
(’Y2−yl)/(X2−Xl)を求める演算は、長
い線分になると、高精度の除算が必要となり、演算時間
か長くなり、全体の処理時間が長くなる。
(Y’2  yl)/’(xz  x+)の精度を落と
して、演算時間を短かくすると、(y2−yl)/(X
2−xl)のもつ誤差が累積されて、2点間が結ばれな
いことが発生する。
本発明は、以上の事実を考慮し八一部4−/・−ドウエ
ア化することにより、誤差のない高梼度の演算、及び演
算時間の短縮を可能としたものである。
以下、本発明の実施例につき説明する。
まず、第1図を参照して、本発明の基本について説明す
る。
第1図において、任意の2点(XI+ yl) (X2
+ y2)を結ぶ線分について考えると、この線分は、
(4)式で表現される。
X2    Xl ここで、式を簡単にするため、任意の点(x++y+)
を原点(o、o)とする座標系に変換すると、(4)式
は、 Y’+ y:一フx(5) 2 となる。
X軸のきざみを△X、とすると、(5)式はyn−子・
1η・△x(6) となる。
(6)式において、mは正の整数である。
今△X=:とすると、 2 x”In・△x  =  m・−(力 y′2 となる。X11は、xlとx2間の任意の量子化する座
標値(整数)てあり、ローの取り得る値は、y′2の整
数倍のみとなる。なんとなれば、xnは整数であり、(
7)式は、次式であらイっされるからである。
m = x、、 y2            (81
以上により、(6)式は (7) 、 (91式より、2点(’0.0)、(xニ
+ Y’2 )の線分上の座標は、 y2      X2 となる。
(10)式により、(5)式で表わされる量子化座標は
、 ’   ”OX x’2のとき(o、o) :・In0
y 等々である。
xn、yn値も、量子化された整数値を求めるのである
から、XrY値のどちらかが整数のとき、片方は小数点
以下を切下げ、四捨五入、切上げのいずれかの処理をし
た整数値をとる。これらにより、量子化された線分上0
>、点列座標値は、本質的に誤差を含むことはない。
第2図は、以上の考え方により発明された本発明の実施
例を示す。
第2図においては、1nの代りにクロックfを、れ分周
カウンタ(])(2)を使用し、かつ絶対値表示のため
に、アップダウンカウンタ(3)(4)を使用している
この実施例ては、計数器を用いたため、y′2又はX′
2の整数倍毎のクロック数でしか、Xn l Yn値を
求められない。
第5図に示す実施例は、分周器を加算器や減算器等に置
換し、y;又はX;の計数(分周)を1度に処理するも
のであり、これにより、より高速の処理を実現できる。
第2図に7いて詳述すると、第2図の(1) 、(21
は、シリセット付分周カウンタであり、+3) 、 (
4)は、シリセット付アップダウンカウ〜ンつてある。
分周カウンタ(1) 、 (2+は、2点の座標差lX
I  X211″1 ” a + l Y+  yzl = bを基に、各々
−9−の分周a    +) カウンタとして動作する。分周カウンタ(1)の出力ツ
タを計数する。yl〉y2  ならは、ダウンカウンタ
として動作し、yl〈y2  ならば、アップカウンタ
として動作する。
同様に、カウンタ(4)は、初期パルスによりXlにプ
リセットされ、分周カウンタ(2)の出力−fのクロッ
クを計数する。Xl > x2 ならば、ダウンカウン
タとして動作し、’ Xl < x2ならば、アップカ
ウンタとして動作する。
そして、−f、−fの大なる方のクロックのりa   
   b イミンクで、カウンタ(31、+41の出力値を取り込
む。
第2図において、X、とX2及びylとy2の大小関係
、Xl、−x2と)’+fy2の正負の符号、値、及び
各絶対値の大小関係は、電算機等のソフトウェアにより
人力しても良い。これらを、点線の入力で示しである。
理解を容易にするため、xl< X2. X2  X1
= a 。
yl< Y2 + Y2−yl =I) + a > 
bとし、a−4゜b=3として、第6図のタイミンクチ
ャートにより説明する。
初期パルスにより、分周カウンタ(1,) 、 (2+
は、各々c7)分周値a =、4 、 b = 5がセ
ットされ、各々のロック−f、−fは、カウンタ(3)
 、 (4)の人力り1コh ツクとなり、カウンタ(3) ’、 (4+は、各々の
クロック’−f、−tを計数する。各々の計数値を、Y
1+h x、とじて示しである。
読み取りを−fツクックで行°うと、第6図示読み取り
クロック■■■■により、わすかに量子化、数が異る。
この様子を第4図に示す。
xl ” X2 + Y l ” 3’2 s又はlX
l−X21 = ly+  yzlなどの特殊な場合は
、電算機等のソフトウェアで処理を行い、また、カウン
タが各々の所定の計数値に達したときも、電算機等のソ
フトウェアで処理を行うことでもよい。
第2図の他の実施例として、←ウンタ(4)にlまfを
直接人プル、カラシフ(3)へは、シンセ゛−1−イ→
アーにてクロックを5倍してbfを得、分周器にてπし
て−fを得て、カウンタ(3)に入力させる方法もある
。この場合は、fクロックに同期して読f取りが行える
利点がある。
第2図において、b又はaの数字が大きくなると、カウ
ンタ(j+ 、 (41の入力クロックか小さくなり、
1量子処理時間が長くなり、使用範囲か限定されてくる
第5図は、本発明の第2の実施例を示し、さらに高速の
演算処理をする実施例を示している。
オアゲ゛−トaO207Jは、カウンタ(3) 、 (
4)への入力クロックfのゲートとして動作する。a>
、bならば、比較器(2I)の出力(a > b )は
rHJとなり、NOT回路(2りを介して「L」となり
、アントゲ−1−(2(ト)に入り、アンドゲート(2
艶の出力はrLJとなり、オアゲーH1)は、ゲート−
を開いたままとなり、カウンタ(3)はクロックf毎に
計数する。
一方、比較器(2+)の出力(a < b )は「L」
となリ、N07回路(24)を介して「11」となり、
アンドヶ−1−+26+に入る。NOT回路f34!の
出力「■(」が「1.」かによって、ア、/ l−回路
(26)の出力はrHJか11.」となり、オアヶー1
− (121に入り、l−HJならは、オアゲート(1
2)を閉じ、カウンタ(4)はクロックfかあっても言
1数せす、ILJならは、オアヶーi・(12)を開き
、カウンタ(4)はクロックfにより計数する。
即ち、カウンタ(3)は、クロック毎に計数し、カウン
タ(4)は、N07回路(、(4!の出力がr Il、
 J O)とき、クロックがあっても計数せず、N07
回路(34!の出力が「]、」のとき、クロックがある
と計数丈る。
a < bならは、カウンタ(3)は、NOT回路C3
Jの出力が「11」のとき、クロックがあっても計数せ
ず、「工、」のときクロックがあると計数する。ツノ・
ノンタ(4)は、クロック毎に計数する。
次に、第5図の下部(点線て囲んだ部分)について説明
する。
セレクター(271、(28]は、a > bのとき、
各々b。
aを選択する。ます、初期パルスにより、D−フリップ
フロップ(D −F F ) +331はクリアされて
、出力r O’ Jを加算器(30)に入力する。
加算器(30)の出力は、比較器(、ラフ及び減算器f
、’illに入力される。比較器(32)は、その出力
1− J−1,J又はrbJを、N07回路(341を
介して、アント゛ケートf251 、 (261及びセ
レクター(29)のケート入力に入れる。
アンドケート(25) 、 (2G)は、先に説明した
ように、カウンタ(31、+4)へのクロックを、比較
器(32]の出力(N07回路(34jを介した出力)
により、制御している。セレクター(29)は、N O
’I’回路(34jの出力に従い、加算器(30)又は
減算器Ca1lの出力(演算結果)を、D −F F 
(331へ入力されている。D −F F’ (33+
は、クロック(CK )の立上りで入力を受は入れて、
出力に保持するものである。
クロック(ハは、ケートθ11 、 (12)にオア回
路を使用しているため、アンドケート(25) 、 1
26Jの出力変化でカウンタ(31,(41が動作しな
いように、第6図の読みとりパルス■〜■のような「L
」トリガクロックの方がよい。
理解を容易にするため、a=4.b=3として、第5図
の動作を説明する。
比較器咀の(a>b)出力は「工1」となり、先に説明
した如く、カウンタ(3)は、クロック毎にカウントす
る。比較器01)の(a<b)出力は「L」となるので
、カウンタ(4)のクロックが比較器(321に制御さ
れることになる。
第6図は、各ブロックの刻々の値を示し、次にその変化
を説明する。
初期パルスにより、カウンタ(3)、カウンタ(4)は
セラ1−され、各々の出力値は、xl + Ylとなり
、D −F F (331の出力値(ロ)は「O」とな
る。セレクター(昂の出力値(イ)は「6」であり、加
算器(30)の出力値ρ→は16」となる。セレクター
(28)の出カイ直に)煤「4」であり、比較器(32
の出力はrLJ、N07回路(34)の出力は「11」
となる。よって、カウンタ(4)はカウント不可となっ
ている。
減算器+311の出力値は「−1」となっている。セレ
クター(29)はN OT回路C34+ ノ出力がr 
I−1,Jであることにより、加算器(叫の出力値「3
」を選び、1) −F l;’ +331の入力値は「
6」である。この状態は、次の第1クロツクが来る迄固
定されている。
次に、第1クロツクが来ると、カウンタ(3)はX1+
1となり、カウンタ(4)はylのままとなる。
D −F F (33)は出力値(ロ)が「6」になる
。加算器(30)の出力値(ハ)は「6」、比較器(3
21の(ハ≧二)出力はrHJ N07回路(34jの
出力は「L」、減算器13+1の出力値(ハーニ)は「
+2」である。セレクター(2湧は減算結果を選び、D
−F1331の入力値は「+2」である。
次の第2クロツクが来ると、カウンタ(3)はX1+2
とな・す、カウンタ(4)は、N07回路(34)の出
力が[、Jとなって、カウント可となっていて、y、+
1となる。
D −F F +33+の出力値はr+2J、加算器(
30)の出力値(ハ)は「5」、N07回路(34jの
出力はrLJ、減算器(311の出力値(ハーニ)は1
1」である。セレクター(29)は減算結果を選び、D
 −F F +33+の入力値(へ)は「1」である。
次の第6クロツクが来ると、カウンタ(3)はX1+6
となり、カウンタ(4)はX1+2となる。
D −F F(331)出力値(ロ)は「1」、加算器
(30)ノ出力値(ハ)は「4」、NOT回路C(41
の出力は「L」、減算器(31)の出力値はrDJであ
る。セレクター(社)(i減算結果を選び、J) −F
 F(331の入力値(へ)はrOJである。
次の第4クロツクが来ると、力τ”ノンク(3)はx 
l−1−4−x2となり、カウンタ(・1)はy1+6
=y2となる。
r) −F I;” f33+ ノ出力値はrOJ、υ
口算器(3(1) ノ出カイ直は「6」、N OT回路
f34!の出力はr I−I J 、減算器(311の
出力値(ハーニ)は「−1」であり、セレクタ−(2!
l)はlu算結果を選び、D −F F f3131の
人力値(・→は「6」である。
この処理結果は、(xl l y+) + (Xl 4
1+y+)+(xl−+−2,y、+ 1  ) 、 
(’X++ 3 、ylト2)。
(xI+4 = X21 y++3 =y2)となり、
第2図の実施例と一致し、量子化されている状態は、第
4図(a)と同じである。
第5図点線で示している信号線は、第2図で説明したよ
うに、電算機等のソフトウェアにより、受渡しを行う。
第5図の実施例の結果、量子化は一量子単位より大きい
場合か等しい場合に実行されるのであるが、これを更に
四捨五入により、きめ細く行う方法を、第7図に示す。
これは、第5′IXIにおりる左下部(点線で囲んた部
分)におき替えられるものである。
第7図は、四捨五入を考慮した実施何回で、第5図に2
倍器(40)、加算器(41)、NOT回路(42)、
アンドケート(43)、オアケー1− (44!を追加
している。
a二4.b−6として、第8図に初期パルス後、及び各
クロック後の各フロックの値を示す。この結果は、第4
図fc)に相当する。
第4図(b)の結果と同じにするには、比較器1路(イ
1)の出力を(ハ〉二)とすればよい。2倍器(40)
は、テジクル信号を1ピッl−ずつ上位にシフトシて、
比較器(4Ilに入力するたけでよい。
第7図の実施例は、aとbの比がb=iのとき、顕著な
違いとなる。
第9図は量子化の1例走して、a = 10 。
b=iの場合を示す。第9図(alは、第5図の実施例
の場合であり、同図(blは、第7図の実施例の場訃で
ある。第7図の方が、より自然らしく近似が/Sされる
xI:x2.y、 :Y2+  lXl−X21”IY
I−X21なとの特定の条件の場合も、ハードウェアで
容易tこ行えるのて、示していない。電算機等の′ノフ
トウエアで行イっせてもよいのは同様である。
作図等に使用される本発明は、量子化数か約40.00
0 X 40,000である。
従来のソフI・処理時間は、(1)弐又は(5)式の勾
配を求めるのに、16BIT精度で10a8−20μS
32 B I ’I’精度て40μs〜500μS、1
量子毎に6〜5μsを必要とするので、10,000量
子化が必要の場合、jOas−5001!ls+3〜5
 its X10.000+30,000μ5−50,
00口μs (0,3sec〜0.5sec)が必要に
なる。
第5図のハード1ンエアに従ってソフト処理を行うと、
1量子毎に、15μ8−20 μs(X 10,000
=15〜2.0 sec )が必要である。
これらに対して、第5図のハードウェアでは、1量子毎
に0.05〜0.2 μs (X 10,000 =5
00μS〜2,000μs)で、数10分の1から10
0分の1に短縮される。実用面では、これらの処理か多
数発生し、1処理工程での時間短縮はさらにht’a 
暦になり、利用価値が大である。
【図面の簡単な説明】
第1図は、任意の2点を示す座標図、 第2図は、本発明の実施例を示す回路図、第6図は、タ
イミング図、 第4図は、量子化図、 第5図は、本発明のもう一つの実施例を示す回路層、 第6図は、第5図の刻/7の各フロックの出力を示す図
、 第7図は、本発明の別の実施例を示す回路図、第8図は
、第7図の刻々の各フロックの出力を示す図、 第9図は、量子化図である。 (1)(2)  プリセラ1−月分周カウンク(3)(
41フリセラ1−伺アツゾダウンカウンタ(l ])0
2)  オアケー1−     (’、!])  比較
器(2’、!J r24)  N OT 回路C25)
(2(i) 77トケート(271(281(29) 
 セレクター  (3o)加算器!311 減算器  
    (32比較器C(311)−フリップフロップ
(D−FF)C(4!  N O’I’回路    +
4+i+  2倍器−(仰比較器      (42)
NOT回路(心 !ントゲート    (伺、)オアゲ
゛−ト第1図 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)2次元の量子化された座標系において、任意0)
    2点(xl+!l’l) + (x2+Y’2)間を結
    ぶ線分上の量子化された点列の座標値を求めるに際して
    、1量子単位を基準クロックとして、X軸、y軸用各々
    にカウンタを持ち、カウンタに入力する基準クロックを
    2点(X1+)’l) ’+ (X2+3’2)の情報
    に従って制御し、各カウンタ出力値を量子化した点列の
    座標値とすることを特徴とする線分座標の高速処理方法
  2. (2)任意の2点(XI+’Yl) + (X2+Y2
    )のX軸上、X軸上の差l xl  X21 + ly
    t  yzlの逆比に合致するように、1量子単位の基
    準クロックを設定して、y軸用及びy軸用のカウンタに
    入力することを特徴とする特許請求の範囲第(1)項に
    記載の線分座標の高速処理方法。
  3. (3)任意の2点(x’l + yt ’) + (X
    2 + y2’)のX軸上、X軸上の差l xi  X
    21 + 、lYI  3’21の加算、減算、大小判
    別等の組合せにより、1量子単位の基準クロックの発生
    を制御することを特徴とする特許請求の範囲第(1)項
    に記載の線分座標の高速処理方法。
JP58017394A 1983-02-07 1983-02-07 線分座標の高速処理方法 Pending JPS59144973A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58017394A JPS59144973A (ja) 1983-02-07 1983-02-07 線分座標の高速処理方法
US06/575,222 US4593377A (en) 1983-02-07 1984-01-30 High-speed processing method of line segment coordinates
GB08402509A GB2136176A (en) 1983-02-07 1984-01-31 High-speed processing of line segment coordinates
DE19843404001 DE3404001A1 (de) 1983-02-07 1984-02-06 Verfahren zum verarbeiten von liniensegment-koordinanten bei hoher geschwindigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58017394A JPS59144973A (ja) 1983-02-07 1983-02-07 線分座標の高速処理方法

Publications (1)

Publication Number Publication Date
JPS59144973A true JPS59144973A (ja) 1984-08-20

Family

ID=11942780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58017394A Pending JPS59144973A (ja) 1983-02-07 1983-02-07 線分座標の高速処理方法

Country Status (4)

Country Link
US (1) US4593377A (ja)
JP (1) JPS59144973A (ja)
DE (1) DE3404001A1 (ja)
GB (1) GB2136176A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60191293A (ja) * 1984-03-12 1985-09-28 ダイキン工業株式会社 Crtデイスプレイ装置の高速直線補間回路
US5499328A (en) * 1991-02-22 1996-03-12 Network Computing Devices, Inc. Line draw method for generating, storing and displaying lines in a display system
ATE137040T1 (de) * 1992-01-21 1996-05-15 Compaq Computer Corp Graphische videokontrolleinheit mit verbesserten rechenfaehigkeiten
US5613053A (en) 1992-01-21 1997-03-18 Compaq Computer Corporation Video graphics controller with automatic starting for line draws
US5481658A (en) * 1993-09-20 1996-01-02 International Business Machines Corporation Method and apparatus for displaying a line passing through a plurality of boxes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52108739A (en) * 1976-03-09 1977-09-12 Nec Corp Vector generator
JPS56168277A (en) * 1980-05-28 1981-12-24 Mitsubishi Electric Corp Linear approximating means

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1054000A (ja) *
DE1524194B2 (de) * 1966-08-17 1971-03-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur interpolatn einer bahnkurve
US3569682A (en) * 1968-02-02 1971-03-09 Gen Electric Multiple path numerical control system
US3657525A (en) * 1970-03-17 1972-04-18 Gen Electric Direct feed rate control circuit
DE2303182A1 (de) * 1973-01-23 1974-07-25 Siemens Ag Einrichtung zum steuern einer verbrennungskraftmaschine
US4000451A (en) * 1974-11-18 1976-12-28 The Superior Electric Company Motion control system and method for length coded sequential commands
US4208723A (en) * 1977-11-28 1980-06-17 Gould Inc. Data point connection circuitry for use in display devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52108739A (en) * 1976-03-09 1977-09-12 Nec Corp Vector generator
JPS56168277A (en) * 1980-05-28 1981-12-24 Mitsubishi Electric Corp Linear approximating means

Also Published As

Publication number Publication date
DE3404001A1 (de) 1984-08-16
GB8402509D0 (en) 1984-03-07
GB2136176A (en) 1984-09-12
US4593377A (en) 1986-06-03

Similar Documents

Publication Publication Date Title
US5233545A (en) Time interval triggering and hardware histogram generation
Makhoul Spectral linear prediction: Properties and applications
CN108416799A (zh) 目标跟踪方法和装置、电子设备、程序、存储介质
US4071903A (en) Autocorrelation function factor generating method and circuitry therefor
WO2023197933A1 (zh) 信号处理方法、装置、电子设备及介质
CN106527099B (zh) 一种时间数字转换器及其时间测量电路与方法
JPS59144973A (ja) 線分座標の高速処理方法
Harris et al. Pitch Extraction by Computer Processing of High‐Resolution Fourier Analysis Data
JP2625622B2 (ja) 信号プロセッサ及びアナログ信号を変換するための方法
CN109613815A (zh) 一种基于时间拉伸的时间间隔测量装置
JPS5941540B2 (ja) シンクロ回転速度表示信号発生装置
Carlosena et al. Instrument for the measurement of the instantaneous frequency
EP0418499A2 (en) Time interval triggering and hardware histogram generation
JPS5850351B2 (ja) ベクトル発生器
JPH01269297A (ja) 標本化周波数変換装置
Bartov et al. Lower bound on the achievable DSP performance for localizing step-like continuous signals in noise
JPS54161819A (en) Digital picture tracking device
JPS62250734A (ja) 等距離でサンプルされた信号の無効サンプルを回復する方法と装置
JPH0980090A (ja) 周波数検出装置
RU2046251C1 (ru) Устройство для определения мест повреждения напорного трубопровода
JPS5866821A (ja) 流量補正装置
TW202247645A (zh) 會議室系統及音訊處理方法
SU928363A1 (ru) Устройство дл выполнени преобразовани Фурье
JP2581254B2 (ja) 逓倍器
SU999042A1 (ru) Устройство дл сравнени чисел с допуском