JPH0318436B2

JPH0318436B2 -

Info

Publication number: JPH0318436B2
Application number: JP56188777A
Authority: JP
Inventors: Makoto Goto
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-11-24
Filing date: 1981-11-24
Publication date: 1991-03-12
Also published as: JPS5889087A

Description

【発明の詳細な説明】本発明はモータの速度制御装置に関するもので
ある。

従来のレコードプレーヤやビデオテープレコー
ダ等の音響・映像機器に用いられるモータとし
て、普及機には電圧を速度基準として速度制御さ
れたブラシレス直流モータを用いているが、この
方式は周囲の温度変化や部品の経年変化に対して
十分に安定な基準電圧を作るのが難かしく、たと
えば、温度変化に伴い基準電圧が変化した場合に
は、モータの速度の変化を引き起こして速度備差
を生じやすく、また、定常負荷に対して速度偏差
を生じるという問題点を含んでいる。

この問題を解決するために、高級機では速度制
御ループに更に位相制御ループを加えて、定常負
荷の変化または周囲温度の変化に対して速度偏差
を小さくしている。しかし、この方式では速度制
御ループと位相制御ループの２つの制御ループを
必要とし、その２つの制御ループの動作が互いに
影響を及ぼしあうため、調整が難しく、構成も複
雑となり、さらに周囲温度の変化や部品の経年変
化に対して動作点が移動して同期範囲が減小する
等の種々の問題が存在している。

さらに、従来の速度検出及び位相検出では、コ
ンデンサの充電放電波形の一部をサンプリングし
て、他のコンデンサにホールドする方法をとつて
いる。このように、コンデンサを多量に使用する
方法は外付部品が多くなり、モノリシツクIC化
に適さない。また、その周囲温度の変化や部品の
経年変化に伴つて、上述の欠点が生じやすい。

さらに、モータの起動時における適度応答（一
定の速度にて安定に制御される状態になるまでの
過程）に時間がかかり、すみやかな整定を得るこ
とが難かしかつた。

本発明は、上述の問題点を解決したモータの速
度制御装置を提供するものである。特に、速度検
出をデイジタル的に行ない、そのデイジタル値に
もとづいて判断および演算を行なつて、モータの
回転速度に応じて動作モードを変えることにより
過度応答特性の良好な、モノリシツクIC化に適
したモータの速度制御装置を実現したものであ
る。

以下本発明の一実施例を図面にもとづいて説明
する。第１図〜第６図に本発明のモータ速度制御
装置の一実施例を示す。第１図の基本構成図にお
いて、パルス発生部２はたとえば周波数発電機と
整形・分周回路によつて構成され、被速度制御モ
ータ１の回転に比例した周波数の交流信号をパル
ス信号に整形している。速度検出部３はパルス発
生部２のパルス信号イにもとずいて、モータ１の
回転速度に対応したデイジタル信号ホをパルス信
号イの到来毎に逐次得ていく。このデイジタル信
号ホは演算部４に入力され、モータ１の回転速度
および回転位相の両者に関連した信号チを出力す
る。電力給電部５は演算部４の出力チに応じてモ
ータ１への供給電力を制御し、モータ１が所定の
回転速度にて回転するようになしている。演算部
４は判断機能を有し、速度検出部３のデイジタル
値ホにもとづいて判断して、演算部４の動作モー
ドを切り換え、モータの起動時などにおける過渡
応答を良好にしている（詳細は後述する）。

第１図の速度検出部３の具体的な構成を第２図
に示す。その構成および動作を第７図の動作説明
波形図を参照して説明する。パルス発生部２の出
力パルス信号イ（第７図ａ）はトリガ信号発生回
路１２に入力され、パルス信号イの正エツジから
所定パルス幅のトリガ信号ロ（第７図ｂ）を作
る。クロツクパルス発生回路１１は例えば水晶発
振器のような安定な発振器とその出力を整形・分
周する回路によつて構成され、パルス信号イの周
期Ｔよりも充分に短い周基τのクロツクパルスハ
を発生する（通常τはＴの200分の１から10000分
の１）。クロツクパルスハはＭ進カウンタ１３と
Ｎ進カウンタ１４に入力されている（Ｍ，Ｎは共
に正の整数であり、ＭはＮより充分大きくとられ
ている）。

Ｍ進カウンタ１３はトリガ信号ロの正エツジに
よつてカウント状態になり、その出力信号ニはク
ロツクパルスハをＭ個カウントする間は“Ｈ”と
なり、Ｍ個カウントを終えると“Ｌ”になる（第
７図ｃ）。すなわち、トリガ信号ロの正エツジ時
点より所定時間幅Mτの遅延をおこなつている。
Ｍ進カウンタ１３のカウント終了時点、すなわち
出力信号ニの負エツジによつて、Ｎ進カウンタ１
４はカウント状態に変わり、クロツクパルスハを
カウントしていく（第７図ｃ）。トリガ信号ロの
次の正エツジによつて、Ｎ進カウンタ１４のその
時点の内容（デイジタル量）がラツチ回路１６に
入力され、次の入力時点まで保持される（第７図
ｄ）。このとき、Ｍ進カウンタ１３がカウント状
態に変わることは、すでに説明したとおりであ
る。さらに、トリガ信号ロの負エツジによつてリ
セツト回路１５が動作して、Ｎ進カウンタ１４の
カウントを停止させその内容をリセツトする（第
７図ａ）。

なお、Ｎ進カウンタ１４は、第１の内部状態
（オール０）からクロツクパルスハのカウントを
開始し、第２の内部状態（オール１）になるとカ
ウントを停止して、その状態を保持するようにな
されている。すなわち、第１の内部状態で停止し
ていたＮ進カウンタ１４は、出力信号ニの負エツ
ジによつてトリガされるとカウント状態となり、
リセツト回路１５のリセツト信号によつてカウン
トを停止して第１の内部状態に戻るか、または第
２の内部状態になつてカウントを停止し、その後
のリセツト信号によつて第１の内部状態に戻る。
従つて周期が長い場合には、Ｎ進カウンタ１４の
第２の内部状態がラツチ回路１６に入力され、周
期が所定値近傍の場合にはＮ進カウンタ１４のそ
の時の内容がラツチ回路１６に入力され、さらに
周期が短い場合には、Ｎ進カウンタ１４の第１の
内部状態がラツチ回路１６に入力される。その結
果、ラツチ回路１６の値によつて回転速度を誤り
なく検出できる（速すぎる場合および遅すぎる場
合も含めて）。

上述の動作によつて、ラツチ回路１６の出力デ
イジタル値ホはパルス発生部２のパルス信号イの
周期に対応した値となる。その値をＩ（整数）と
すれば、ほぼ次式であらわせる。

Ｉ＝Ｔ／τ−Ｍ ……(1) ここに、Ｔはパルス信号イの周期、τはクロツ
クパルスハの周期、Ｍはカウンタ１３のカウント
数である。このように、安定な周期τのクロツク
パルスハをカウントするとによつて入力信号の周
期を検出するならば、経年変化、温度変化の影響
の少ない速度検出部を構成できる。

さらに、Ｍ進カウンタによつて遅延回路を構成
して、残余の周期をＮ進カウンタによつて測定す
るようにするならば、ラツチ回路のビツト数およ
びそれ以後の演算部の処理ビツト数を小さくして
も、速度制御の分解能を高くとれる利点がある。

第１図の演算部４の具体的な構成を第３図に示
す。第３図において、入力バツフア２２には第２
図のラツチ回路１６の出力ホが入力される。割込
受付回路２１は第２図のトリガ信号発生回路１２
のトリガ信号ロが入力され、トリガ信号ロの正エ
ツジにおいて割り込みを受付けるように、CPU
（中央演算処理回路）２３に割込信号トを送る。
CPU２３はクロツクパルスハを同期パルスとし
て、順次所定の動作を行なつていく。

割込信号トを入力されたCPU２３はメモリ回
路２４のROM領域から所定のプログラムを順次
読出して、所定の入力、演算、出力動作を行なう
（詳細な処理内容は後述する）。すなわち、CPU
２３は入力バツフア２２の内容を入力してメモリ
回路２４のRAM領域を利用して所要の演算を行
なつた後、出力バツフア２５に出力する。出力バ
ツフア２５の内容はＤ／Ａ変換器２６に入力さ
れ、その内容に応じたアナログ値に変換される。

第４図にＤ／Ａ変換器２６の一例を示す。本例
は、Ｒ−2Rラダー抵抗の接続をスイツチ回路２
７によつて切換えることにより、出力チをデイジ
タル信号ヘに応じたアナログ値に変換している。

このとき、演算部４のCPU２３の動作を進め
ていく同期パルスは、速度検出部３のクロツクパ
ルス発生回路１１から得ているために、本システ
ムにおける発振器は１個でよい。一般に、クロツ
クパルス発生回路１１の内薦する発振器の周波数
信号を整形・分周して同期パルスを作ることがで
きる。

次に、第３図の演算部４の処理内容を第５図に
示す。さらに、第５図の処理の詳細なフローチヤ
ートを第６図に示す。第５図，第６図において、
Ｉ，Ｊ，Ｋ，Ｌ，ＡはRAM領域のメモリ名、I₁，
I₂，I₃，I₄，Ｓ，Lr，LMmax，K₀はROM領域の
メモリ名であるが、説明を簡単にするためにその
メモリの内容をも含めて表わすものとする。

まず、その処理手順を第５図にもとづいて簡単
に説明する。

割込入力トが入力されたときに割込を受け付
けて、次のに進める。

入力バツフア２２に入力されているラツチ回
路１６の内容をCPU２３に入力して、メモリ
Ｉに記憶する。

デイジタル値Ｉにもとづいて判断し、その後
の処理を変える。

処理(1)を実行するか、または処理(2)を実行す
る。

ここで、処理１を実行する場合を第１の動作モ
ードと呼び、処理２を実行する場合を第２の動作
モードを呼ぶことにする。

次に、第６図の詳細なフローチヤートについて
説明する。第６図において、破線で囲まれたる部
分はそれぞれ第５図の判断・処理(1)および処理(2)
のブロツクに相当する。その動作は下記のように
なつている。

割込入力トのないときは他のプログラムを１
ステツプずつ実行していき、割込入力トが入つ
てきたときにに移る。

ラツチ回路１６の内容Ｉを入力するデイジタル値Ｉにもとづいて次のような判
断・分岐を行なう。

）Ｉ≧I₁の場合（I₁は第１の所定値）第１の動作モード（処理(1)の実行）とし、
判定用のメモリＡを▽ １▽ にする（Ａ←１）。

） I₁＞Ｉ＞I₂でＡ＝１の場合（I₂は第２の
所定値）第１の動作モードを継続し、メモリＡを▽
１▽ にする。

） I₂≧Ｉの場合第２の動作モード（処理(2)を実行）とし、
メモリＡを▽ ０▽ にする。

） I₃≧ＩでＡ＝０の場合（I₃は第３の所定
値でI₃＞I₂に選定）第２の動作モードを継続する。

） I₃＜ＩでＡ＝０の場合第１の動作モードに変更し、メモリＡを▽
１▽ にする。

第１の動作モード（処理(1)）の内容は次のよ
うになつている。

）判定用のメモリＡを▽ １▽ にする（Ａ←
１）。

）メモリＫの値を−K₀にする（Ｋ←−
K₀）。

）メモリＬの値をLmaxにする（Ｌ←
Lmax）。

）Ｌを出力バツフア２５に出力して、Ｄ／
Ａ変換器２６によりアナログ量に変換する。

第２の動作モード（処理(2)）の内容は、次の
ようになつている。

）ＩからI₄を引いた値をメモリＪにいれる
（Ｊ←Ｉ−I₄）。ここに、I₄は第４の所定値で
あり、I₁，I₂，I₃よりも小さい。すなわち、
I₄＜I₂＜I₃＜I₁となつている。

）ＫはＪを足して新しいＫとする（Ｋ←Ｋ
＋Ｊ）。これは、I₄を速度の基準値として速
度誤差に対応するデイジタル値（Ｉ−I₄）を
Ｋに逐次加算することによつて、実質的に積
分計算（デイジタル積分）を行なうことを意
味する。その結果、Ｋは回転位相に対応した
値となる。

）ＪをＳ倍して、新しいＪとする（Ｊ←Ｓ
×Ｊ）。ＫとＪを加算してＬとする（Ｌ←Ｋ
＋Ｊ）。すなわち、ＫとＪの間に所定利得比
Ｓをかけた後に加算して合成値Ｌを得てい
る。

）ＬにLrを足して新しいＬとし（Ｌ←Ｌ
＋Lr）、ＬをＤ／Ａ変換器２６に出力する。
これは、ＪおよびＫの中心値を▽ ０▽ にして
いるのに対して、Ｄ／Ａ変換器２６の中心値
をLrにシフトさせ、その出力のリニアリテ
イのある範囲を使うようにしている。

第１図〜第６図に示した実施例の全体の制御動
作について、まず第２の動作モードにおける安定
状態への引き込みについて説明する。

いま、モータ１の速度が遅い場合を考えると、
パルス発生部２のパルス信号イの周期は長くな
り、速度検出部３の出力デイジタル値Ｉは大きく
なる。すなわち、ＩがI₄（速度基準値）よりも大
きくなり、速度誤差Ｊ＝Ｉ−I₄の積分値Ｋも大き
くなる。その結果、合成値Ｌが大きくなり、Ｄ／
Ａ変換器２６の出力を大きくする。この出力の増
大は電力給電部５によつてモータ１への供給電力
を増大させて、モータ１を加速し、その回転速度
を所定の値（ＩがI₄に等しくなる速度）に制御す
る。

逆に、モータ１の速度が速い場合には、パルス
発生部２のパルス信号イの周期は短かくなり、速
度検出部３の出力デイジタル値Ｉは小さくなる。
従つて、ＩがI₄よりも小さくなり、Ｋも小さくな
る。その結果、合成値Ｌが小さくなり、Ｄ／Ａ変
換器２６の出力を小さくする。この出力の減小は
電力給電部５によつてモータ１への供給電力を減
小（またはモータ１の発生トルクの方向を逆転）
させて、モータ１を減速し、その回転速度を所定
の値に制御する。

さらに、本実施例では、速度誤差Ｊのデイジタ
ル積分を行ない、その積分値Ｋにもも応動して演
算部４の出力を変化させているために、位相制御
の効果も生じる。位相制御の特徴は、モータ１の
定常的な負荷トルクの値にかかわらず回転速度が
一定となるところにある（回転位相は変化する）。
いま、モータ１の定常的な負荷トルクが増加した
後の定常的な釣り合い状態を考える。モータ１へ
の供給電力は負荷トルクにみあつた所要の値であ
れば良いために、Ｄ／Ａ変換器２６への出力デイ
ジタル値Ｌは所要の有限な値となる。すなわち、
定常的にはＫおよびＪは所要に値（有限）をと
る。このとき、ＫはＪを積分したものであるか
ら、Ｊは零、すなわちＩ＝I₄でなければならな
い。従つて、モータ１の回転速度は定常的な負荷
トルクの値に無関係に一定となる。すなわち、本
本発明では、モータに速度制御と共に位相制御も
かかり、その性能を著しく向上させている。

また、速度検出部３での検出にはクロツクパル
スによるカウントを利用しているために、クロツ
クパルス発生回路１１に水晶発振器を使用するな
らば安定度の高い精度の検出が可能となる。ま
た、パルス信号イの到来毎に新しい検出デイジタ
ル値を得ることができる。

ところで、このような複合したる制御系におい
ては、速度対応量Ｊ＝Ｉ−I₄と位相対応量Ｋの相
対利得を適切に選定しなければ、制御系全体の安
定性が損なわれることがある。これについて第８
図を用いて説明する。第８図は制御特性を表わす
特性図であり、横軸に外乱トルクの周波数を対数
で目盛り、縦軸に速度変動のし易さを対数で目盛
つたものである。第８図における各特性線は、前
述の相対利得Ｓ（デイジタル合成後の出力Ｌにお
いてみたときの速度対応量Ｊ＝Ｉ−I₄と位相対応
量Ｋの利得比）を変化させたときの制御特性図で
ある。ここに、実線ＸはＳ＝16の場合、一点鎖線
ＹはＳ＝２の場合、破線ＺはＳ＝128の場合であ
る（Ｓの大きさに応じて後段の電力給電部５の利
得を調整して、制御系全体の利得は適度に合わせ
ている）。

特性線Ｙでは非常に急峻なピークを有し、制御
系全体の動作は不安定になり易い。本方式におい
て制御系の安定性を確保するために、Ｓは４以上
に選定される。一方、Ｓを大きくしすぎると、特
性線Ｚに示すように、低域において速度変動が生
じやすくなり好ましくない。従つて、安定かつ良
好な制御特性を得るためには、８≦Ｓ≦32 に選定することが好ましい。

前述の本発明の速度制御装置においては、速度
検出部３のデイジタル値Ｉに応じて演算部４を第
１の動作モードと第２の動作モードに切り換え
て、全体の制御動作を適時変更しているために、
モータ１の起動から安定な回転速度にいたるまで
の過渡応答特性が著しく改善されている。これに
ついて、第９図と第１０図の過渡応答波形を参照
して説明する。第９図ａは速度検出部３のデイジ
タル値Ｉの時間的変化を表わし、第９図ｂは演算
部４において計算する位相対応量Ｋの時間的変化
を表わしている。

起動の最初の段階においては、モータ１の回
転速度が遅いために速度検出部３のデイジタル
値Ｉは最も大きな値Ｎ（Ｎ進カウンタ１４の最
大カウント値）となる。このとき、演算部４で
は第１の動作モードを選定し（Ｉ＞I₁）、その
出力Ｌを最も大きな値Lmax（一定）となして、
電力給電部５によつてモータ１に大電力を供給
し、大きな加速トルクを発生させる。また、位
相対応量Ｋに初期値として−K₀を入れる。

モータ１が加速され、速度検出部３の出力Ｉ
が速度に応動して変化しはじめる。このとき、
演算部４は第１の動作モードを継続する。

速度検出部３の出力ＩがI₁まで減小する。こ
のとき、演算部４は第１の動作モードを継続す
る。

モータ１がさらに加速をつづけ、速度検出部
３の出力Ｉが減小しI₂になる。ここまでの加速
段階においては、演算部４における判断論理に
より継続して第１の動作モードが選定され、モ
ータ１に大電力が給電され、大きな加速トルク
を発生し急激な加速を行なう。

モータ１がさらに加速され、速度検出部３の
出力Ｉがさらに小さくなると（Ｉ＜I₂）、演算
部４は第２の動作モードにきりかわる。その結
果、速度誤差Ｊ＝Ｉ−I₄を積分して、位相対応
量Ｋを算出し（初期値−K₀）、ＪとＫを合成し
て出力Ｌを発生する。従つて、モータ１への給
電電力は速度検出部３の出力Ｉに応動して変化
し、速度制御状態へと移つてゆく。

モータ１はさらに少しの間加速され、すみや
かに最終の安定な制御状態（ＩがI₄と等しくな
る）にいたる。このとき、位相対応量Ｋはかな
らずしも零にはならないが（負荷トルクに対応
した値となる）、通常零に近い値となる。なお、
からへの加速期間に必然的に生じる。Ｋの
増加によつて過渡応答が悪化しないように（特
にオーバーシユートが生じないように）、Ｋの
初期値を最終値（ほぼ零）よりもマイナス側
（減速トルクの指令に対応）にずらし−K₀とし
ている。その結果、最終の回転速度（Ｉ＝I₄と
なる速度）にすみやかに落ちついていく。すな
わち、起動時の過渡応答は非常に良好となる。

ここで、モータ１の回転速度が速度基準値I₄
に対応（Ｉ＝I₄）しているときに、位相対応量
Ｋがマイナスとなると減速トルクの指令とな
り、Ｋがプラスとなると加速トルクの指令とな
つている。従つて、位相対応量Ｋ（デイジタル
積分値）の初期値を減速トルク側（−K₀）に
少しずらせておくと、良好な過渡応答特性が得
られる。

さらに、安定状態において、急に負荷トルク
が大幅に増えた場合を考える。速度検出部３の
出力Ｉは増大してゆき、位相対応量Ｋも増大す
る。ＩがI₃にいたる間では（Ｉ＜I₃）、第２の
動作モードを継続し、ＩおよびＫに応動した出
力Ｌを発生する。従つて、ＩがI₃より小さいと
きに負荷トルクが軽減されると、第２の動作モ
ードにおいて最終の回転速度にすみやかにおち
ついてゆく。

しかし、負荷トルクがかなり大きくモータ１
がさらに減速されＩがI₃より大きくなると、演
算部４は第１のカウンタにきりかわり、出力Ｌ
をLmaxとし、モータ１は大電力を給電され、
大きな加速トルクを発生する。また、位相対応
量Ｋは−K₀に設定しなおされる。

モータ１が加速され、ＩがI₂よりも小さくな
ると演算部４は第２の動作モードとなる。

最終の回転速度で安定する。

一方、演算部４が上述のごときモードの変更機
能を持たい場合には（第２の動作モードのみで制
御する場合）、その過渡応答にオーバーシユート
やアンダーシユートが生じて整定までの時間が著
しく長くなる。これについて、第１０図を参照し
て説明する。第１０図ａ，ｂはそれぞれ速度検出
部３の出力デイジタル値Ｉと演算部４の位相対応
量Ｋの時間的変化を表わしており、第１０図ａ，
ｂの実線は本実施例のごとき第１と第２の動作モ
ードの切り換えをする場合の過渡応答波形であり
（第９図と同じ）、破線は単一の動作モード（第２
の動作モードのみ）の場合の過渡応答波形であ
る。単一の動作モードの場合には、モータ１の起
動・加速段階において位相対応量Ｋが急激に増加
してしまうために、速度検出部３の出力Ｉが最終
の整定値I₄になつても位相対応量Ｋが最終の整定
値（ほぼ零）よりも大幅に大きくなつているため
に、演算部４の出力Ｌは大きくなりモータ１は加
速を続ける。その結果、ＩがI₄より小さくなり
（速度のオーバーシユート）、Ｋを徐々に減小させ
てゆく。Ｋが零となつた時にＩはI₄より小さいた
めに（速度が速い）、Ｌは小さくなりモータ１は
減速トルクを生じる。モータ１が減速してＩがI₄
まで増大するまでの間にＫがさらに減小してゆ
き、ＩがI₄になつてもＫの作用によつて引き続き
モータ１は減速トルクを発生して、ＩはI₄より大
きくなつてしまう（アンダーシユート）。このよ
うな振幅の大きなオーバーシユートとアンダーシ
ユートを３〜５回くりかえした後に、やつと最終
の回転速度に安定するために、それまでの応答時
間はかなり長いものとなる。

ところで、本実施例では、第１の動作モードの
応動範囲は、速度検出部３のデイジタル値Ｉによ
つて決まり、Ｉ＞I₂である。また、第２の動作モ
ードの応動範囲は、Ｉ＞I₃である。ここで、I₃は
I₂よりかなり大きく選定されてI₁とほとんど等し
くなされ、さらに、I₂はI₄にほとんど等しくなさ
れている。すなわち、速度検出部３の出力デイジ
タル値からみた演算部４の第２の動作モードの応
動範囲は、第２の所定値を含み、さらに第１の動
作モードの応動範囲も部分的に含んでいる（第２
の動作モードと第１の動作モードの選択はそれ以
前の過程に似存する）。このような設定にするな
らば、第２の動作モードの応動範囲を狭めること
なく、第１の動作モードの応動範囲が広くできる
ために、モータ１の回転速度が最終の整定値（I₄
に対応）の極く近傍となつたときに第１の動作モ
ードから第２の動作モードに変更できるので、き
わめて良好な過渡応答特性が得られる。また、第
２の動作モードの応動範囲も十分に広くとれるた
め、定常の制御状態における瞬間的な負荷トルク
の変動に対して広範囲に対処できる。

なお、I₂はかならずしもI₄より大きくなくても
良く、I₂がI₄と等しいまたはほとんど等しいなら
ば、良好な過渡応答特性が得られる。

さらに、第６図において、第１の動作モードと
第２の動作モードの切り換えのためめの判断にお
いて、たとえばＩ＝I₂の場合やＩ＝I₃の場合など
の等号成立時には第１の動作モードでも第２の動
作でもどちらに含めても良く、いずれの場合でも
本発明に含まれることはいうまでもない。

第３図に示した演算部３の別の処理方式を第１
１図に示す。本例では、前述の第６図の実施例に
おける第１と第２の動作モードの他に、さらに第
３の動作モード（処理(3)）を設けてモータ１が所
定の回転速度（I₄に対応）を大幅に超えた場合
に、急激に減速してすみやかに安定な速度制御状
態になるように改良している。

これについて説明すれば、速度検出部３の出力
デイジタル値Ｉにもとづいて判断し、第１の動作
モード、第２の動作モードまたは第３動作モード
を選択している。第１の動作モード（処理(1)）お
よび第２の動作モード（処理(2)）はすでに説明し
たる内容（第６図参照）と同一である。第３の動
作モード（処理(3)）では、判定用のメモリＢを１
とし、位相対応量Ｋの初期値をK₀とし、Ｌを
Lmin（最小値）としてＤ／Ａ変換器２６に出力
し、電力給電部５によつてモータ１に大電力を給
電し大きな減速トルクを発生するようになしてい
る（加速トルクにするか減速トルクにするかの切
り換えはＤ／Ａ変換器２６の出力値による判定ま
たはCPU２３による別系統の指示によつて簡単
に実現できる）。

第１，第２，第３の動作モードの切り換えは、
速度検出部３の出力Ｉと所定値I₁，I₂，I₃，I₅，
I₆，I₈および判定用メモリＡ，Ｂによつて判断さ
れる。ここで、最終の速度整定値I₄と上述の所定
値I₁，I₂，I₃，I₅，I₆，I₇との大小関係は I₁＞I₃＞I₂＞I₄＞I₆＞I₇＞I₅ となされている。その分岐の仕方は次のようにな
つている。

Ｉ≧I₁の場合は第１の動作モード。

I₁＞Ｉ＞I₂でＡ＝１の場合は第１の動作モ
ード。

I₂≧Ｉ≧I₆の場合は第２の動作モード。

I₃≧Ｉ≧I₆でＡ＝０の場合は第２の動作モ
ード。

I₂≧Ｉ≧I₇でＢ＝０の場合は第２の動作モ
ード。

I₅≧Ｉの場合は第３の動作モード。

I₆＞Ｉ＞I₅でＢ＝１の場合は第３の動作モ
ード。

このように第３の動作モードを加え、第２の動
作モードの応動範囲がI₆を含み、さらに第３の動
作モードの応動範囲を部分的に含むようにするな
らば、モータ１の回転速度が所定値（I₄に対応）
よりもかなり速い状態からでも急減速した後にす
みやかに所定の速度に安定する。さらに、第３の
動作モードにおいて位相対応量Ｋの初期値として
K₀を入れるようになし、すみやかな過渡応答を
得られようになしている。従つて、本実施例は速
度切換えを行なうモータにおいて、高速から低速
に切換えるときに大きな効果がある。

第３図に示した演算部３の別の処理方式を第１
２図に示す。これは、前述の第６図の実施例にお
ける第１の動作モード（処理(1)）の内容を部分的
に変更し、Ｄ／Ａ変換器２６への出力Ｌを速度誤
差Ｊ＝Ｉ−I₄に比例して変化するようにしたもの
である（判断・分岐の仕方および第２の動作モー
ドにおける処理内容は第６図の実施例と同じであ
る）。

第１の動作モードにおいて、まず判定用のメモ
リＡと１とし、位相対応量Ｋに−K₀を入れ、Ｉ
−I₄を計算したる後にＳ倍してＪに入れ、Ｊの内
容にLrを足してＬとし、Ｄ／Ａ変換器２６にＬ
を出力する。すなわち、速度誤差Ｊ＝Ｉ−I₄にの
み比例（位相対応量Ｋには無関係）した出力Ｌに
よつてモータ１への給電を制御している。

このような方式であつても、良好な過渡応答特
性と、定常状態（第２の動作モード）における良
好な制御性能を得ることができる。

第３図に示した演算部３のさらに別の処理方式
を第１３図に示す。これは、前述の第１１図の実
施例における第１の動作モード（処理(1)）と第３
の動作モード（処理(3)）の内容を部分的に変更
し、Ｄ／Ａ変換器２６への出力Ｌを速度誤差Ｊ＝
Ｉ−I₄に比例して変化するようにしたものである
（判断・分岐の仕方および第２の動作モードにお
ける処理内容は第１１図の実施例と同じである）。

第１図の構成のモータの速度制御装置に使用す
る速度検出部３の別の構成例を第１４図に示す。
第１４図において、パルス発生部２のパルス信号
イの到来（パルスの正エツジ）により、トリガ信
号発生回路１２はパルス幅の狭い正のトリガ信号
ロを発生する。トリガ信号ロの正エツジによつて
ダウンカウンタ３２の内容をラツチ回路１６にと
り込み、負エツジによつてプリセツト回路３３を
動作させプリセツト値設定回路３１の内容をダウ
ンカウンタ３２に設定する。ダウンカウンタ３２
はクロツクパルスハの到来毎に上述のプリセツト
値からその内容を１ずつ減小させていき、オール
０で停止した後またはカウント状態を中断して、
再度トリガ信号ロによつてプリセツトされカウン
トダウンを開始する。従つて、ラツチ回路１６の
内容はパルス発生部２のパルス周期に対応したデ
イジタル値となり、その出力ホは第３図のCPU
２３にとり込まれる。

このような構成の速度検出部３の出力は、モー
タ１が遅い場合にはその出力信号ホのデイジタル
値は小さくなり、モータ１が速い場合には信号ホ
のデイジタル値は大きくなる（第２図の構成の速
度検出部の出力とは逆の特性となる）。

これに伴つて、第３図のごとき演算部４での判
断・分岐の仕方も変更する必要がある。第１５図
にその処理方式のフローチヤートを示す（第６図
の処理に対応する）。第１図，第１４図，第３図，
第４図，第１５図によつてモータ１の速度制御装
置の他の実施例を構成する。第１５図の動作は下
記のようになる。

ラツチ回路１６の内容Ｍを入力する。

デイジタル値Ｍにもとづいて次のような判
断・分岐を行なう。

）Ｍ≦M₁の場合（M₁は第１の所定値）第１の動作モード（処理(1)）とし、判定用
のメモリＡを▽ １▽ にする。

M₁＜Ｍ＜M₂でＡ＝１の場合（M₂は第２
の所定値）第１の動作モードを継続し、メモリＡを▽
１▽ にする。

M₂≦Ｍの場合第２の動作モード（処理(2)）とし、メモリ
Ａを▽ ０▽ にする。

M₃≦ＭでＡ＝０の場合（M₃は第３の所定
値でM₃＜M₂に選定）第２の動作モードを継続する。

M₃＞ＭでＡ＝０の場合第１の動作モードに変更し、メモリＡを▽
１▽ にする。

判定用のメモリＡを▽ １▽ にする。

メモリＫを−K₀にする。

メモリＬをLmaxにする。

Ｌを出力バツフア２５に出力して、Ｄ／Ａ
変換器２６によりアナログ量に変換する。

M₄からＭを引いた値を速度誤差としてＪ
に入れる。ここに、M₄は第４の所定値であ
り、M₁，M₂，M₃よりも大きい。すなわち、
M₄＞M₂＞M₃＞M₁となつている。

ＫにＪを足して新しいＫとする。これによ
り、速度誤差Ｊ＝M₄−Ｍのデイジタル積分
を行ない、その積分値Ｋは回転位相に対応し
た値となる。

ＪをＳ倍して新しいＪとした後に、ＪとＫ
を加算合成してＬとする。すなわち、ＫとＪ
の間に所定利得比Ｓをかけた後に加算して合
成値Ｌを得ている。

ＬはLrを足して新しいＬとし、ＬをＤ／
Ａ変換器２６に出力する。

このような構成・処理方式のモータの速度制御
装置の性能は、前述の第１図〜第６図に示した実
施例にて得られるものと大差なく、過渡応答特性
および定常制御特性共に良好なものとなる。

第１６図に演算部３の別の処理方式（第１５図
の変更）を示す。本例では、前述の第１５図の実
施例における第１と第２の動作モードの他に、さ
らに第３の動作モード（処理(3)）を設けてモータ
１が所定の回転速度（M₄に対応）を大幅に超え
た場合に、急激に減速してすみやかに安定な速度
制御状態になるように改良している。

第３の動作モード（処理(3)）では、判定用のメ
モリＢを１とし、位相対応量Ｋの初期値をK₀と
し、ＬをLmin（最小値）としてＤ／Ａ変換器２６
に出力し、電力給電部５によつてモータ１に大電
力を給電し、大きな減速トルクを発生するように
なしている（加速トルクにするか減速トルクにす
るかの切り換えはＤ／Ａ変換器２６の出力値によ
る判定またはCPU２３による別系統の指示によ
つて簡単に実現できる）。

第１，第２，第３の動作モードの切り換えは、
速度検出部３の出力Ｍと所定値M₁，M₂，M₃，
M₅，M₆，M₇および判定用メモリＡ，Ｂによつ
て判断される。ここで、最終の速度整定値M₄と
上述の所定値M₁，M₂，M₃，M₅，M₆，M₇との
大小関係は M₁＜M₃＜M₂＜M₄＜M₆＜M₇＜M₅ となされている。その分岐の仕方は次のようにな
つている。

Ｍ≦M₁の場合は第１の動作モード。

M₁＜Ｍ＜M₂でＡ＝１の場合は第１の動作
モード。

M₂≦Ｍ≦M₆の場合は第２の動作モード。

M₃≦Ｍ≦M₆でＡ＝０の場合は第２の動作
モード。

M₂≦Ｍ≦M₇でＢ＝０の場合は第２の動作
モード。

M₅≦Ｍの場合は第３の動作モード。

M₆＜Ｍ＜M₅でＢ＝１の場合は第３の動作
モード。

このように第３の動作モードを加え、第２の動
作モードの応動範囲がM₆を含み、さらに第３の
動作モードの応動範囲を部分的に含むようにする
ならば、モータ１の回転速度が所定値（M₄に対
応）よりもかなり速い状態からでも急減速した後
にすみやかに所定の速度に安定する。さらに、第
３の動作モードにおいて、位相対応量Ｋの初期値
としてK₀を入れるようになし、すみやかな過渡
応答を得られるようになしている。

第１７図は演算部３の別の処理方式（第１５図
の変更）を示す。これは、前述の第１５図の実施
例における第１の動作モード（処理(1)）の内容を
部分的に変更し、Ｄ／Ａ変換器２６への出力Ｌを
速度誤差Ｊ＝M₄−Ｍに比例して変化するように
したものである（判断・分岐の仕方および第２の
動作モードにおける処理内容は第１５図の実施例
と同じである）。

第１の動作モードにおいて、まず、判定用のメ
モリＡを１とし、位相対応量Ｋに−K₀を入れ、
M₄−Ｍを計算したる後にＳ倍してＪに入れ、Ｊ
の内容にLrをたしてＬとし、Ｄ／Ａ変換器２６
にＬを出力する。すなわち、速度誤差Ｊ＝M₄−
Ｍにのみ比例（位相対応量Ｋには無関係）した出
力Ｌによつてモータ１への給電を制御している。

第１８図に演算部３のさらに別の処理方式（第
１６図の変更）を示す。これは、前述の第１６図
の実施例における第１の動作モード（処理(1)）と
第３の動作モード（処理(3)）の内容を部分的に変
更し、Ｄ／Ａ変換器２６への出力Ｌを速度誤差Ｊ
＝M₄−Ｍに比例して変化するようにしたもので
ある（判断・分岐の仕方および第２の動作モード
における処理内容は第１６図の実施例と同じであ
る）。

なお、前述の各実施例において、第１と第２の
動作モードおよび第２と第３の動作モードを切り
換えるスレツシヨルドの値（I₂，I₃，I₆，I₇，M₂，
M₃，M₆，M₇）においてどちらの動作モードを
とつても得られる効果に大差はなく、本発明に含
まれることはいうまでもない。その他、本発明の
主旨を変えずして種々の変形が可能である。

以上の説明にて理解されるように、本発明のモ
ータの速度制御装置は、以下に述べる数々の利点
を有している。

(A) 速度検出手段のデイジタル値をデイジタル的
に積分したデイジタル積分値に応動した出力信
号によりモータの制御を行なつているので、特
別な位相検出器を用いることなく、モータに等
価的な位相制御がかかり、定常的な負荷トルク
の増減による速度偏差を零にすることができ
る。また、デイジタル的に積分したデイジタル
積分値によつて位相に対応した量を得ているの
で、アナログ積分器に起こりがちな温度ドリフ
ト、オフセツト等が生じないので、正確な位相
対応量を得ることができる。

(B) 速度検出手段のデイジタル値を第１の所定値
および第２の所定値と比較・判断し、演算手段
の動作を第１の動作モードと第２の動作モード
に切り換えることにより、過渡応答を改善して
いる。特に、モータの回転速度が第２の所定値
に対応する速度よりも早くなると演算手段を第
２の動作モードになすようにし、さらに、演算
手段が第２の動作モードで動作している状態か
らモータの回転速度が減速され第１の所定値に
対応する速度よりも遅くなると演算手段を第１
の動作モードとなすようにしたことにより、起
動から定常速度にいたる過渡的な応答を大幅に
改善すると共に、第２の動作モードの制御範囲
も充分に確保できる。

(C) パルス発生部のパルス信号の周期をクロツク
パルスによりデイジタル的に検出して、速度検
出部の出力としているために、極めて正確な検
出が可能となる。特に、クロツクパルスとして
水晶発振器のような安定な周波数信号を用いる
ことにより、正確な周期検出が可能となり、そ
の結果、モータの定常速度の安定度は水晶発振
器の安定度と同等にすることができる。

(D) 速度検出や演算処理をデイジタル的に行なつ
ているために、たとえば、Ｃ−MOS，IILによ
るモノリシツクIC化に適している。また、従
来のサンプリング方式の速度検出回路および位
相検出回路で必要とされる外付のコンデンサ等
も不要となり、コストダウンが図られる。

従つて、本発明にもとづいて、音響・映像機
器用のプラシレス直流モータを使用する速度制
御装置を構成するならば、部品点数の少ない回
路によつて高性能な制御装置を実現できる。

【図面の簡単な説明】

第１図は本発明のモータの速度制御装置の基本
構成図、第２図は第１図の速度検出部の一構成
図、第３図は第１図の演算部の構成図、第４図は
第３図のＤ／Ａ変換器の一例を示す構成図、第５
図は第３図に示した演算部の処理内容を示すフロ
ーチヤート、第６図は第５図の処理の詳細なフロ
ーチヤート、第７図は第２図に示した速度検出部
の動作を説明するための波形図、第８図は本発明
のモータ速度制御装置の制御特性を表わす特性
図、第９図と第１０図は過渡応答を表わす波形
図、第１１図、第１２図および第１３図はそれぞ
れに演算部の別の処理方式を示すフローチヤー
ト、第１４図は第１図の速度検出部の別の構成
図、第１５図、第１６図、第１７図および第１８
図はそれぞれに第１４図の速度検出部を用いる場
合の演算部の処理方式を示すフローチヤートであ
る。１……被速度制御モータ、２……パルス発生
部、３……速度検出部、４……演算部、５……電
力給電部、１１……クロツクパルス発生回路、１
２……トリガ信号発生回路、１３……Ｍ進カウン
タ、１４……Ｎ進カウンタ、１５……リセツト回
路、１６……ラツチ回路、２１……割込受付回
路、２２……入力バツフア、２３……CPU（中央
演算処理回路）、２４……メモリ回路、２５……
出力バツフア、２６……Ｄ／Ａ変換器、２７……
スイツチ回路、３１……プリセツト値設定回路、
３２……ダウンカウンタ、３３……プリセツト回
路。

Claims

【特許請求の範囲】１被速度制御モータと、前記モータの回転速度
に対応してその周波数を変化するパルス信号を発
生するパルス発生手段と、前記パルス信号にもと
づいて前記モータの回転速度に対応したデイジタ
ル値を得る速度検出手段と、前記デイジタル値に
応動した出力信号を発生する演算手段と、前記演
算手段の出力信号に応動して前記モータへの供給
電力を変化させる電力給電手段とを具備し、前記
演算手段はその動作において、前記速度検出手段
のデイジタル値に無関係にその出力信号を一定ま
たは略一定となす第１の動作モードと、前記速度
検出手段のデイジタル値をデイジタル的に積分し
たデイジタル積分値に応動して出力信号を変化さ
せる第２の動作モードを有し、前記速度検出手段
のデイジタル値を第１の所定値および第２の所定
値と比較して、前記モータの回転速度が前記第１
の所定値に対応する速度よりも遅い状態より時間
的に徐々に加速されて前記第２の所定値に対応す
る速度にいたる間では前記演算手段を前記第１の
動作モードとなし、前記モータの回転速度が前記
第２の所定値に対応する速度よりも早くなると前
記演算手段を前記第２の動作モードになすように
し、さらに、前記演算手段が前記第２の動作モー
ドで動作している状態から前記モータの回転速度
が減速され前記第１の所定値に対応する速度より
も遅くなると前記演算手段を前記第１の動作モー
ドとなすようにしたことを特徴とするモータの速
度制御装置。２被速度制御モータと、前記モータの回転速度
に対応してその周波数を変化するパルス信号を発
生するパルス発生手段と、前記パルス信号にもと
づいて前記モータの回転速度に対応したデイジタ
ル値を得る速度検出手段と、前記速度検出手段の
デイジタル値に応動した出力信号を発生する演算
手段と、前記演算手段の出力信号に応動して前記
モータへの供給電力を変化させる電力給電手段と
を具備し、前記演算手段はその動作において、前
記速度検出手段のデイジタル値に比例してその出
力信号を変化する第１の動作モードと、前記速度
検出手段のデイジタル値をデイジタル的に積分し
たデイジタル積分値に応動して出力信号を変化さ
せる第２の動作モードを有し、前記速度検出手段
のデイジタル値を第１の所定値および第２の所定
値と比較して、前記モータの回転速度が前記第１
の所定値に対応する速度よりも遅い状態より時間
的に徐々に加速されて前記第２の所定値に対応す
る速度にいたる間では前記演算手段を前記第１の
動作モードとなし、前記モータの回転速度が前記
第２の所定値に対応する速度よりも早くなると前
記演算手段を前記第２の動作モードになすように
し、さらに、前記演算手段が前記第２の動作モー
ドで動作している状態から前記モータの回転速度
が減速され前記第１の所定値に対応する速度より
も遅くなると前記演算手段を前記第１の動作モー
ドとなすようにしたことを特徴とするモータの速
度制御装置。