JP2650252B2 - モータの速度制御装置 - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、モータの速度制御装置に関するものであ
る。 従来の技術 モータの回転速度を速度検出器により検出して、その
検出信号によってモータへの供給電力を制御するモータ
の速度制御装置は、ビデオテープレコーダのキャプスタ
ンモータやシリンダモータ等に広く利用されている。こ
のような速度制御装置には、負荷トルク変動による回転
速度の変動を十分に抑制することが要求されている。 このような要求に対して、本出願人は特願昭60-22914
3号において、「モータの回転速度に応じた周期の交流
信号を生じる回転センサと、前記回転センサの交流信号
の周期に応じたデジタル信号を前記モータの１回転当た
りZq回（ここに、Zqは４以上の整数）得る速度検出手段
と、前記速度検出手段のデジタル信号にもとずき演算・
記憶して制御信号を作り出す補償手段と、前記補償手段
の制御信号に応じた電力を前記モータに供給する電力増
幅手段（駆動手段）とを具備し、前記補償手段は、前記
速度検出手段のデジタル信号により前記モータの回転誤
差Ｅを検出する回転誤差検出手段と、前記速度検出手段
が新しいデジタル信号を得るのに対応してカウント動作
を行い、Nx・Ｌ（ここに、Nxは２以上の整数で、Ｌは４
以上の整数）をmod（法）とするカウント値Ｉを作るカ
ウント手段と、逐次書き換え可能なラム領域内に少なく
ともNxL個のデジタル値Ｍ

〔０〕からＭ〔NxL-1〕を格納
するメモリ手段と、前記カウント手段のカウント値Ｉに
対応して変化する整数Ｊに対して、少なくとも前記メモ
リ手段のＬ間隔ずつ離れたNx個のデジタル値群Ｍ〔J-nL
（mod NxL）〕（ｎ＝1,2,……,Nx）を使って合成計算さ
れた合成値を算出する合成値算出手段（メモリ出力値作
成手段）と、前記合成値算出手段によって算出された合
成値と前記回転誤差検出手段の回転誤差を加算した加算
値に実質的に対応した更新値によって、前記カウント手
段のカウント値Ｉに対応した前記メモリ手段のデジタル
値を、順次Ｍ

〔０〕,M〔１〕,M〔２〕，……の順番に更
新保存する更新保存手段と、前記合成値算出手段によっ
て算出された合成値と前記回転誤差検出手段の現時点の
回転誤差を加算合成して前記制御信号を作り出す制御信
号作成手段から構成したモータの速度制御装置」を提案
した。 発明が解決しようとする問題点 上記のモータの速度制御装置では、負荷トルクの変動
から回転速度の変動への周波数伝達関数が特定の周波数
群において０もしくは極めて小さくなるという優れた効
果を得ることができた。しかしながら、それ以外の周波
数においては改善効果が十分ではなかった。 本発明は、このような点を考慮して、負荷トルクの変
動によるモータの回転速度の変動をさらに低減するよう
に工夫したものである。 問題点を解決するための手段 本発明のモータの速度制御装置では、モータの回転速
度を検出する回転センサの出力信号により前記モータの
１回転当たり複数回の検出を行う速度検出手段と、前記
速度検出手段の検出信号に応動する制御信号を作り出す
補償手段と、前記補償手段の制御信号に応動して前記モ
ータを駆動する駆動手段とを具備し、前記補償手段は、
前記速度検出手段の検出デジタル信号に応動したデジタ
ル回転誤差を得る回転誤差算出手段と、前記速度検出手
段の検出動作に応動して、順序ずけられた複数個のデジ
タル記憶値の内の１個を順番に前記デジタル回転誤差に
対応した値と少なくとも１個の前記デジタル記憶値の合
成値によって更新保存する記憶値保存手段と、前記デジ
タル回転誤差と少なくとも１個の前記デジタル記憶値を
演算合成したデジタル合成値、もしくは、前記デジタル
記憶値に応動しないで前記デジタル回転誤差だけに応動
するデジタル合成値を適時切り替えて得て、前記デジタ
ル合成値を加算累積したデジタル累積値および前記デジ
タル合成値の両者に応動する前記制御信号を作り出す制
御信号作成手段と、前記モータの制御状態を判別する安
定状態判別手段を有し、前記安定状態判別手段の判定結
果に応じて前記制御信号作成手段の制御動作を切り替え
るように構成し、前記安定状態判別手段が過渡状態と判
定した場合には、前記制御信号作成手段は前記デジタル
記憶値に応動しないで前記デジタル回転誤差だけに応動
した前記デジタル合成値を用いて、前記デジタル合成値
および前記デジタル累積値に応動した前記制御信号を作
成・出力し、前記安定状態判別手段が安定状態と判定し
た場合には、前記制御信号作成手段は前記デジタル回転
誤差と前記デジタル記憶値を演算合成した前記デジタル
合成値を用いて、前記デジタル合成値および前記デジタ
ル累積値に応動した前記制御信号を作成・出力する構成
にしたことによって、上記の問題点を解決したものであ
る。 さらに、本発明のモータの速度制御装置では、モータ
の回転速度を検出する回転センサの出力信号により前記
モータの１回転当たり複数回の検出を行う速度検出手段
と、前記速度検出手段の検出信号に応動する制御信号を
作り出す補償手段と、前記補償手段の制御信号に応動し
て前記モータを駆動する駆動手段とを具備し、前記補償
手段は、前記速度検出手段の検出デジタル信号に応動し
たデジタル回転誤差を得る回転誤差算出手段と、前記速
度検出手段の検出動作に応動して、順序ずけられた複数
個のデジタル記憶値の内の１個を順番に前記デジタル回
転誤差に対応した値と少なくとも１個の前記デジタル記
憶値の合成値によって更新保存する記憶値保存手段と、
前記デジタル回転誤差と少なくとも１個の前記デジタル
記憶値を演算合成したデジタル合成値、もしくは、前記
デジタル記憶値に応動しないで前記デジタル回転誤差だ
けに応動するデジタル合成値を適時切り替えて得て、前
記デジタル合成値を加算累積したデジタル累積値および
前記デジタル合成値の両者に応動する前記制御信号を作
り出す制御信号作成手段と、前記モータの制御状態を判
別する安定状態判別手段を有し、前記安定状態判別手段
の判定結果に応じて前記制御信号作成手段の制御動作を
切り替えるように構成し、前記安定状態判別手段が過渡
状態と判定した場合には、前記制御信号作成手段は前記
デジタル記憶値に応動しないで前記デジタル回転誤差だ
けに応動した前記デジタル合成値を用いて、前記デジタ
ル合成値および前記デジタル累積値に応動した前記制御
信号を作成・出力し、前記安定状態判別手段が安定状態
と判定した場合には、前記制御信号作成手段は前記デジ
タル回転誤差と前記デジタル記憶値を演算合成した前記
デジタル合成値を用いて、前記デジタル合成値および前
記デジタル累積値に応動した前記制御信号を作成・出力
する構成にし、さらに、前記速度検出手段が新しい検出
デジタル信号を得た直後に前記回転誤差算出手段と前記
制御信号作成手段の動作を優先して行わせて新しい前記
制御信号を作成・出力し、その後に前記記憶値保存手段
の動作を行わせる構成にしたことによって、上記の問題
点を解決したものである。 作用 本発明では上記の構成にすることによって、負荷トル
クの変動から回転速度の変動への周波数伝達関数が特定
の周波数群において０もしくは極めて小さくなると共
に、その他の周波数における伝達関数（特に、直流を含
む低周波における伝達関数）も著しく改善できることが
わかった。また、記憶値保存手段と制御信号作成手段と
安定状態判別手段の動作によって、過渡状態における不
安定現象を生じないようにし、円滑かつ確実な制御引き
込みがなされるようにしている。その結果、回転速度変
動の極めて小さく、かつ、起動からの安定制御引き込み
の迅速な高性能のモータの速度制御装置が実現できた。 実施例 以下、本発明の一実施例におけるモータの速度制御装
置について、図面を参照しながら説明する。第２図に本
発明の実施例を表す構成図を示す。第２図において、直
流モータ１は回転センサ２と負荷10を直接回転駆動す
る。回転センサ２はモータ１の回転に伴って１回転当た
りZq回（Zqは４以上の整数であり、ビデオテープレコー
ダのキャプスタンモータでは、通常、Zq＝400）の交流
信号ａを発生する。回転センサ２の交流信号ａは速度検
出器３に入力され、交流信号ａの周期に応じたデジタル
信号ｂを得ている。 速度検出器３の具体的な構成例を第３図に示す。交流
信号ａは波形整形回路31によって波形整形され、整形信
号ｇを得ている。整形信号ｇはアンド回路33とフリップ
フロップ35に入力されている。アンド回路33の入力側に
は、さらに、発振回路32のクロックパルスｐとカウンタ
34のオーバフロー出力信号ｗも入力されている。発振回
路32は水晶発振器と分周器等によって構成され、整形信
号ｇの周波数よりもかなり高周波のクロックパルスｐ
（500kHz程度）を発生している。カウンタ34はアンド回
路33の出力パルスｈの到来毎にその内容をカウントアッ
プする12ビットのアップカウンタになっている。また、
オーバフロー出力信号ｗはカウンタ34のカウント内容が
所定値以下に時には、“H"であり、カウンタ34のカウン
ト内容が所定値以上になるとｗは“L"に変化する（ここ
に、“H"は高電位状態を表し、“L"は低電位状態を表し
ている）。データ入力型のフリップフロップ35は、整形
信号ｇの立ち下がりエッジをトリガ信号としてデータ入
力端子に入力された“H"を取り込み、その出力Ｑを“H"
にする（ｑ＝“H"）。また、補償器４からのリセット信
号ｒが“H"になると、カウンタ34とフリップフロップ35
の内部状態がリセットされる（ｂ＝“LLLLLLLLLLLL",w
＝“H"、ｑ＝“L"）。 次に、第３図の速度検出器３の動作について説明す
る。いま、カウンタ34とフリップフロップ35がリセット
信号ｒによってリセットされているものとする。波形整
形回路31の出力信号ｇが“L"から“H"に変わると、アン
ド回路33の出力信号ｈとして発振回路32のクロックパル
スｐが出力される。カウンタ34は出力信号ｈをカウント
し、その内部状態を変化させていく。波形整形回路31の
出力信号ｇが“H"から“L"に変わると、アンド回路33の
出力信号ｈは“L"になり、カウンタ34はその内部状態を
保持する。また、フリップフロップ35は信号ｇの立ち下
がりエッジによってデータ“H"に取り込み、その出力信
号ｑを“L"から“H"に変化させる。カウンタ34のデジタ
ル信号ｂは、回転センサ２の交流信号ａの（半）周期長
に比例した値であり、モータ１の回転速度に反比例して
いる。後述の補償器４は、フリップフロップ35の出力信
号ｑを見て、ｑが“H"になるとカウンタ34のデジタル信
号ｂを入力し、その後にリセット信号ｒを所定の短時間
の間“H"にして、カウンタ34とフリップフロップ35を初
期状態にリセットし、次の速度検出動作に備えている。
なお、モータ１の回転速度が遅過ぎるときには、波形整
形回路31の出力信号ｇの周期が長いためにカウンタ34の
内部状態が所定値以上になり、オーバフロー出力信号ｗ
が“H"から“L"に変わり、アンド回路33の出力信号ｈが
“L"になり、カウンタ34が所定の大きな値を保持するこ
ともある。 第２図の補償器４は、演算器５とメモリ６とD/A変換
器７によって構成され、速度検出器３のデジタル信号ｂ
を後述する内蔵のプログラムによって計算加工し、制御
信号ｃを出力する。補償器４の制御信号ｃは電力増幅器
８に入力され、電力増幅された駆動信号ｄ（制御信号ｃ
に比例した電流）がモータ１に供給される。従って、モ
ータ１と回転センサ２と速度検出器３（速度検出手段）
と補償器４（補償手段）と電力増幅器８（駆動手段）に
よって速度制御系が構成され、モータ１の回転速度が所
定の値に制御される。 補償器４のメモリ６は、所定のプログラムと定数が格
納されたロム領域（ROM:リードオンリーメモリ）と随時
必要な値を格納するラム領域（RAM:ランダムアクセスメ
モリ）に別れている。演算器５はロム領域内のプログラ
ムに従って所定の動作や演算を行っている。第１図にそ
のプログラムの具体的な一例を示す。次に、その動作に
ついて詳細に説明する。 〔回転誤差算出部1A〕 （1A-1）まず、演算器５は速度検出器３のフリップフ
ロップ35の出力信号ｑを入力し、信号ｑが“H"となるの
を待っている。すなわち、速度検出器３が交流信号ａの
（半）周期を検出し、新しい検出デジタル信号ｂを出力
するのをモニタしている。 （1A-2）ｑが“H"になると、速度検出器３の検出デジ
タル信号ｂを読み込んで、検出デジタル信号ｂに対応す
る速度検出デジタル値Ｓに直すと共に、リセット信号ｒ
を所定時間“H"にして速度検出器３のカウンタ34とフリ
ップフロップ35をリセットする。 （1A-3）所定の基準値Srefから速度検出デジタル値Ｓ
を引いて、モータ１の現時点での新しいデジタル速度誤
差を得る（Eo＝Sref−Ｓ）。速度誤差EoをＲ倍して、モ
ータ１の現時点での新しいデジタル回転誤差Ｅを算出す
る（Ｅ＝Ｒ・Eo）。 〔制御信号作成部1B〕 （1B-1）現時点の回転誤差Ｅと後述する記憶値保存部
1Dのメモリ出力値作成部1Dbによるメモリ出力値Ｖを所
定の比率（1:D）にて加算合成し、デジタル合成値Ypを
得る（Yp＝Ｅ＋Ｄ・Ｖ）。ここに、Ｄは0.5以上で1.2以
下の定数で、好ましくはＤ＝１。次に、合成値Ypを逐次
加算累積してデジタル累積値Ysを得る（Ys＝Ys＋Yp）。
合成値Ypと累積値Ysを所定の比率（1:Ks）にて加算合成
し、制御信号デジタル値Ｙを得る（Ｙ＝Yp＋Ks・Ys）。 （1B-2）制御信号デジタル値ＹをD/A変換器７に出力
し、Ｙの値に対応した直流的な電圧（制御信号）に変換
する。 〔安定状態判別部1C〕 （1C-1）速度検出器の検出デジタル値Ｓに比例したデ
ジタル速度誤差の絶対値|Eo|が所定の値Exよりも大きい
時には（|Eo|≧Ex）、不安定な過渡状態であると判別
し、メモリ出力値に相当するＶの値を０にし（Ｖ＝
０）、回転誤差算出部1Aの動作に復帰する。このとき、
記憶値保存部1Dの動作は実行されない。また、速度誤差
の絶対値|Eo|が所定の値Exよりも小さい時には（|Eo|＜
Ex）、安定な速度制御状態であると判別し、次の記憶値
保存部1Dの動作に移る。 〔記憶値保存部1D〕 〈更新保存部1Da〉 （1Da-1）Nx・Ｌ（ここに、Nxは正の整数,Lは２以上
の整数であり、好ましくはNxは２以上の整数,LはZqの整
数倍）をmod（法）として、新しい速度検出デジタル値
Ｓを得る毎にカウント変数Ｉをカウントアップしてい
く。すなわち、Ｉ＝Ｉ＋１（Ｉ＋１を新しいＩにする）
した後に、Ｉ＝NxLならばＩ＝０にする。このような演
算をするならば、Ｉは０からNxL-1の間の整数になる。 （1Da-2）現時点の回転誤差Ｅと後述するメモリ出力
値作成部1Dbによるメモリ出力値Ｖを1:1の比率にて加算
合成して更新値を計算し、カウント値Ｉに対応したラム
領域内のデジタル記憶値Ｍ〔Ｉ〕を更新し（Ｍ〔Ｉ〕＝
Ｅ＋Ｖ）、次の更新時まで格納保存する。これにより、
NxL個のデジタル記憶値Ｍ〔Ｉ〕（Ｉ＝0,1,……,NxL-
1）は、速度検出器が新しい検出デジタル信号を得る毎
に１個ずつ順番に更新保存される。 〈メモリ出力値作成部1Db〉 （1Db-1）NxLをmodとしてＩに１を足した整数Ｊを計
算し〔Ｊ＝Ｉ＋１（mod NxL）〕、ラム領域内のＬ間隔
ずつ離れたNx個のデジタル記憶値群Ｍ〔Ｊ−nL（mod Nx
L）〕（ｎ＝1,……,Nx）を使って、次式によりメモリ出
力値Ｖを算出し、その後に、回転誤差算出部1Aの動作に
復帰する。 ここに、比率Wnの値は、 ０＜Wn＜2/Nx（ｎ＝1,……,Nx） ……（２） を満たすものとする。具体的には。 Wn＝1/Nx（ｎ＝1,2,……,Nx） ……（４） にすると、所定のデジタル記憶値を加算した後に１回の
割り算（またはビットシフト）を行うことによって簡単
に（１）式の演算を実現できる。なお、このメモリ出力
値Ｖは、次の速度検出値Ｓが得られた後に、制御信号作
成部1Bと更新保存部1Daにおいて利用される。 このように構成するならば、第２図の負荷10の生じる
負荷トルクの変動に対して極めて強くなる。これについ
て簡単に説明する。回転誤差とメモリ出力値を加算して
新しいデジタル記憶値にしているので、上記NxL個のデ
ジタル記憶値Ｍ〔Ｉ〕（Ｉ＝0,1,……,NxL−１）には回
転誤差の時間変化に対応したパターンが形成される。こ
れらのデジタル記憶値が保持したパターンはメモリ出力
値Ｖに反映される。制御信号作成部1Bにおいて、回転誤
差Ｅとメモリ出力値Ｖの加算合成値Ypとその累積値Ysを
合成して制御信号を作っているので、所要時間の制御動
作の後にメモリ出力値Ｖによって作り出されるパターン
については回転誤差側は小さくなる（場合によっては零
でもよい）。回転誤差Ｅが小さいということは、モータ
１の速度変動自体が小さいことを意味し、極めて良い効
果を得ている。特に、このような効果は、NxL個のデジ
タル記憶値の一巡の更新周期に対応した特定の周波数群
において得られるものである。 さらに、本実施例では、回転誤差Ｅとメモリ出力値Ｖ
の加算合成値Ypとその累積値Ysを合成して制御信号Ｙを
得ている。これにより、直流を含む低周波部分の負荷変
動に対して、モータ１の速度変動がさらに小さくなった
（前述の特願昭60-229143号に較べて）。また、記憶値
保存部1Dの記憶値Ｍ〔Ｉ〕を更新保存する動作は一種の
累積動作であることから、制御信号作成部1Bのデジタル
累積値Ysを得る動作と記憶値保存部1Dの動作が干渉しあ
い、過渡状態において不安定になることがあった。そこ
で、本実施例では、安定状態判別部1Cを付加し、制御信
号作成部1Bの動作が安定した否かを速度検出器の検出デ
ジタル値Ｓに比例したデジタル速度誤差Eoによって判別
し、安定状態になった後に記憶値保存部1Dの更新保存動
作とメモリ出力値算出動作を行うようにし、制御信号作
成部1Bのデジタル累積動作と記憶値保存部1Dの動作の干
渉による不安定現象をなくした。すなわち、安定状態判
別部1Cの判別結果に応じて記憶値保存部1Dの動作を実行
させるもしくは実行させないようにきりかえている。な
お、記憶値保存部1Dの動作を実行させないときには、メ
モリ出力値に相当するＶの値を零にしている。 さらに、本実施例では、速度検出器３が新しい検出デ
ジタル信号を得た直後に回転誤差算出部1Aと制御信号作
成部1Bの動作を記憶値保存部1Dの動作よりも優先して行
わせるようにしている。特に、記憶値保存部1Dのメモリ
出力値作成部1Dbが次の速度検出時点において利用する
メモリ出力値Ｖをあらかじめ算出しているので、新しい
検出デジタル信号を得てからそれを使った新しい制御信
号Ｙを得るまでの時間遅れが極めて短くなっている。こ
の時間遅れは制御において非常に重要であり、時間遅れ
が短いほど制御利得を大きくでき、負荷変動に対する速
度変動を小さくできる。すなわち、本実施例の速度変動
は、小さくなっている。 第４図に制御系全体の安定性を考慮にいれた補償器４
のプログラム例を示す。ここでは、更新保存部における
更新値の計算の仕方と、メモリ出力値作成部におけるメ
モリ出力値の準備の個数と、制御信号作成部におけるメ
モリ出力値作成部のメモリ出力値の利用の仕方を改良し
ている。次に、その動作について詳細に説明する（全体
の構成は第２図と同じであり、説明を省略する）。 〔回転誤差算出部4A〕 （4A-1）まず、演算器５は速度検出器３のフリップフ
ロップ35の出力信号ｑを入力し、信号ｑが“H"となるの
を待っている。すなわち、速度検出器３が交流信号ａの
（半）周期を検出し、新しい検出デジタル信号ｂを出力
するのをモニタしている。 （4A-2）ｑが“H"になると、速度検出器３の検出デジ
タル信号ｂを読み込んで、検出デジタル信号ｂに対応す
る速度検出デジタル値Ｓに直すと共に、リセット信号ｒ
を所定時間“H"にして速度検出器３のカウンタ34とフリ
ップフロップ35をリセットする。 （4A-3）所定の基準値Srefから速度検出デジタル値Ｓ
を引いて、モータ１の現時点での新しいデジタル速度誤
差を得る（Eo＝Sref−Ｓ）。速度誤差EoをＲ倍して、モ
ータ１の現時点での新しいデジタル回転誤差Ｅを算出す
る（Ｅ＝Ｒ・Eo）。 〔制御信号作成部4B〕 （4B-1）現時点の回転誤差Ｅと後述する記憶値保存部
４のメモリ出力値作成部4Dbによる新しいメモリ出力値
Ｖ〔Px〕を所定の比率（1:D）にて加算合成し、デジタ
ル合成値Ypを得る（Yp＝Ｅ＋Ｄ・Ｖ〔Px〕）。ここに、
Ｄは0.5以上で1.2以下の定数で、好ましくはＤ＝１。次
に、合成値Ypを逐次加算累積してデジタル累積値Ysを得
る（Ys＝Ys＋Yp）。合成値Ypと累積値Ysを所定の比率
（1:Ks）にて加算合成し、制御信号デジタル値Ｙを得る
（Ｙ＝Yp＋Ks・Ys）。 （4B-2）制御信号デジタル値ＹをD/A変換器７に出力
し、Ｙの値に対応した直流的な電圧（制御信号）に変換
する。 〔安定状態判別部4C〕 （4C-1）速度検出器３の検出デジタル値Ｓに比例した
デジタル速度誤差の絶対値|Eo|が所定の値Exよりも大き
い時には（|Eo|≧Ex）、不安定な過渡状態であると判別
し、メモリ出力値に相当するＶ〔Px〕の値を０にし（Ｖ
〔Px〕＝０）、回転誤差算出部４の動作に復帰する。こ
のとき、記憶値保存部4Dの動作は実行されない。また、
速度誤差の絶対値|Eo|が所定の値Exよりも小さい時には
（|Eo|＜Ex）、安定な速度制御状態であると判別し、次
の記憶値保存部4Dの動作に移る。 〔記憶値保存部4D〕 〈更新保存部4Da〉 （4Da-1）Nx・Ｌ（ここに、Nxは正の整数,Lは２以上
の整数であり、好ましくはNxは２以上の整数,LはZqの整
数倍）をmod（法）として、新しい速度検出デジタル値
Ｓを得る毎にカウント変数Ｉをカウントアップしてい
く。すなわち、Ｉ＝Ｉ＋１（Ｉ＋１を新しいＩにする）
した後に、Ｉ＝NxLならばＩ＝０にする。このような演
算をするならば、Ｉは０からNxL-1の間の整数になる。 （4Da-2）NxLをmodとしてカウント値ＩからKd（ここ
に、Kdは２以上の整数であり、Kd＝３が好ましい）を引
いた整数Ｋを計算する〔Ｋ＝Ｉ−Kd（mod NxL）〕。 （4Da-3）レジスタ変数Ｘ〔ｍ＋１〕の内容をＸ
〔ｍ〕に順番に転送する（ｍ＝0,1,2,……,2Kd−１）。
次に、現時点の回転誤差Ｅと後述するメモリ出力値作成
部4Dbによって算出された古いメモリ出力値Ｖ

〔０〕を
1:1の比率にて加算合成した値をレジスタ変数Ｘ〔2Kd〕
に入れる（Ｘ〔2Kd〕＝Ｅ＋Ｖ

〔０〕）。すなわち、Ｘ
〔2Kd〕からＸ

〔０〕に連続する2Kd＋１個の加算値（メ
モリ出力値と回転誤差の加算値）を得る。 （4Da-4）Ｘ〔ｍ〕に所定の正の比率Cm（ｍ＝0,1,…
…,2Kd）を掛けた値を加算合成した新しい更新値を得
て、整数Ｋに対応したラム領域内のデジタル記憶値Ｍ
〔Ｋ〕として次の更新時まで格納保存する。ここに、比
率Cmには次の関係がある。 Cm＝C2Kd−ｍ（ｍ＝0,1,……,Kd） ……（５） これにより、NxL個のデジタル記憶値Ｍ〔Ｋ〕（Ｋ＝0,
1,……,NxL−１）は、速度検出器が新しい検出デジタル
信号を得る毎に１個ずつ順番に更新保存される。 〈メモリ出力値作成部4Db〉 （4Db-1）NxLをmodとしてカウント値ＩにPx＋１（Px
は１以上で５以下の整数であり、Px＝３が好ましい）を
足した整数Ｊを計算する〔Ｊ＝Ｉ＋Px＋１（mod Nx
L）〕。 （4Db-2）レジスタ変数Ｖ〔ｍ＋１〕の内容をＶ
〔ｍ〕に順番に転送した後に（ｍ＝0,1,……、Px−
１）、ラム領域内のＬ間隔ずつ離れたNx個のデジタル記
憶値群Ｍ〔Ｊ−nL（mod NxL）〕（ｎ＝1,……,Nx）を使
って次の式によって計算される最新のメモリ出力値をＶ
〔Px〕に入れる。その後に、回転誤差算出部4Aの動作に
復帰する。 ここに、Wnの値は、（２），（３）式および（４）式を
満たしている。すなわち、Ｖ〔Px〕からＶ

〔０〕に連続
するPx＋１個のメモリ出力値を得る。このとき、Ｖ〔P
x〕を計算する時の（７）式中の整数ＪをJ1とし、Ｖ

〔０〕を計算する時の（７）式中の整数ＪをJ2とする
と、J1＝J2＋Pxの関係がある。すなわち、Ｖ〔Px〕とＶ

〔０〕の間には整数Pxに対応したズレがある。すでに説
明したように、次の速度検出デジタル値Ｓを得た後に、
Ｖ〔Px〕は制御信号作成部4Bにおいて使用され、Ｖ

〔０〕は更新保存部4Daにおいて使用される。 本実施例のように、更新保存部4Daに加重平均を取る
演算を挿入したり、制御信号作成部1Bにおいて使用する
メモリ出力値作成部4Dbの第一のメモリ出力値Ｖ〔Px〕
と更新保存部4Daにおいて使用するメモリ出力値作成部4
Dbのの第二のメモリ出力値Ｖ

〔０〕に間に所定のズレを
設けるならば、制御範囲内において良好な制御特性が得
られると共に、制御系全体の動作を安定になることを確
認した。特に、制御系の安定性を確保しながら演算を簡
単にするには、Kd＝３、Px＝３、Ｌ＞Kd＋Pxにすると良
いことを解った。本実施例のモータの速度制御装置によ
る電流変動から速度変動までの周波数伝達関数の測定結
果を第６図に示す〔横軸：周波数（対数），縦軸：振幅
（対数）〕（直流モータの場合には電流変動に比例した
トルク変動が生じるので、第６図はトルク変動から速度
変動への伝達関数を意味する）。ここでは、Ｌ＝2Zq,Nx
＝3,D＝１にしている。第６図の結果より、特定の周波
数群（1.5Hzの整数倍）において速度変動が極めて小さ
くなっていることがわかる。 第５図に制御系全体の安定性を考慮にいれた補償器４
の他のプログラム例を示す。ここでは、メモリ出力値作
成部におけるメモリ出力値の計算の仕方および準備の個
数と、制御信号作成部におけるメモリ出力値作成部のメ
モリ出力値の利用の仕方を改良している。次に、その動
作について詳細に説明する（全体の構成は第２図と同じ
であり、説明を省略する）。 〔回転誤差算出部5A〕 （5A-1）まず、演算器５は速度検出器３のフリップフ
ロップ35の出力信号ｑを入力し、信号ｑが“H"となるの
を待っている。すなわち、速度検出器３が交流信号ａの
（半）周期を検出し、新しい検出デジタル信号ｂを出力
するのをモニタしている。 （5A-2）ｑが“H"になると、速度検出器３の検出デジ
タル信号ｂを読み込んで、検出デジタル信号ｂに対応す
る速度検出デジタル値Ｓに直すと共に、リセット信号ｒ
を所定時間“H"にして速度検出器３のカウンタ34とフリ
ップフロップ35をリセットする。 （5A-3）所定の基準値Srefから速度検出デジタル値Ｓ
を引いて、モータ１の現時点での新しいデジタル速度誤
差を得る（Eo＝Sref−Ｓ）。速度誤差EoをＲ倍して、モ
ータ１の現時点での新しいデジタル回転誤差Ｅを算出す
る（Ｅ＝Ｒ・Eo）。 〔制御信号作成部5B〕 （5B-1）現時点の回転誤差Ｅと後述する記憶値保存部
5Dのメモリ出力値作成部5Dbによる新しいメモリ出力値
Ｖ〔Px〕を所定の比率（1:D）にて加算合成し、デジタ
ル合成値Ypを得る（Yp＝Ｅ＋Ｄ・Ｖ〔Px〕）。ここに、
Ｄは0.5以上で1.2以下の定数で、好ましくはＤ＝１。次
に、合成値Ypを逐次加算累積してデジタル累積値Ysを得
る（Ys＝Ys＋Yp）。合成値Ypと累積値Ysを所定の比率
（1:Ks）にて加算合成し、制御信号デジタル値Ｙを得る
（Ｙ＝Yp＋Ks・Ys）。 （5B-2）制御信号デジタル値ＹをD/A変換器７に出力
し、Ｙの値に対応した直流的な電圧（制御信号）に変換
する。 〔安定状態判別部5C〕 （5C-1）速度検出器３の検出デジタル値Ｓに比例した
デジタル速度誤差の絶対値|Eo|が所定の値Exよりも大き
い時には（|Eo|≧Ex）、不安定な過渡状態であると判別
し、メモリ出力値に相当するＶ〔Px〕の値を０にし（Ｖ
〔Px〕＝０）、回転誤差算出部5Aの動作に復帰する。こ
のとき、記憶値保存部5Dの動作は実行されない。また、
速度誤差の絶対値|Eo|が所定の値Exよりも小さい時には
（|Eo|＜Ex）、安定な速度制御状態であると判別し、次
の記憶値保存部5Dの動作に移る。 〔記憶値保存部5D〕 〈更新保存部5Da〉 （5Da-1）Nx・Ｌ（ここに、Nxは正の整数,Lは２以上
の整数であり、好ましくはNxは２以上の整数,LはZqの整
数倍）をmod（法）として、新しい速度検出デジタル値
Ｓを得る毎に変数Ｉをカウントアップしていく。すなわ
ち、Ｉ＝Ｉ＋１（Ｉ＋１を新しいＩにする）した後に、
Ｉ＝NxLならばＩ＝０にする。このような演算をするな
らば、Ｉは０からNxL-1の間の整数になる。 （5Da-2）現時点での回転誤差Ｅと後述するメモリ出
力値作成部5Dbによって算出された古いメモリ出力値Ｖ

〔０〕を1:1の比率にて加算合成した値を新しい更新値
として、カウント値Ｉに対応したラム領域内のデジタル
記憶値Ｍ〔Ｉ〕として次の更新時まで格納保存する（Ｍ
〔Ｉ〕＝Ｅ＋Ｖ

〔０〕）。これにより、NxL個のデジタ
ル記憶値Ｍ〔Ｉ〕（Ｉ＝0,1,……,NxL−１）は、速度検
出器が新しい検出デジタル信号を得る毎に１個ずつ順番
に更新保存される。 〈メモリ出力値作成部5Db〉 （5Db-1）NxLをmodとしてカウント値ＩにPx＋Kd＋１
（Pxは１以上で５以下の整数であり、Kdは２以上の整
数）を足した整数Ｊを計算する〔Ｊ＝Ｉ＋Px＋Kd＋１
（mod NxL）〕。 （5Db-2）レジスタ変数Ｘ〔ｍ＋１〕の内容をＸ
〔ｍ〕に順番に転送する（ｍ＝0,1,2,……,2Kd−１）。
次にラム領域内のＬ間隔ずつ離れたNx個のデジタル記憶
値群Ｍ〔J-nL（mod NxL）〕（ｎ＝1,……,Nx）を次式に
よって計算した加算合成値をＸ〔2Kd〕に入れる。 ここに、Wnの値は、（２），（３）式および（４）式を
満たしている。すなわち、Ｘ〔2Kd〕からＸ

〔０〕に連
続する2Kd＋１個の加算値（Ｌ間隔ずつ離れたNx個のデ
ジタル値から求めた加算値）を得ている。 （5Db-3）レジスタ変数Ｖ〔ｍ＋１〕の内容をＶ
〔ｍ〕に順番に転送する（ｍ＝0,1,……,Px−１）。次
に、Ｘ〔ｍ〕（ｍ＝0,1,……,2Kd）に所定の正の比率Cm
（ｍ＝0,1,……,2Kd）を掛けた値を加算合成した最新の
メモリ出力値を得てＶ〔Px〕に入れる。すなわち、Ｖ
〔Px〕からＶ

〔０〕に連続するPx＋１個のメモリ出力値
を得ている。ここに、比率Cmには（５），（６）式の関
係がある。その後に、回転誤差算出部5Aの動作に復帰す
る。 このとき、実質的にＶ〔Px〕を計算する時の（８）式
中の整数ＪをJ1とし、実質的にＶ

〔０〕を計算する時の
（８）式中の整数ＪをJ2とすると、J1＝J2＋Pxの関係が
ある。すなわち、Ｖ〔Px〕とＶ

〔０〕の間には整数Pxに
対応したズレがある。すでに説明したように、新しい速
度検出デジタル値Ｓを得た後に、Ｖ〔Px〕は制御信号作
成部5Bにおいて使用され、Ｖ

〔０〕は更新保存部5Daに
おいて使用される。 本実施例のように、メモリ出力値作成部に加重平均を
取る演算および複数個のメモリ出力値を準備する演算を
挿入し、制御信号作成部において使用するメモリ出力値
作成部の第一のメモリ出力値Ｖ〔Px〕と更新保存部にお
いて使用するメモリ出力値作成部の第二のメモリ出力値
Ｖ

〔０〕の間に所定のズレを設けておくと、第６図に示
したような良好な制御特性が得られる。 なお、比率WnやCmによる演算は上記の形に限られるも
のではなく、上記のプログラムの内容を実現するもので
あればよく、各種の等価的な式変形が可能であることは
言うまでもない。また、新しい回転誤差が得られた時
に、最初に制御信号作成部による新しい制御信号の出力
動作を行い、その後に、記憶値保存部のメモリ出力値作
成部によって次のサンプリング時点で使用するメモリ出
力値を計算するようになすならば、メモリ出力値作成部
の演算時間を長くとれると共に、制御信号の出力までの
時間遅れを短くできるので、制御系の安定性を確保し易
い。 前述の各実施例では、速度検出器によってモータの回
転速度のみを検出するようにしたが、これ以外にモータ
の回転位相を周知の位相検出器によって検出し、その両
者を合成してデジタル回転誤差としてもよく、本発明に
含まれることは言うまでもない。また、補償器の出力を
デジタル信号やPWM信号（パルス幅変調信号）にした
り、電力増幅器の出力信号をPWM信号にしてもよい。ま
た、モータにブラシレス直流モータを用いても良い。さ
らに、補償器を完全なハードウェアによって構成し、前
述のプログラムによる動作と同じ動作をおこなわせるよ
うにしてもよい。その他、本発明の主旨を変えずして種
々の変更が可能である。 発明の効果 以上のように、本発明のモータの速度制御装置によれ
ば、以下のような効果が得られる。 （１）安定状態において、デジタル回転誤差とデジタル
記憶値を演算合成したデジタル合成値を得て、デジタル
合成値を加算累積したデジタル累積値およびデジタル合
成値の両者に応動する制御信号を作成して制御している
ので、直流を含む低周波部分での負荷変動に対してモー
タの速度変動を大幅に小さくすることができた。特に、
負荷トルクの変動から回転速度の変動への周波数伝達関
数が特定の周波数群において０もしくは極めて小さくな
ると共に、その他の周波数における伝達関数（特に、直
流を含む低周波における伝達関数）も著しく改善した。 （２）安定状態判別手段を設けて、安定状態判別手段が
過渡状態と判定した場合には、制御信号作成手段はデジ
タル記憶値に応動しないでデジタル回転誤差だけに応動
したデジタル合成値を用いて、デジタル合成値およびデ
ジタル累積値に応動した制御信号を作成・出力し、安定
状態判別手段が安定状態と判定した場合には、制御信号
作成手段はデジタル回転誤差とデジタル記憶値を演算合
成したデジタル合成値を用いて、デジタル合成値および
デジタル累積値に応動した制御信号を作成・出力する構
成にしているので、起動時などの過渡状態から安定状態
への引き込みが確実かつ円滑に実現できた。また、本発
明は、デジタル合成値を累積加算したデジタル累積値を
求め、デジタル累積値とデジタル合成値の両者に応動し
た制御信号を作成して制御しているが、過渡状態におい
てデジタル合成値がデジタル記憶値に応動しないように
し、所定の安定状態になった後にデジタル記憶値とデジ
タル回転誤差の両者を演算合成したデジタル合成値を用
いるようにしているので、直流的もしくは低周波の負荷
変動に対する制御信号が、過渡状態における制御動作に
おいてデジタル累積値に形成され、その後に安定状態に
推移した場合に、デジタル記憶値は直流的な負荷変動に
たいして何らの制御的な寄与を行う必要がなくなる。そ
の結果、デジタル累積値とデジタル記憶値の間で制御的
な干渉が発生しないので、極めて円滑かつ確実に定常的
な制御動作に移行する。 （３）速度検出手段が新しい検出デジタル信号を得た直
後に回転誤差算出手段と制御信号作成手段の動作を優先
して行わせて新しい制御信号を作成・出力し、その後に
記憶値保存手段の動作を行わせるならば、新しい検出デ
ジタル信号を得てからそれに応動する新しい制御信号を
出力するまでの時間遅れを最小にでき、高周波までの制
御が可能になる。すなわち、制御系の利得を大きくで
き、負荷変動に対するモータの速度変動を大幅に小さく
できる。 従って、本発明に基づき、ビデオテープレコーダのキ
ャプスタンモータを構成するならば、磁気テープの走行
速度を極めて正確に制御でき、ワウ・フラッタの少ない
高性能のビデオテープレコーダを得ることができる。

【図面の簡単な説明】 第１図は本発明の一実施例のモータの速度制御装置の補
償器の内蔵プログラムの一例を表すフローチャート図、
第２図は本発明の一実施例の全体の構成を表す構成図、
第３図は第２図の速度検出器の具体的な構成例を表す構
成図、第４図は本発明の他の一実施例を表すモータの速
度制御装置の補償器の内蔵プログラムの一例を表すフロ
ーチャート図、第５図は本発明の他の一実施例のモータ
の速度制御装置の補償器の内蔵プログラムの一例を表す
フローチャート図、第６図は本発明の一実施例による電
流変動から速度変動への周波数伝達関数の測定結果を表
す周波数特性図である。 １……モータ、２……回路センサ、３……速度検出器、
４……補償器、５……演算器、６……メモリ、７……D/
A変換器、８……電力増幅器、10……負荷。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】モータの回転速度を検出する回転センサの
   出力信号により前記モータの１回転当たり複数回の検出
   を行う速度検出手段と、前記速度検出手段の検出信号に
   応動する制御信号を作り出す補償手段と、前記補償手段
   の制御信号に応動して前記モータを駆動する駆動手段と
   を具備し、 前記補償手段は、前記速度検出手段の検出デジタル信号
   に応動したデジタル回転誤差を得る回転誤差算出手段
   と、前記速度検出手段の検出動作に応動して順序ずけら
   れた複数個のデジタル記憶値の内の１個を順番に前記デ
   ジタル回転誤差に対応した値と少なくとも１個の前記デ
   ジタル記憶値の合成値によって更新保存する記憶値保存
   手段と、前記デジタル回転誤差と少なくとも１個の前記
   デジタル記憶値を演算合成したデジタル合成値、もしく
   は、前記デジタル記憶値に応動しないで前記デジタル回
   転誤差だけに応動するデジタル合成値を適時切り替えて
   得て、前記デジタル合成値を加算累積したデジタル累積
   値および前記デジタル合成値の両者に応動する前記制御
   信号を作り出す制御信号作成手段と、前記モータの制御
   状態を判別する安定状態判別手段を有し、 前記安定状態判別手段の判定結果に応じて前記制御信号
   作成手段の制御動作を切り替えるように構成し、前記安
   定状態判別手段が過渡状態と判定した場合には、前記制
   御信号作成手段は前記デジタル記憶値に応動しないで前
   記デジタル回転誤差だけに応動した前記デジタル合成値
   を用いて、前記デジタル合成値および前記デジタル累積
   値に応動した前記制御信号を作成・出力し、前記安定状
   態判別手段が安定状態と判定した場合には、前記制御信
   号作成手段は前記デジタル回転誤差と前記デジタル記憶
   値を演算合成した前記デジタル合成値を用いて、前記デ
   ジタル合成値および前記デジタル累積値に応動した前記
   制御信号を作成・出力する構成にしたことを特徴とする
   モータの速度制御装置。
2. 【請求項２】モータの回転速度を検出する回転センサの
   出力信号により前記モータの１回転当たり複数回の検出
   を行う速度検出手段と、前記速度検出手段の検出信号に
   応動する制御信号を作り出す補償手段と、前記補償手段
   の制御信号に応動して前記モータを駆動する駆動手段と
   を具備し、 前記補償手段は、前記速度検出手段の検出デジタル信号
   に応動したデジタル回転誤差を得る回転誤差算出手段
   と、前記速度検出手段の検出動作に応動して、順序ずけ
   られた複数個のデジタル記憶値の内の１個を順番に前記
   デジタル回転誤差に対応した値と少なくとも１個の前記
   デジタル記憶値の合成値によって更新保存する記憶値保
   存手段と、前記デジタル回転誤差と少なくとも１個の前
   記デジタル記憶値を演算合成したデジタル合成値、もし
   くは、前記デジタル記憶値に応動しないで前記デジタル
   回転誤差だけに応動するデジタル合成値を適時切り替え
   て得て、前記デジタル合成値を加算累積したデジタル累
   積値および前記デジタル合成値の両者に応動する前記制
   御信号を作り出す制御信号作成手段と、前記モータの制
   御状態を判別する安定状態判別手段を有し、 前記安定状態判別手段の判定結果に応じて前記制御信号
   作成手段の制御動作を切り替えるように構成し、前記安
   定状態判別手段が過渡状態と判定した場合には、前記制
   御信号作成手段は前記デジタル記憶値に応動しないで前
   記デジタル回転誤差だけに応動した前記デジタル合成値
   を用いて、前記デジタル合成値および前記デジタル累積
   値に応動した前記制御信号を作成・出力し、前記安定状
   態判別手段が安定状態と判定した場合には、前記制御信
   号作成手段は前記デジタル回転誤差と前記デジタル記憶
   値を演算合成した前記デジタル合成値を用いて、前記デ
   ジタル合成値および前記デジタル累積値に応動した前記
   制御信号を作成・出力する構成にし、さらに、前記速度
   検出手段が新しい検出デジタル信号を得た直後に前記回
   転誤差算出手段と前記制御信号作成手段の動作を優先し
   て行わせて新しい前記制御信号を作成・出力し、その後
   に前記記憶値保存手段の動作を行わせる構成にしたこと
   を特徴とするモータの速度制御装置。