JP2819846B2 - モータの速度制御装置 - Google Patents
モータの速度制御装置Info
- Publication number
- JP2819846B2 JP2819846B2 JP3050991A JP5099191A JP2819846B2 JP 2819846 B2 JP2819846 B2 JP 2819846B2 JP 3050991 A JP3050991 A JP 3050991A JP 5099191 A JP5099191 A JP 5099191A JP 2819846 B2 JP2819846 B2 JP 2819846B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- value
- signal
- digital memory
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モータの速度制御装置
に関するものである。
に関するものである。
【０００２】
【従来の技術】モータの回転速度を速度検出器により検
出して、その検出信号によってモータへの供給電力を制
御するモータの速度制御装置は、ビデオテープレコーダ
ーのキャプスタンモータ等に広く利用されている。しか
しながら、このような速度制御装置では、比例・積分・
微分制御を行っているだけであり、負荷トルク変動によ
る回転速度の変動を十分に抑制することができなかっ
た。
出して、その検出信号によってモータへの供給電力を制
御するモータの速度制御装置は、ビデオテープレコーダ
ーのキャプスタンモータ等に広く利用されている。しか
しながら、このような速度制御装置では、比例・積分・
微分制御を行っているだけであり、負荷トルク変動によ
る回転速度の変動を十分に抑制することができなかっ
た。
【０００３】このような問題を解決するために、特願昭
60-229143号および特願昭60-229144号に負荷トルク変動
に対して非常に強くした高性能なモータの速度制御装置
が提案されている。さらに特開昭62-210881号公報に
は、速度検出手段の１検出周期内に必要とされる演算量
をかなり少なくしたモータの速度制御装置が提案されて
いる。すなわち特開昭62-210881号公報に記載されたモ
ータの速度制御装置は、モータの回転速度に応じた周期
の交流信号を生じる回転センサと、回転センサの交流信
号によりモータの１回転当たり複数回の検出を行う速度
検出手段と、速度検出手段の検出信号に基づき制御信号
を作り出す補償手段と、前記補償手段の制御信号に応じ
て記モータを駆動する駆動手段によって速度制御系を構
成している。さらに補償手段は、速度検出手段の検出信
号に応動した回転誤差を得る回転誤差検出手段と、４個
以上のメモリ値を格納するメモリ手段と、メモリ手段に
格納されている少なくとも１個のメモリ値を使ってメモ
リ出力値を作り出すメモリ出力値作成手段と、回転誤差
検出手段の複数個の回転誤差を合成した合成誤差を作り
出す合成誤差作成手段と、メモリ出力値作成手段のメモ
リ出力値と合成誤差作成手段の合成誤差を演算合成した
値に対応した更新値によってメモリ手段のメモリ値を実
質的に順番に更新保存する更新保存手段と、メモリ出力
値作成手段のメモリ出力値と回転誤差検出手段の回転誤
差を演算合成して制御信号を作り出す制御信号作成手段
とを有し、また速度検出手段が新しい検出信号を作る毎
に制御信号作成手段は新しい制御信号を作り出し、速度
検出手段が新しい検出信号をＱ個（Ｑは２以上の整数）
得る毎に更新保存手段は実質的に１個のメモリ値を更新
し、かつ、少なくともメモリ出力値作成手段の動作と更
新保存手段の動作は速度検出手段の検出信号のタイミン
グに関して実質的に異なっていることを特徴とする構成
で、高性能なモータの速度制御装置を実現している。
60-229143号および特願昭60-229144号に負荷トルク変動
に対して非常に強くした高性能なモータの速度制御装置
が提案されている。さらに特開昭62-210881号公報に
は、速度検出手段の１検出周期内に必要とされる演算量
をかなり少なくしたモータの速度制御装置が提案されて
いる。すなわち特開昭62-210881号公報に記載されたモ
ータの速度制御装置は、モータの回転速度に応じた周期
の交流信号を生じる回転センサと、回転センサの交流信
号によりモータの１回転当たり複数回の検出を行う速度
検出手段と、速度検出手段の検出信号に基づき制御信号
を作り出す補償手段と、前記補償手段の制御信号に応じ
て記モータを駆動する駆動手段によって速度制御系を構
成している。さらに補償手段は、速度検出手段の検出信
号に応動した回転誤差を得る回転誤差検出手段と、４個
以上のメモリ値を格納するメモリ手段と、メモリ手段に
格納されている少なくとも１個のメモリ値を使ってメモ
リ出力値を作り出すメモリ出力値作成手段と、回転誤差
検出手段の複数個の回転誤差を合成した合成誤差を作り
出す合成誤差作成手段と、メモリ出力値作成手段のメモ
リ出力値と合成誤差作成手段の合成誤差を演算合成した
値に対応した更新値によってメモリ手段のメモリ値を実
質的に順番に更新保存する更新保存手段と、メモリ出力
値作成手段のメモリ出力値と回転誤差検出手段の回転誤
差を演算合成して制御信号を作り出す制御信号作成手段
とを有し、また速度検出手段が新しい検出信号を作る毎
に制御信号作成手段は新しい制御信号を作り出し、速度
検出手段が新しい検出信号をＱ個（Ｑは２以上の整数）
得る毎に更新保存手段は実質的に１個のメモリ値を更新
し、かつ、少なくともメモリ出力値作成手段の動作と更
新保存手段の動作は速度検出手段の検出信号のタイミン
グに関して実質的に異なっていることを特徴とする構成
で、高性能なモータの速度制御装置を実現している。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た特開昭62-210881号公報に記載のものでは、合成誤差
作成手段の動作に多くの乗算演算を含み、速度検出器の
検出周期内に所定の演算を終わらせるためには、高価な
高速の乗算器などを使って高速演算をする必要があり、
補償手段を実現するハードウェアの構成や動作速度に関
してかなりの制約があった。
た特開昭62-210881号公報に記載のものでは、合成誤差
作成手段の動作に多くの乗算演算を含み、速度検出器の
検出周期内に所定の演算を終わらせるためには、高価な
高速の乗算器などを使って高速演算をする必要があり、
補償手段を実現するハードウェアの構成や動作速度に関
してかなりの制約があった。
【０００５】本発明は、このような点に鑑み、演算時間
を短縮できるモータの速度制御装置を提供することを目
的としたものである。
を短縮できるモータの速度制御装置を提供することを目
的としたものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、モータの回転速度に応じた周期の交流信号
を生じる回転センサ手段と、前記回転センサの交流信号
により前記モータの１回転当たり複数回の検出を行う速
度検出手段と、前記速度検出手段の検出信号に基づき制
御信号を作り出す補償手段と、前記補償手段の制御信号
に応じて前記モータを駆動する駆動手段とを具備し、前
記補償手段は、前記速度検出手段の検出デジタル信号に
応動したデジタル回転誤差を得るデジタル回転誤差検出
手段と、４個以上のデジタルメモリ値を格納するデジタ
ルメモリ手段と、前記デジタルメモリ手段に格納されて
いる少なくとも１個のデジタルメモリ値を使ってデジタ
ルメモリ出力値を作り出すデジタルメモリ出力値作成手
段と、前記デジタル回転誤差検出手段のデジタル回転誤
差よりデジタル演算誤差を得るフィルタ手段と、前記速
度検出手段のＱ回（ここに、Ｑは２以上の整数）の検出
動作ごとに前記フィルタ手段のデジタル演算誤差と前記
デジタルメモリ出力値作成手段のデジタルメモリ出力値
を演算合成した値に対応した更新値によって前記デジタ
ルメモリ手段のデジタルメモリ値を実質的に順番に更新
保存する更新保存手段と、前記デジタルメモリ出力値作
成手段のデジタルメモリ出力値と前記回転誤差検出手段
のデジタル回転誤差に応動する前記制御信号を作り出す
制御信号作成手段とを有し、前記フィルタ手段の伝達関
数が、
に本発明は、モータの回転速度に応じた周期の交流信号
を生じる回転センサ手段と、前記回転センサの交流信号
により前記モータの１回転当たり複数回の検出を行う速
度検出手段と、前記速度検出手段の検出信号に基づき制
御信号を作り出す補償手段と、前記補償手段の制御信号
に応じて前記モータを駆動する駆動手段とを具備し、前
記補償手段は、前記速度検出手段の検出デジタル信号に
応動したデジタル回転誤差を得るデジタル回転誤差検出
手段と、４個以上のデジタルメモリ値を格納するデジタ
ルメモリ手段と、前記デジタルメモリ手段に格納されて
いる少なくとも１個のデジタルメモリ値を使ってデジタ
ルメモリ出力値を作り出すデジタルメモリ出力値作成手
段と、前記デジタル回転誤差検出手段のデジタル回転誤
差よりデジタル演算誤差を得るフィルタ手段と、前記速
度検出手段のＱ回（ここに、Ｑは２以上の整数）の検出
動作ごとに前記フィルタ手段のデジタル演算誤差と前記
デジタルメモリ出力値作成手段のデジタルメモリ出力値
を演算合成した値に対応した更新値によって前記デジタ
ルメモリ手段のデジタルメモリ値を実質的に順番に更新
保存する更新保存手段と、前記デジタルメモリ出力値作
成手段のデジタルメモリ出力値と前記回転誤差検出手段
のデジタル回転誤差に応動する前記制御信号を作り出す
制御信号作成手段とを有し、前記フィルタ手段の伝達関
数が、
【０００７】
【数３】
【０００８】または
【０００９】
【数４】
【００１０】で表される伝達関数Ha(z-1)で割り切れる
よう構成することにより、上記の課題を解決したもので
ある。ここで、フィルタ手段の伝達関数が伝達関数Ha(z
-1)で割り切れるとはフィルタ手段の伝達関数がその因
子にHa(z-1)を含むことと等価である。
よう構成することにより、上記の課題を解決したもので
ある。ここで、フィルタ手段の伝達関数が伝達関数Ha(z
-1)で割り切れるとはフィルタ手段の伝達関数がその因
子にHa(z-1)を含むことと等価である。
【００１１】
【作用】本発明は、上記構成にすることによって、フィ
ルタ手段（従来の構成では演算合成手段）の演算を短時
間で行うことができる。すなわち、補償手段の演算時間
を短縮した、負荷トルクの特定の周波数の変動の影響を
大幅に低減させることができる高性能なモータの速度制
御装置を構成することができる。
ルタ手段（従来の構成では演算合成手段）の演算を短時
間で行うことができる。すなわち、補償手段の演算時間
を短縮した、負荷トルクの特定の周波数の変動の影響を
大幅に低減させることができる高性能なモータの速度制
御装置を構成することができる。
【００１２】
【実施例】以下、本発明の一実施例のモータの速度制御
装置について、ビデオテープレコーダのキャプスタンモ
ータを例にとり、図面を参照しながら説明する。（図
２）に本発明の一実施例を表す構成図を示す。（図２）
において直流モータ１１は回転センサ１２と負荷１９を
直接回転駆動する。回転センサ１２はモータ１１の回転
にともなって１回転当たりZq回（Zqは２以上の整数であ
り、ここではZq=700）の交流信号ａを発生する。回転セ
ンサ１２の交流信号ａは速度検出器１３に入力され、交
流信号ａの周期に応じたディジタル信号ｂを得ている。
装置について、ビデオテープレコーダのキャプスタンモ
ータを例にとり、図面を参照しながら説明する。（図
２）に本発明の一実施例を表す構成図を示す。（図２）
において直流モータ１１は回転センサ１２と負荷１９を
直接回転駆動する。回転センサ１２はモータ１１の回転
にともなって１回転当たりZq回（Zqは２以上の整数であ
り、ここではZq=700）の交流信号ａを発生する。回転セ
ンサ１２の交流信号ａは速度検出器１３に入力され、交
流信号ａの周期に応じたディジタル信号ｂを得ている。
【００１３】速度検出器１３の具体的な構成例を（図
３）に示す。交流信号ａは波形整形回路２１によって波
形整形され、整形信号ｇを得ている。整形信号ｇはアン
ド回路２３とフリップフロップ回路２５に入力されてい
る。アンド回路２３の入力側には、さらに、発振回路２
２のクロックパルスｐとカウンタ回路２４のオーバーフ
ロー出力信号ｗも入力されている。発振回路２２は水晶
発振器と分周器等によって構成され、整形信号ｇの周波
数よりもかなり高周波のクロックパルスｐ（500kHz程
度）を発生している。カウンタ回路２４はアンド回路２
３の出力パルスｈの到来毎にその内容をカウントアップ
する１２ビットのアップカウンタになっている。また、
オーバーフロー出力信号ｗはカウンタ回路２４のカウン
ト内容が所定値以下のときには“Ｈ”であり、カウンタ
回路２４のカウント内容が所定値以上になるとｗは
“Ｌ”に変化する（ここに“Ｈ”は高電位状態を表し、
“Ｌ”は低電位状態を表している）。データ入力型フリ
ップフロップ回路２５は、整形信号ｇの立ち下がりエッ
ジをトリガ信号としてデータ入力端子に入力された
“Ｈ”を取り込み、その出力信号ｑを“Ｈ”にする（ｑ
＝“Ｈ”）。また、補償器１４からのリセット信号ｒが
“Ｈ”になると、カウンタ回路２４とフリップフロップ
回路２５の内部状態がリセットされる（ｂ＝“ＬＬＬＬ
ＬＬＬＬＬＬＬＬ”、ｗ＝“Ｈ”、ｑ＝“Ｌ”）。
３）に示す。交流信号ａは波形整形回路２１によって波
形整形され、整形信号ｇを得ている。整形信号ｇはアン
ド回路２３とフリップフロップ回路２５に入力されてい
る。アンド回路２３の入力側には、さらに、発振回路２
２のクロックパルスｐとカウンタ回路２４のオーバーフ
ロー出力信号ｗも入力されている。発振回路２２は水晶
発振器と分周器等によって構成され、整形信号ｇの周波
数よりもかなり高周波のクロックパルスｐ（500kHz程
度）を発生している。カウンタ回路２４はアンド回路２
３の出力パルスｈの到来毎にその内容をカウントアップ
する１２ビットのアップカウンタになっている。また、
オーバーフロー出力信号ｗはカウンタ回路２４のカウン
ト内容が所定値以下のときには“Ｈ”であり、カウンタ
回路２４のカウント内容が所定値以上になるとｗは
“Ｌ”に変化する（ここに“Ｈ”は高電位状態を表し、
“Ｌ”は低電位状態を表している）。データ入力型フリ
ップフロップ回路２５は、整形信号ｇの立ち下がりエッ
ジをトリガ信号としてデータ入力端子に入力された
“Ｈ”を取り込み、その出力信号ｑを“Ｈ”にする（ｑ
＝“Ｈ”）。また、補償器１４からのリセット信号ｒが
“Ｈ”になると、カウンタ回路２４とフリップフロップ
回路２５の内部状態がリセットされる（ｂ＝“ＬＬＬＬ
ＬＬＬＬＬＬＬＬ”、ｗ＝“Ｈ”、ｑ＝“Ｌ”）。
【００１４】次に、（図３）に示した速度検出器１３の
動作について説明する。いま、カウンタ回路２４とフリ
ップフロップ回路２５がリセット信号ｒによってリセッ
トされているものとする。回転センサ１２からの交流信
号ａが“Ｌ”から“Ｈ”に変わると、波形整形回路２１
の整形信号ｇが“Ｌ”から“Ｈ”に変わり、アンド回路
２３の出力信号ｈとして発振回路２２のクロックパルス
ｐが出力される。カウンタ回路２４は出力信号ｈをカウ
ントし、その内部状態を変化させていく。交流信号ａが
“Ｈ”から“Ｌ”に変わると、波形整形回路２１の整形
信号ｇが“Ｈ”から“Ｌ”に変わり、アンド回路２３の
出力信号ｈは“Ｌ”になり、カウンタ回路２４はその内
部状態を保持する。また、フリップフロップ回路２５は
整形信号ｇの立ち下がりエッジによってデータ“Ｈ”を
取り込み、その出力信号ｑを“Ｌ”から“Ｈ”に変化さ
せる。カウンタ回路２４から出力されるディジタル信号
ｂは、回転センサ１２の交流信号ａの（半）周期長に比
例した値であり、モータ１１の回転速度に反比例してい
る。後述の補償器１４はフリップフロップ回路２５の出
力信号ｑを見て、ｑが“Ｈ”になるとカウンタ回路２４
のディジタル信号ｂを入力し、その後にリセット信号ｒ
を所定の短時間の間“Ｈ”にして、カウンタ回路２４と
フリップフロップ回路２５を初期状態にリセットし、次
の速度検出動作に備えている。なお、モータ１１の回転
速度が遅すぎるときには、回転センサ１２の交流信号ａ
の周期が長いために、カウンタ回路２４の内部状態が所
定値以上になり、オーバーフロー出力信号ｗが“Ｈ”か
ら“Ｌ”に変わり、アンド回路２３の出力信号ｈが
“Ｌ”になり、カウンタ回路２４が所定の大きな値を保
持することもある。
動作について説明する。いま、カウンタ回路２４とフリ
ップフロップ回路２５がリセット信号ｒによってリセッ
トされているものとする。回転センサ１２からの交流信
号ａが“Ｌ”から“Ｈ”に変わると、波形整形回路２１
の整形信号ｇが“Ｌ”から“Ｈ”に変わり、アンド回路
２３の出力信号ｈとして発振回路２２のクロックパルス
ｐが出力される。カウンタ回路２４は出力信号ｈをカウ
ントし、その内部状態を変化させていく。交流信号ａが
“Ｈ”から“Ｌ”に変わると、波形整形回路２１の整形
信号ｇが“Ｈ”から“Ｌ”に変わり、アンド回路２３の
出力信号ｈは“Ｌ”になり、カウンタ回路２４はその内
部状態を保持する。また、フリップフロップ回路２５は
整形信号ｇの立ち下がりエッジによってデータ“Ｈ”を
取り込み、その出力信号ｑを“Ｌ”から“Ｈ”に変化さ
せる。カウンタ回路２４から出力されるディジタル信号
ｂは、回転センサ１２の交流信号ａの（半）周期長に比
例した値であり、モータ１１の回転速度に反比例してい
る。後述の補償器１４はフリップフロップ回路２５の出
力信号ｑを見て、ｑが“Ｈ”になるとカウンタ回路２４
のディジタル信号ｂを入力し、その後にリセット信号ｒ
を所定の短時間の間“Ｈ”にして、カウンタ回路２４と
フリップフロップ回路２５を初期状態にリセットし、次
の速度検出動作に備えている。なお、モータ１１の回転
速度が遅すぎるときには、回転センサ１２の交流信号ａ
の周期が長いために、カウンタ回路２４の内部状態が所
定値以上になり、オーバーフロー出力信号ｗが“Ｈ”か
ら“Ｌ”に変わり、アンド回路２３の出力信号ｈが
“Ｌ”になり、カウンタ回路２４が所定の大きな値を保
持することもある。
【００１５】（図２）に示す補償器１４は、同図に示す
ように演算器１５とメモリ１６とＤ／Ａ変換器１７によ
って構成され、速度検出器１３からのディジタル信号ｂ
を後述する内蔵のプログラムによって計算加工し、制御
信号ｃを出力する。補償器１４の制御信号ｃは電力増幅
器１８（駆動手段）に入力され、電力増幅された駆動信
号Ec（制御信号ｃに比例した電流）がモータ１１に供給
される。従って、モータ１１と回転センサ１２と速度検
出器１３と補償器１４と電力増幅器１８（駆動手段）に
よって速度制御系が構成され、モータ１１の回転速度が
所定の値に制御される。
ように演算器１５とメモリ１６とＤ／Ａ変換器１７によ
って構成され、速度検出器１３からのディジタル信号ｂ
を後述する内蔵のプログラムによって計算加工し、制御
信号ｃを出力する。補償器１４の制御信号ｃは電力増幅
器１８（駆動手段）に入力され、電力増幅された駆動信
号Ec（制御信号ｃに比例した電流）がモータ１１に供給
される。従って、モータ１１と回転センサ１２と速度検
出器１３と補償器１４と電力増幅器１８（駆動手段）に
よって速度制御系が構成され、モータ１１の回転速度が
所定の値に制御される。
【００１６】補償器１４を構成しているメモリ１６は所
定のプログラムと定数が格納されたＲＯＭ領域（ＲＯ
Ｍ：リードオンリーメモリ）と随時必要なときに値を格
納するＲＡＭ領域（ＲＡＭ：ランダムアクセスメモリ）
に分かれている。演算器１５はＲＯＭ領域内のプログラ
ムに従って所定の動作や演算を行っている。（図１）に
プログラムの一例を示す。次にその動作について説明す
る。 ［１］＜デジタル回転誤差検出手段＞まず、演算器１５
は速度検出器１３のフリップフロップ回路２５の出力信
号ｑを入力し、信号ｑが“Ｈ”となるのを待っている。
すなわち、速度検出器１３が交流信号ａの（半）周期を
検出し、新しいディジタル信号ｂを出力するのをモニタ
している。ｑが“Ｈ”になると、速度検出器１３のディ
ジタル信号ｂを読み込んで、ディジタル信号ｂに対応す
る速度検出値Ｓ（ディジタル値）に直すとともに、リセ
ット信号ｒを所定時間“Ｈ”にして速度検出器１３のカ
ウンタのカウンタ２４とフリップフロップ２５をリセッ
トする。所定の基準値Ｓref（ディジタル値）から速度
検出値Ｓを引いて、その値をＲ倍（ここに、Ｒは所定の
正の定数）し、モータ１１の現時点でのデジタル回転誤
差Ｅを計算する（E=R・(Sref-S)） 。［２］＜制御信号作成手段＞後述するデジタルメモリ
出力値作成手段によるデジタルメモリ出力値V0と現時点
のデジタル回転誤差Ｅを所定の比率Ｄ：１（ここに、Ｄ
は０＜Ｄ≦１なる定数で、好ましくはＤ＝１）にて演算
合成し、制御信号Ｙを計算する。（Ｙ＝Ｅ＋Ｄ・V0）。
制御信号値ＹをＤ／Ａ変換器１７に出力し、Ｙの値に対
応した直流的な電圧（制御信号）に変換する。 ［３］＜第１のカウント手段＞Ｑ（一般に、Ｑは２以上
の整数で、ここではＱを３以上の整数として説明する）
をmod（法）として、新しい速度検出値Ｓを得るごとに
第１のカウント変数I1をカウントアップしていく。すな
わち、I1＝I1＋１（I1＋１を新しくI1にする）にした後
に、I1＝ＱならばI1を０にリセットする。このような演
算をするならば、I1は０からＱ−１の間の整数になる。
なお、I1の初期値は０とする。 ［４］＜フィルタ手段＞デジタル回転誤差Ｅにフィルタ
演算を行い、デジタル演算誤差Egを得る。ここでフィル
タの伝達関数H(z-1)は、
定のプログラムと定数が格納されたＲＯＭ領域（ＲＯ
Ｍ：リードオンリーメモリ）と随時必要なときに値を格
納するＲＡＭ領域（ＲＡＭ：ランダムアクセスメモリ）
に分かれている。演算器１５はＲＯＭ領域内のプログラ
ムに従って所定の動作や演算を行っている。（図１）に
プログラムの一例を示す。次にその動作について説明す
る。 ［１］＜デジタル回転誤差検出手段＞まず、演算器１５
は速度検出器１３のフリップフロップ回路２５の出力信
号ｑを入力し、信号ｑが“Ｈ”となるのを待っている。
すなわち、速度検出器１３が交流信号ａの（半）周期を
検出し、新しいディジタル信号ｂを出力するのをモニタ
している。ｑが“Ｈ”になると、速度検出器１３のディ
ジタル信号ｂを読み込んで、ディジタル信号ｂに対応す
る速度検出値Ｓ（ディジタル値）に直すとともに、リセ
ット信号ｒを所定時間“Ｈ”にして速度検出器１３のカ
ウンタのカウンタ２４とフリップフロップ２５をリセッ
トする。所定の基準値Ｓref（ディジタル値）から速度
検出値Ｓを引いて、その値をＲ倍（ここに、Ｒは所定の
正の定数）し、モータ１１の現時点でのデジタル回転誤
差Ｅを計算する（E=R・(Sref-S)） 。［２］＜制御信号作成手段＞後述するデジタルメモリ
出力値作成手段によるデジタルメモリ出力値V0と現時点
のデジタル回転誤差Ｅを所定の比率Ｄ：１（ここに、Ｄ
は０＜Ｄ≦１なる定数で、好ましくはＤ＝１）にて演算
合成し、制御信号Ｙを計算する。（Ｙ＝Ｅ＋Ｄ・V0）。
制御信号値ＹをＤ／Ａ変換器１７に出力し、Ｙの値に対
応した直流的な電圧（制御信号）に変換する。 ［３］＜第１のカウント手段＞Ｑ（一般に、Ｑは２以上
の整数で、ここではＱを３以上の整数として説明する）
をmod（法）として、新しい速度検出値Ｓを得るごとに
第１のカウント変数I1をカウントアップしていく。すな
わち、I1＝I1＋１（I1＋１を新しくI1にする）にした後
に、I1＝ＱならばI1を０にリセットする。このような演
算をするならば、I1は０からＱ−１の間の整数になる。
なお、I1の初期値は０とする。 ［４］＜フィルタ手段＞デジタル回転誤差Ｅにフィルタ
演算を行い、デジタル演算誤差Egを得る。ここでフィル
タの伝達関数H(z-1)は、
【００１７】
【数５】
【００１８】で表されるものである。なお、このフィル
タの伝達関数は、（数３）で表される伝達関数Ha(z-1)
で割り切れるものである（（数３）で表される伝達関数
Ha(z-1)をその因子に含んでいる）。このフィルタの周
波数特性の一例を（図４）に示す。
タの伝達関数は、（数３）で表される伝達関数Ha(z-1)
で割り切れるものである（（数３）で表される伝達関数
Ha(z-1)をその因子に含んでいる）。このフィルタの周
波数特性の一例を（図４）に示す。
【００１９】次に、このフィルタ手段の動作について説
明する。まず、Ｐ（Ｐは２以上の整数）をmod（法）と
して、新しい速度検出値Ｓを得るごとに第３のカウント
変数I3をカウントアップしていく。すなわち、I3=I3+1
（I3+1を新しくI3にする）にしたあとに、I3＝Ｐならば
I3を０にリセットする。なお、I3の初期値は０とする。
その後、前回の処理までに格納されている第３のカウン
ト変数I3に対応したメモリ値F[I3]をフィルタ計算用メ
モリtemp1に格納する（temp1＝F[I3]）。そして、現在
のデジタル回転誤差ＥをF[I3]に格納する（F[I3]＝
Ｅ）。さらに、フィルタ計算用メモリtemp2に現在のデ
ジタル回転誤差Ｅからtemp1（ここで、temp1には現在か
らＰ時間だけ遅れたデジタル回転誤差が格納されてい
る）を減算する（temp2＝Ｅ−temp1）。そして、temp2
をデジタル的に積分し（Eg＝Eg＋temp2（Eg+temp2を新
しくEgにする）、Egの初期値は０）、さらにゲイン補正
計算を行い（Eg＝G1・Eg（G1・Egを新しくEgにする。こ
こで、G1は定数））、デジタル演算誤差Egを得る。
明する。まず、Ｐ（Ｐは２以上の整数）をmod（法）と
して、新しい速度検出値Ｓを得るごとに第３のカウント
変数I3をカウントアップしていく。すなわち、I3=I3+1
（I3+1を新しくI3にする）にしたあとに、I3＝Ｐならば
I3を０にリセットする。なお、I3の初期値は０とする。
その後、前回の処理までに格納されている第３のカウン
ト変数I3に対応したメモリ値F[I3]をフィルタ計算用メ
モリtemp1に格納する（temp1＝F[I3]）。そして、現在
のデジタル回転誤差ＥをF[I3]に格納する（F[I3]＝
Ｅ）。さらに、フィルタ計算用メモリtemp2に現在のデ
ジタル回転誤差Ｅからtemp1（ここで、temp1には現在か
らＰ時間だけ遅れたデジタル回転誤差が格納されてい
る）を減算する（temp2＝Ｅ−temp1）。そして、temp2
をデジタル的に積分し（Eg＝Eg＋temp2（Eg+temp2を新
しくEgにする）、Egの初期値は０）、さらにゲイン補正
計算を行い（Eg＝G1・Eg（G1・Egを新しくEgにする。こ
こで、G1は定数））、デジタル演算誤差Egを得る。
【００２０】以上のような演算により、伝達関数H(z-1)
が（数５）で表されるようなフィルタを実現することが
でき、デジタル回転誤差Ｅの高周波数成分を減衰したデ
ジタル演算誤差Egを得ることができる。本実施例におい
てデジタル演算誤差Egは、フィルタ通過後は、更新保存
手段の演算、デジタルメモリ出力値作成手段の演算が行
われるが、これらの演算は後述するように、デジタル演
算誤差Egを分周比Ｑでサンプリングして処理を行ってい
る。ここで示すフィルタは、サンプリングによる、低域
から高域への折り返し、エリアジングを防止し、制御系
の安定性を確保する働きがある。
が（数５）で表されるようなフィルタを実現することが
でき、デジタル回転誤差Ｅの高周波数成分を減衰したデ
ジタル演算誤差Egを得ることができる。本実施例におい
てデジタル演算誤差Egは、フィルタ通過後は、更新保存
手段の演算、デジタルメモリ出力値作成手段の演算が行
われるが、これらの演算は後述するように、デジタル演
算誤差Egを分周比Ｑでサンプリングして処理を行ってい
る。ここで示すフィルタは、サンプリングによる、低域
から高域への折り返し、エリアジングを防止し、制御系
の安定性を確保する働きがある。
【００２１】（図４）に示すフィルタの周波数特性にお
いて、最も大きな減衰量を得ているのは、速度検出器１
３の検出周波数の１／Ｐの周波数とその整数倍の周波数
である。ここで、フィルタの定数Ｐと定数Ｑの整数倍を
等しくすると、速度検出器１３の検出周波数の１／Ｑの
周波数（フィルタ手段の後の演算におけるサンプリング
周波数）で最も大きな減衰量が得られる（１／Ｑの整数
倍の周波数でも、最も大きな減衰量が得られる）。よっ
て、高周波数帯域の負荷変動がエリアジングによって低
周波数帯域の制御性能へ悪影響を及ぼすことを防止する
効果は、ＰがＱの整数倍と等しいときに最も大きい。モ
ータの速度制御装置においては、特に低周波数の負荷変
動に対する制御性能が重要視されるので、ＰとＱの整数
倍を等しくすることによる効果は、非常に大きい。
いて、最も大きな減衰量を得ているのは、速度検出器１
３の検出周波数の１／Ｐの周波数とその整数倍の周波数
である。ここで、フィルタの定数Ｐと定数Ｑの整数倍を
等しくすると、速度検出器１３の検出周波数の１／Ｑの
周波数（フィルタ手段の後の演算におけるサンプリング
周波数）で最も大きな減衰量が得られる（１／Ｑの整数
倍の周波数でも、最も大きな減衰量が得られる）。よっ
て、高周波数帯域の負荷変動がエリアジングによって低
周波数帯域の制御性能へ悪影響を及ぼすことを防止する
効果は、ＰがＱの整数倍と等しいときに最も大きい。モ
ータの速度制御装置においては、特に低周波数の負荷変
動に対する制御性能が重要視されるので、ＰとＱの整数
倍を等しくすることによる効果は、非常に大きい。
【００２２】また、Ｐ＝Ｑとするならば、第３のカウン
ト変数I3は０からＱ−１の間の整数となるので、第１の
カウント変数I1で置き換えることができる。
ト変数I3は０からＱ−１の間の整数となるので、第１の
カウント変数I1で置き換えることができる。
【００２３】ここで、カウント変数I1が０ならば後述す
る［５］,［６］の動作を実行し、I1が１ならば［７］
の動作を実行しI1が０，１でないならば［１］の動作に
復帰する。 ［５］＜第２のカウント手段＞Nx・Ｌ（一般にNxは整
数、Ｌは４以上の整数。ここではNxが１以上の整数、Ｌ
が（Zq／Ｑ）の２以上の整数倍の整数）をmod（法）と
して、第１のカウント変数I1が０になるごとに（新しい
速度検出値ＳをＱ個得るごとに）第２のカウント変数I2
をカウントアップしていく。すなわち、I2＝I2＋１にし
た後にI2＝Nx・ＬならばI2を０にリセットする。このよ
うな演算をするならば、I2は０から（Nx・Ｌ−１）の間
の整数になる。なお、I2の初期値はNx・Ｌとする。 ［６］＜デジタルメモリ出力値作成手段＞整数ＪはI2に
等しく（Ｊ＝I2）、ＲＡＭ領域内のＬ間隔ずつ離れたNx
個のデジタルメモリ値群Ｍ［Ｊ−ｎＬ（mod NxＬ）］
（ｎ＝１，…，Nx）を使って、
る［５］,［６］の動作を実行し、I1が１ならば［７］
の動作を実行しI1が０，１でないならば［１］の動作に
復帰する。 ［５］＜第２のカウント手段＞Nx・Ｌ（一般にNxは整
数、Ｌは４以上の整数。ここではNxが１以上の整数、Ｌ
が（Zq／Ｑ）の２以上の整数倍の整数）をmod（法）と
して、第１のカウント変数I1が０になるごとに（新しい
速度検出値ＳをＱ個得るごとに）第２のカウント変数I2
をカウントアップしていく。すなわち、I2＝I2＋１にし
た後にI2＝Nx・ＬならばI2を０にリセットする。このよ
うな演算をするならば、I2は０から（Nx・Ｌ−１）の間
の整数になる。なお、I2の初期値はNx・Ｌとする。 ［６］＜デジタルメモリ出力値作成手段＞整数ＪはI2に
等しく（Ｊ＝I2）、ＲＡＭ領域内のＬ間隔ずつ離れたNx
個のデジタルメモリ値群Ｍ［Ｊ−ｎＬ（mod NxＬ）］
（ｎ＝１，…，Nx）を使って、
【００２４】
【数６】
【００２５】によりデジタルメモリ出力値V0を作成す
る。ここに、比率Wnの値は、０＜Wn＜２／Nxであり、さ
らに、
る。ここに、比率Wnの値は、０＜Wn＜２／Nxであり、さ
らに、
【００２６】
【数７】
【００２７】の如く規格化している。その後、［１］の
動作に復帰する。 ［７］＜更新保存手段＞デジタルメモリ出力値作成手段
によるデジタルメモリ出力値V0とデジタル演算誤差Egを
１：１の比率で演算合成して更新値を計算し、第２のカ
ウント変数I2に対応したＲＡＭ領域内のメモリ値Ｍ［I
2］を更新し（Ｍ［I2］＝Eg＋V0）、次の更新時まで格
納保存する。その後に、［１］の動作に復帰する。
動作に復帰する。 ［７］＜更新保存手段＞デジタルメモリ出力値作成手段
によるデジタルメモリ出力値V0とデジタル演算誤差Egを
１：１の比率で演算合成して更新値を計算し、第２のカ
ウント変数I2に対応したＲＡＭ領域内のメモリ値Ｍ［I
2］を更新し（Ｍ［I2］＝Eg＋V0）、次の更新時まで格
納保存する。その後に、［１］の動作に復帰する。
【００２８】このように構成するならば、（図２）の負
荷１９の生じる負荷トルク変動の特定周波数成分に対し
て極めて強くなることは、従来例で述べた先願と同様で
ある。さらに、本実施例では、先願に比べて、補償器１
５の演算を大幅に短縮することができる。以下これにつ
いて説明する。
荷１９の生じる負荷トルク変動の特定周波数成分に対し
て極めて強くなることは、従来例で述べた先願と同様で
ある。さらに、本実施例では、先願に比べて、補償器１
５の演算を大幅に短縮することができる。以下これにつ
いて説明する。
【００２９】（図１）において、フィルタ手段の動作を
みると、この演算には乗算演算が一つしか含まれていな
いことが分かる。通常、マイコンによる乗算演算には、
加算，減算等と比べて非常に多くの時間を必要とし、ま
た短時間で乗算演算を行うことができるマイコンは非常
に高価であり、制約を受けることになる。このフィルタ
手段の動作は、新しい速度検出値Ｓを得る周期内で行わ
なければならないので、短時間で動作を終える必要があ
るが、乗算演算を多く含んでいた先願の合成誤差作成手
段では、実現するためのマイコンに多くの制約があっ
た。
みると、この演算には乗算演算が一つしか含まれていな
いことが分かる。通常、マイコンによる乗算演算には、
加算，減算等と比べて非常に多くの時間を必要とし、ま
た短時間で乗算演算を行うことができるマイコンは非常
に高価であり、制約を受けることになる。このフィルタ
手段の動作は、新しい速度検出値Ｓを得る周期内で行わ
なければならないので、短時間で動作を終える必要があ
るが、乗算演算を多く含んでいた先願の合成誤差作成手
段では、実現するためのマイコンに多くの制約があっ
た。
【００３０】しかし、本実施例に示すフィルタ手段で
は、加算，減算演算のみで実現できる項を含み、ゲイン
補正に乗算演算を１回行うだけでフィルタを実現できる
ので、補償器の演算時間を大幅に短縮することができ
る。そして、補償器を実現するためのマイコンに対する
制約を少なくすることができる。補償器の演算時間が短
縮されると、多くの演算時間余裕が得られることにな
り、速度検出器１３で検出する検出周期を短くしても、
モータ制御が可能となる。速度検出器１３の検出周期が
短くなると、負荷トルク変動のより高い周波数成分に対
してモータの制御性能が改善され、また低い周波数成分
についてもモータの制御性能は大きく改善される。
は、加算，減算演算のみで実現できる項を含み、ゲイン
補正に乗算演算を１回行うだけでフィルタを実現できる
ので、補償器の演算時間を大幅に短縮することができ
る。そして、補償器を実現するためのマイコンに対する
制約を少なくすることができる。補償器の演算時間が短
縮されると、多くの演算時間余裕が得られることにな
り、速度検出器１３で検出する検出周期を短くしても、
モータ制御が可能となる。速度検出器１３の検出周期が
短くなると、負荷トルク変動のより高い周波数成分に対
してモータの制御性能が改善され、また低い周波数成分
についてもモータの制御性能は大きく改善される。
【００３１】このように、演算時間を短縮できること
は、モータの制御性能にとって非常に大きな利点とな
る。そして、モータの制御性能改善により、負荷トルク
変動によるモータの回転変動を低く抑えることができ
る。
は、モータの制御性能にとって非常に大きな利点とな
る。そして、モータの制御性能改善により、負荷トルク
変動によるモータの回転変動を低く抑えることができ
る。
【００３２】また、補償器を実現するためのマイコンに
対する制約が少なくできることから、経済的に高性能な
モータの速度制御装置を構成することができる。
対する制約が少なくできることから、経済的に高性能な
モータの速度制御装置を構成することができる。
【００３３】（図５）にフィルタ手段の伝達関数H(z-1)
を以下に示す（数８）で表されるものにした場合の補償
器１４のプログラム例を示す。
を以下に示す（数８）で表されるものにした場合の補償
器１４のプログラム例を示す。
【００３４】
【数８】
【００３５】なお、このフィルタの伝達関数は、（数
４）で表される伝達関数Ha(z-1)で割り切れるものであ
る（（数４）で表される伝達関数Ha(z-1)をその因子に
含んでいる）。またフィルタの周波数特性の一例を（図
６）に示す。ここでは、フィルタの定数Ｐと定数kfは異
なり、ＰとＱは等しく、kf＞Ｑの場合に、速度検出器の
１検出周期内に行う演算量を極力減らしたプログラム例
を示す。次に、その動作について詳細に説明する。な
お、全体の構成は（図２）と同様であり、その詳細な説
明は省略する。 ［３１］＜デジタル回転誤差検出手段＞まず、演算器１
５は速度検出器１３のフリップフロップ回路２５の出力
信号ｑを入力し、信号ｑが“Ｈ”となるのを待ってい
る。すなわち、速度検出器１３が交流信号ａの（半）周
期を検出し、新しいディジタル信号ｂを出力するのをモ
ニタしている。ｑが“Ｈ”になると、速度検出器１３か
ら出力されるディジタル信号ｂを読み込んで、ディジタ
ル信号ｂに対応する速度検出値Ｓ（ディジタル値）に直
すとともに、リセット信号ｒを所定時間“Ｈ”にして速
度検出器１３のカウンタのカウンタ２４とフリップフロ
ップ２５をリセットする。所定の基準値Ｓref（ディジ
タル値）から速度検出値Ｓを引いて、その値をＲ倍（こ
こに、Ｒは所定の正の定数）し、モータ１１の現時点で
のデジタル回転誤差Ｅを計算する（E=R・(Sref-S)）。 ［３２］＜制御信号作成手段＞後述するデジタルメモリ
出力値作成手段によるデジタルメモリ出力値V0と現時点
のデジタル回転誤差Ｅを所定の比率Ｄ：１（ここに、Ｄ
は０＜Ｄ≦１なる定数で、好ましくはＤ＝１）にて演算
合成し、制御信号Ｙを計算する（Ｙ＝Ｅ＋Ｄ・V0）。こ
の制御信号値ＹをＤ／Ａ変換器１７に出力し、Ｙの値に
対応した直流的な電圧（制御信号）に変換する。 ［３３］＜第１のカウント手段＞Ｑ（一般に、Ｑは２以
上の整数で、ここではＱを３以上の整数として説明す
る）をmod（法）として、新しい速度検出値Ｓを得るご
とに第１のカウント変数I1をカウントアップしていく。
すなわち、I1＝I1＋１（I1＋１を新しくI1にする）にし
た後に、I1＝ＱならばI1を０にリセットする。このよう
な演算をするならば、I1は０からＱ−１の間の整数にな
る。なお、I1の初期値は０とする。 ［３４］＜フィルタ手段１＞デジタル回転誤差Ｅにから
デジタル演算誤差Egを得るための演算の一部を行う。ま
ず、前回の処理までに格納されている第１のカウント変
数I1に対応したメモリ値F[I1]をフィルタ計算用メモリt
emp1に格納する（temp1＝F[I1]）。そして、現在のデジ
タル回転誤差ＥをF[I1]に格納する（F[I1]＝Ｅ）。さら
に、フィルタ計算用メモリtemp2に現在のデジタル回転
誤差Ｅからtemp1（ここで、temp1には現在からＱ時間だ
け遅れたデジタル回転誤差が格納されている）を減算す
る（temp2＝Ｅ−temp1）。そして、temp2をデジタル的
に積分する（Eg0＝Eg0＋temp2（Eg0+temp2を新しくEg0
にする）、Eg0の初期値は０）。さらに得られたデジタ
ル値Eg0を加算計算用メモリsum1，sum2に加算する（sum
1＝sum1＋Eg0（sum1+Eg0を新しくsum1にする），sum2＝
sum2＋Eg0（sum2+Eg0を新しくsum2にする））。
４）で表される伝達関数Ha(z-1)で割り切れるものであ
る（（数４）で表される伝達関数Ha(z-1)をその因子に
含んでいる）。またフィルタの周波数特性の一例を（図
６）に示す。ここでは、フィルタの定数Ｐと定数kfは異
なり、ＰとＱは等しく、kf＞Ｑの場合に、速度検出器の
１検出周期内に行う演算量を極力減らしたプログラム例
を示す。次に、その動作について詳細に説明する。な
お、全体の構成は（図２）と同様であり、その詳細な説
明は省略する。 ［３１］＜デジタル回転誤差検出手段＞まず、演算器１
５は速度検出器１３のフリップフロップ回路２５の出力
信号ｑを入力し、信号ｑが“Ｈ”となるのを待ってい
る。すなわち、速度検出器１３が交流信号ａの（半）周
期を検出し、新しいディジタル信号ｂを出力するのをモ
ニタしている。ｑが“Ｈ”になると、速度検出器１３か
ら出力されるディジタル信号ｂを読み込んで、ディジタ
ル信号ｂに対応する速度検出値Ｓ（ディジタル値）に直
すとともに、リセット信号ｒを所定時間“Ｈ”にして速
度検出器１３のカウンタのカウンタ２４とフリップフロ
ップ２５をリセットする。所定の基準値Ｓref（ディジ
タル値）から速度検出値Ｓを引いて、その値をＲ倍（こ
こに、Ｒは所定の正の定数）し、モータ１１の現時点で
のデジタル回転誤差Ｅを計算する（E=R・(Sref-S)）。 ［３２］＜制御信号作成手段＞後述するデジタルメモリ
出力値作成手段によるデジタルメモリ出力値V0と現時点
のデジタル回転誤差Ｅを所定の比率Ｄ：１（ここに、Ｄ
は０＜Ｄ≦１なる定数で、好ましくはＤ＝１）にて演算
合成し、制御信号Ｙを計算する（Ｙ＝Ｅ＋Ｄ・V0）。こ
の制御信号値ＹをＤ／Ａ変換器１７に出力し、Ｙの値に
対応した直流的な電圧（制御信号）に変換する。 ［３３］＜第１のカウント手段＞Ｑ（一般に、Ｑは２以
上の整数で、ここではＱを３以上の整数として説明す
る）をmod（法）として、新しい速度検出値Ｓを得るご
とに第１のカウント変数I1をカウントアップしていく。
すなわち、I1＝I1＋１（I1＋１を新しくI1にする）にし
た後に、I1＝ＱならばI1を０にリセットする。このよう
な演算をするならば、I1は０からＱ−１の間の整数にな
る。なお、I1の初期値は０とする。 ［３４］＜フィルタ手段１＞デジタル回転誤差Ｅにから
デジタル演算誤差Egを得るための演算の一部を行う。ま
ず、前回の処理までに格納されている第１のカウント変
数I1に対応したメモリ値F[I1]をフィルタ計算用メモリt
emp1に格納する（temp1＝F[I1]）。そして、現在のデジ
タル回転誤差ＥをF[I1]に格納する（F[I1]＝Ｅ）。さら
に、フィルタ計算用メモリtemp2に現在のデジタル回転
誤差Ｅからtemp1（ここで、temp1には現在からＱ時間だ
け遅れたデジタル回転誤差が格納されている）を減算す
る（temp2＝Ｅ−temp1）。そして、temp2をデジタル的
に積分する（Eg0＝Eg0＋temp2（Eg0+temp2を新しくEg0
にする）、Eg0の初期値は０）。さらに得られたデジタ
ル値Eg0を加算計算用メモリsum1，sum2に加算する（sum
1＝sum1＋Eg0（sum1+Eg0を新しくsum1にする），sum2＝
sum2＋Eg0（sum2+Eg0を新しくsum2にする））。
【００３６】ここで、カウント変数I1が０ならば後述す
る［３５］,［３６］,［３７］の動作を実行し、I1が１
ならば［３８］の動作を実行し、I1が２Ｑ−kfならば
［３９］の動作を行い（ここで、２Ｑ−kf≠０，１とす
る。２Ｑ−kf＝０または１のときは、［３９］の動作は
［３７］または［３８］の動作の後に行えばよい。）、
I1が０，１，２Ｑ−kfでないならば［３１］の動作に復
帰する。 ［３５］＜フィルタ手段２＞フィルタ手段１の続きの演
算を行い、デジタル演算誤差Egを得る。加算計算用メモ
リ判別スイッチsw＝１ならば、sw＝０としデジタル演算
誤差Eg＝sum1とする。また、sw＝０ならば、sw＝１とし
てデジタル演算誤差Eg＝sum2とする。さらに、Egに定数
G2を掛けて（Eg＝G2・Eg（G2・Egを新しくEgとする））
ゲイン補正を行う。 ［３６］＜第２のカウント手段＞Nx・Ｌ（一般にNxは整
数、Ｌは４以上の整数。ここではNxが１以上の整数、Ｌ
が（Zq／Ｑ）の２以上の整数倍の整数）をmod（法）と
して、第１のカウント変数I1が０になるごとに（新しい
速度検出値ＳをＱ個得るごとに）第２のカウント変数I2
をカウントアップしていく。すなわち、I2＝I2＋１にし
た後にI2＝Nx・ＬならばI2を０にリセットする。このよ
うな演算をするならば、I2は０から（Nx・Ｌ−１）の間
の整数になる。なお、I2の初期値はNx・Ｌとする。 ［３７］＜デジタルメモリ出力値作成手段＞整数ＪはI2
に等しく（Ｊ＝I2）、ＲＡＭ領域内のＬ間隔ずつ離れた
Nx個のデジタルメモリ値群Ｍ［Ｊ−ｎＬ（mod Nx
Ｌ）］（ｎ＝１，…，Nx）を使って、（数６）によりデ
ジタルメモリ出力値V0を作り出す。ここに、比率Wnの値
は、０＜Wn＜２／Nxであり、、さらに（数７）の如く規
格化している。その後、［３１］の動作に復帰する。 ［３８］＜更新保存手段＞デジタルメモリ出力値作成手
段によるデジタルメモリ出力値V0とデジタル演算誤差Eg
を１：１の比率で演算合成して更新値を計算し、第２の
カウント変数I2に対応したＲＡＭ領域内のメモリ値Ｍ
［I2］を更新し（Ｍ［I2］＝Eg＋V0）、次の更新時まで
格納保存する。その後に、［３１］の動作に復帰する。 ［３９］＜フィルタ手段３＞加算計算用メモリをクリア
する。加算計算用メモリ判別スイッチsw＝０ならばsum1
＝０とする。また、sw＝１ならばsum2＝０とする。その
後、［３１］の動作に復帰する。
る［３５］,［３６］,［３７］の動作を実行し、I1が１
ならば［３８］の動作を実行し、I1が２Ｑ−kfならば
［３９］の動作を行い（ここで、２Ｑ−kf≠０，１とす
る。２Ｑ−kf＝０または１のときは、［３９］の動作は
［３７］または［３８］の動作の後に行えばよい。）、
I1が０，１，２Ｑ−kfでないならば［３１］の動作に復
帰する。 ［３５］＜フィルタ手段２＞フィルタ手段１の続きの演
算を行い、デジタル演算誤差Egを得る。加算計算用メモ
リ判別スイッチsw＝１ならば、sw＝０としデジタル演算
誤差Eg＝sum1とする。また、sw＝０ならば、sw＝１とし
てデジタル演算誤差Eg＝sum2とする。さらに、Egに定数
G2を掛けて（Eg＝G2・Eg（G2・Egを新しくEgとする））
ゲイン補正を行う。 ［３６］＜第２のカウント手段＞Nx・Ｌ（一般にNxは整
数、Ｌは４以上の整数。ここではNxが１以上の整数、Ｌ
が（Zq／Ｑ）の２以上の整数倍の整数）をmod（法）と
して、第１のカウント変数I1が０になるごとに（新しい
速度検出値ＳをＱ個得るごとに）第２のカウント変数I2
をカウントアップしていく。すなわち、I2＝I2＋１にし
た後にI2＝Nx・ＬならばI2を０にリセットする。このよ
うな演算をするならば、I2は０から（Nx・Ｌ−１）の間
の整数になる。なお、I2の初期値はNx・Ｌとする。 ［３７］＜デジタルメモリ出力値作成手段＞整数ＪはI2
に等しく（Ｊ＝I2）、ＲＡＭ領域内のＬ間隔ずつ離れた
Nx個のデジタルメモリ値群Ｍ［Ｊ−ｎＬ（mod Nx
Ｌ）］（ｎ＝１，…，Nx）を使って、（数６）によりデ
ジタルメモリ出力値V0を作り出す。ここに、比率Wnの値
は、０＜Wn＜２／Nxであり、、さらに（数７）の如く規
格化している。その後、［３１］の動作に復帰する。 ［３８］＜更新保存手段＞デジタルメモリ出力値作成手
段によるデジタルメモリ出力値V0とデジタル演算誤差Eg
を１：１の比率で演算合成して更新値を計算し、第２の
カウント変数I2に対応したＲＡＭ領域内のメモリ値Ｍ
［I2］を更新し（Ｍ［I2］＝Eg＋V0）、次の更新時まで
格納保存する。その後に、［３１］の動作に復帰する。 ［３９］＜フィルタ手段３＞加算計算用メモリをクリア
する。加算計算用メモリ判別スイッチsw＝０ならばsum1
＝０とする。また、sw＝１ならばsum2＝０とする。その
後、［３１］の動作に復帰する。
【００３７】このように構成することにより、伝達関数
H(z-1)が（数８）で表されるフィルタを実現することが
できる。この実施例における演算において、［３４］の
演算の以後の演算は、速度検出値ＳをＱ個得るごとに行
っている。フィルタ手段は、このサンプリングによる低
域から高域への折り返し，エリアジングを防止し、制御
系の安定性を確保する働きがあることは前述の実施例と
同じである。そして、前述の実施例よりも、デジタル回
転誤差Ｅの高周波成分を減衰する量（減衰量）をさらに
大きくできる。これは、伝達関数H(z-1)が（数８）で表
されるフィルタが、２つのフィルタを直列接続した形に
なっているからである。そして、制御系の安定性を確保
する効果が大きくなる。
H(z-1)が（数８）で表されるフィルタを実現することが
できる。この実施例における演算において、［３４］の
演算の以後の演算は、速度検出値ＳをＱ個得るごとに行
っている。フィルタ手段は、このサンプリングによる低
域から高域への折り返し，エリアジングを防止し、制御
系の安定性を確保する働きがあることは前述の実施例と
同じである。そして、前述の実施例よりも、デジタル回
転誤差Ｅの高周波成分を減衰する量（減衰量）をさらに
大きくできる。これは、伝達関数H(z-1)が（数８）で表
されるフィルタが、２つのフィルタを直列接続した形に
なっているからである。そして、制御系の安定性を確保
する効果が大きくなる。
【００３８】ここで、フィルタの定数ＰとＱの整数倍を
等しくすることにより、エリアジングによって高周波数
帯域の負荷変動が低周波数帯域の制御性能へ悪影響を及
ぼすことを防止する効果が、最も大きくなる。これは、
前述の実施例の場合と同様である。
等しくすることにより、エリアジングによって高周波数
帯域の負荷変動が低周波数帯域の制御性能へ悪影響を及
ぼすことを防止する効果が、最も大きくなる。これは、
前述の実施例の場合と同様である。
【００３９】また、フィルタの定数Ｐと定数kfを異なる
定数とすることにより、伝達関数H(z-1)が（数５）で表
されるフィルタでは減衰量が小さかった周波数において
も、大きな減衰量が得られるようになる。つまり、より
広い帯域で大きな減衰量を得られるようになる。これ
は、速度検出器１３の検出周波数の１／Ｐ倍の周波数と
その整数倍の周波数で最大の減衰量が得られるフィルタ
と、１／Kf倍の周波数とその整数倍の周波数で最大の減
衰量が得られるフィルタの直列接続の形になるからであ
る。本実施例ではkf＞Ｐ（＝Ｑ）の場合を示したがkf＜
Ｐとしても、より広い帯域で大きな減衰量が得られる効
果は変わらない。
定数とすることにより、伝達関数H(z-1)が（数５）で表
されるフィルタでは減衰量が小さかった周波数において
も、大きな減衰量が得られるようになる。つまり、より
広い帯域で大きな減衰量を得られるようになる。これ
は、速度検出器１３の検出周波数の１／Ｐ倍の周波数と
その整数倍の周波数で最大の減衰量が得られるフィルタ
と、１／Kf倍の周波数とその整数倍の周波数で最大の減
衰量が得られるフィルタの直列接続の形になるからであ
る。本実施例ではkf＞Ｐ（＝Ｑ）の場合を示したがkf＜
Ｐとしても、より広い帯域で大きな減衰量が得られる効
果は変わらない。
【００４０】そして、Ｐとkfを異なる定数とし、しかも
ＰとＱを等しくすることにより、広い帯域で大きな減衰
量が得られ、しかもサンプリングによるエリアジングを
防止する効果が最も大きくなるフィルタを構成すること
ができる。
ＰとＱを等しくすることにより、広い帯域で大きな減衰
量が得られ、しかもサンプリングによるエリアジングを
防止する効果が最も大きくなるフィルタを構成すること
ができる。
【００４１】また、フィルタ手段の演算を、本実施例の
プログラムに示すように、速度検出器が新しい速度検出
値Ｓを得るごとに演算を行う部分と、速度検出値ＳをＱ
個得るごとに演算を行う部分とに分けて処理を行うなら
ば、速度検出器の１検出周期内に行う演算量は非常に少
なくなる。また、このフィルタには、乗算演算も１つし
かないので演算時間を短縮できる。これにより、演算時
間余裕が得られ、モータの制御性能にとって非常に大き
な利点となることは、前述の通りである。
プログラムに示すように、速度検出器が新しい速度検出
値Ｓを得るごとに演算を行う部分と、速度検出値ＳをＱ
個得るごとに演算を行う部分とに分けて処理を行うなら
ば、速度検出器の１検出周期内に行う演算量は非常に少
なくなる。また、このフィルタには、乗算演算も１つし
かないので演算時間を短縮できる。これにより、演算時
間余裕が得られ、モータの制御性能にとって非常に大き
な利点となることは、前述の通りである。
【００４２】なお、フィルタ手段の伝達関数H(z-1)は、
上記のものに限らず、（数３）または（数４）で表され
る伝達関数Ha(z-1)で割り切れるものであれば、上述の
効果は保持される。
上記のものに限らず、（数３）または（数４）で表され
る伝達関数Ha(z-1)で割り切れるものであれば、上述の
効果は保持される。
【００４３】また、フィルタ手段を実現するためのプロ
グラムは上記のものに限らず、様々なプログラムで実現
することが可能であることは言うまでもない。
グラムは上記のものに限らず、様々なプログラムで実現
することが可能であることは言うまでもない。
【００４４】また、速度検出手段の検出回数に換算した
ときに、デジタルメモリ出力値作成手段のデジタルメモ
リ値の制御信号作成手段における利用タイミングが、更
新保存手段における利用タイミングよりも、フィルタ手
段の伝達関数H(z-1)が（数３）で表される伝達関数Ha(z
-1)で割り切れる場合は（Ｑ＋ｐ）／２回以上早い場合
に、制御系全体の動作が安定になることは、前述した先
願から推定できる。同じく、フィルタ手段の伝達関数H
(z-1)が（数４）で表される伝達関数Ha(z-1)で割り切れ
る場合は（Ｑ＋ｐ＋Kf）／２以上早い場合に、制御系全
体の動作が安定になる。つまり、このようにタイミング
をずらすことにより、フィルタ手段による位相遅れと、
サンプリングに対するホールド要素での位相遅れを補償
するのである。ここで、ホールド要素は、制御信号作成
手段に含まれることになる。
ときに、デジタルメモリ出力値作成手段のデジタルメモ
リ値の制御信号作成手段における利用タイミングが、更
新保存手段における利用タイミングよりも、フィルタ手
段の伝達関数H(z-1)が（数３）で表される伝達関数Ha(z
-1)で割り切れる場合は（Ｑ＋ｐ）／２回以上早い場合
に、制御系全体の動作が安定になることは、前述した先
願から推定できる。同じく、フィルタ手段の伝達関数H
(z-1)が（数４）で表される伝達関数Ha(z-1)で割り切れ
る場合は（Ｑ＋ｐ＋Kf）／２以上早い場合に、制御系全
体の動作が安定になる。つまり、このようにタイミング
をずらすことにより、フィルタ手段による位相遅れと、
サンプリングに対するホールド要素での位相遅れを補償
するのである。ここで、ホールド要素は、制御信号作成
手段に含まれることになる。
【００４５】前述の実施例では、速度検出期によってモ
ータの回転速度のみを検出するようにしたが、これ以外
にモータの回転位相を周知の位相検出器によって検出
し、その両者を合成して回転誤差としてもよく、本発明
に含まれることは言うまでもない。また、補償器の出力
をデジタル信号やＰＷＭ信号（パルス幅変調信号）にし
たり、電力増幅器の出力信号をＰＷＭ信号にしてもよ
い。また、モータにブラシレス直流モータを用いてもよ
い。その他、本発明の主旨を変えずして種々の変更が可
能である。
ータの回転速度のみを検出するようにしたが、これ以外
にモータの回転位相を周知の位相検出器によって検出
し、その両者を合成して回転誤差としてもよく、本発明
に含まれることは言うまでもない。また、補償器の出力
をデジタル信号やＰＷＭ信号（パルス幅変調信号）にし
たり、電力増幅器の出力信号をＰＷＭ信号にしてもよ
い。また、モータにブラシレス直流モータを用いてもよ
い。その他、本発明の主旨を変えずして種々の変更が可
能である。
【００４６】
【発明の効果】以上詳述したように本発明のモータの速
度制御装置は、演算時間を大幅に短縮し、速度制御装置
を構成するためのマイコンに対する制約を少なくしなが
らも、特定周波数において極めて良好な制御特性を有
し、負荷トルク変動による回転速度の変動が大幅に低減
されている。従って、本発明に基づき、ビデオテープレ
コーダのキャプスタンモータを構成するならば、高性能
なモータの速度制御装置を経済的に構成できる。
度制御装置は、演算時間を大幅に短縮し、速度制御装置
を構成するためのマイコンに対する制約を少なくしなが
らも、特定周波数において極めて良好な制御特性を有
し、負荷トルク変動による回転速度の変動が大幅に低減
されている。従って、本発明に基づき、ビデオテープレ
コーダのキャプスタンモータを構成するならば、高性能
なモータの速度制御装置を経済的に構成できる。
【図１】本発明に係る図２に示した補償器の内臓プログ
ラムの一例を表すフローチャートである。
ラムの一例を表すフローチャートである。
【図２】本発明の一実施例における全体構成を表す構成
図である。
図である。
【図３】図２に示す速度検出器の具体的な構成例を表す
構成図である。
構成図である。
【図４】伝達関数H(z-1)が（数５）で表されるフィルタ
手段の一例の周波数特性図である。
手段の一例の周波数特性図である。
【図５】本発明に係る図２に示した補償器の内臓プログ
ラムの他の例を表すフローチャートである。
ラムの他の例を表すフローチャートである。
【図６】伝達関数H(z-1)が（数８）で表されるフィルタ
手段の一例の周波数特性図である。
手段の一例の周波数特性図である。
１ デジタル回転誤差検出手段 ２ 制御信号作成手段 ３ 第１のカウント手段 ４ フィルタ手段 ５ 第２のカウント手段 ６ デジタルメモリ出力値作成手段 ７ 更新保存手段 １１ モータ １２ 回転センサ １３ 速度検出器 １４ 補償器 １５ 演算器 １６ メモリ １７ Ｄ／Ａ変換器 １８ 電力増幅器 １９ 負荷
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−210881（ＪＰ，Ａ) 特開 平３−52576（ＪＰ，Ａ) 特開 昭62−89487（ＪＰ，Ａ) 特開 平２−52517（ＪＰ，Ａ) 特開 昭53−142150（ＪＰ，Ａ) 特開 平３−52583（ＪＰ，Ａ) 特開 平１−117676（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 5/00
Claims (5)
- 【請求項１】 モータの回転速度に応じた周期の交流信
号を生じる回転センサ手段と、前記回転センサから出力
される交流信号により前記モータの１回転当たり複数回
の検出を行う速度検出手段と、前記速度検出手段の検出
信号に基づき制御信号を作り出す補償手段と、前記補償
手段の制御信号に応じて前記モータを駆動する駆動手段
とを具備し、前記補償手段は、前記速度検出手段の検出
デジタル信号に応動したデジタル回転誤差を得るデジタ
ル回転誤差検出手段と、４個以上のデジタルメモリ値を
格納するデジタルメモリ手段と、前記デジタルメモリ手
段に格納されている少なくとも１個のデジタルメモリ値
を使ってデジタルメモリ出力値を作り出すデジタルメモ
リ出力値作成手段と、前記デジタル回転誤差検出手段の
デジタル回転誤差よりデジタル演算誤差を得るフィルタ
手段と、前記速度検出手段のＱ回（ここに、Ｑは２以上
の整数）の検出動作ごとに前記フィルタ手段のデジタル
演算誤差と前記デジタルメモリ出力値作成手段のデジタ
ルメモリ出力値を演算合成した値に対応した更新値によ
って前記デジタルメモリ手段のデジタルメモリ値を実質
的に順番に更新保存する更新保存手段と、前記デジタル
メモリ出力値作成手段のデジタルメモリ出力値と前記回
転誤差検出手段のデジタル回転誤差に応動する前記制御
信号を作り出す制御信号作成手段とを有し、前記フィル
タ手段の伝達関数が、 【数１】 （ここで、z-1は１サンプル時間分の遅延、z-PはＰサン
プル時間分の遅延（ただし、Ｐは２以上の整数））で表
される伝達関数Ha(z-1)で割り切れることを特徴とする
モータの速度制御装置。 - 【請求項２】 モータの回転速度に応じた周期の交流信
号を生じる回転センサ手段と、前記回転センサから出力
される交流信号により前記モータの１回転当たり複数回
の検出を行う速度検出手段と、前記速度検出手段の検出
信号に基づき制御信号を作り出す補償手段と、前記補償
手段の制御信号に応じて前記モータを駆動する駆動手段
とを具備し、前記補償手段は、前記速度検出手段の検出
デジタル信号に応動したデジタル回転誤差を得るデジタ
ル回転誤差検出手段と、４個以上のデジタルメモリ値を
格納するデジタルメモリ手段と、前記デジタルメモリ手
段に格納されている少なくとも１個のデジタルメモリ値
を使ってデジタルメモリ出力値を作り出すデジタルメモ
リ出力値作成手段と、前記デジタル回転誤差検出手段の
デジタル回転誤差よりデジタル演算誤差を得るフィルタ
手段と、前記速度検出手段のＱ回（ここに、Ｑは２以上
の整数）の検出動作ごとに前記フィルタ手段のデジタル
演算誤差と前記デジタルメモリ出力値作成手段のデジタ
ルメモリ出力値を演算合成した値に対応した更新値によ
って前記デジタルメモリ手段のデジタルメモリ値を実質
的に順番に更新保存する更新保存手段と、前記デジタル
メモリ出力値作成手段のデジタルメモリ出力値と前記回
転誤差検出手段のデジタル回転誤差に応動する前記制御
信号を作り出す制御信号作成手段とを有し、前記フィル
タ手段の伝達関数が、 【数２】 （ここで、z-1は１サンプル時間分の遅延、z-PはＰサン
プル時間分の遅延（ただしＰは２以上の整数）、z-iは
ｉサンプル時間分の遅延、kfは２以上の整数の定数）で
表される伝達関数Ha(z-1)で割り切れることを特徴とす
るモータの速度制御装置。 - 【請求項３】 ＰをＱの整数倍と等しくしたことを特徴
とする請求項１記載のモータの速度制御装置。 - 【請求項４】 Ｐとkfを異なる定数としたことを特徴と
する請求項２記載のモータの速度制御装置。 - 【請求項５】 ＰをＱの整数倍と等しくしたことを特徴
とする請求項４記載のモータの速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050991A JP2819846B2 (ja) | 1991-03-15 | 1991-03-15 | モータの速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050991A JP2819846B2 (ja) | 1991-03-15 | 1991-03-15 | モータの速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04285488A JPH04285488A (ja) | 1992-10-09 |
| JP2819846B2 true JP2819846B2 (ja) | 1998-11-05 |
Family
ID=12874262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050991A Expired - Fee Related JP2819846B2 (ja) | 1991-03-15 | 1991-03-15 | モータの速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819846B2 (ja) |
-
1991
- 1991-03-15 JP JP3050991A patent/JP2819846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04285488A (ja) | 1992-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819846B2 (ja) | モータの速度制御装置 | |
| US5377295A (en) | Speed controller of motor | |
| JP2666563B2 (ja) | モータの速度制御装置 | |
| JPH047134B2 (ja) | ||
| JPH07115786A (ja) | モータの速度制御装置 | |
| JPH0510032B2 (ja) | ||
| JP2574235B2 (ja) | モ−タの速度制御装置 | |
| JPS6310668B2 (ja) | ||
| KR0124655B1 (ko) | 모터 제어 장치 | |
| JP2650252B2 (ja) | モータの速度制御装置 | |
| JPS6289488A (ja) | モ−タの速度制御装置 | |
| JPH0681534B2 (ja) | モ−タの速度制御装置 | |
| JP2650251B2 (ja) | モータの速度制御装置 | |
| JPS6380783A (ja) | 補償器 | |
| JPH0681536B2 (ja) | 補償器 | |
| JPH0524522B2 (ja) | ||
| JPS61240871A (ja) | モ−タの速度制御装置 | |
| JPS62262683A (ja) | モ−タの速度制御装置 | |
| JP2804655B2 (ja) | ソフトウェアサーボ装置 | |
| JPH0681533B2 (ja) | モ−タの速度制御装置 | |
| JPH0130395B2 (ja) | ||
| JPH06101949B2 (ja) | シリンダモ−タの制御装置 | |
| JPH0681535B2 (ja) | モ−タの速度制御装置 | |
| JPS648544B2 (ja) | ||
| JPS648545B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |