JPH0191685A - モータの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、モータの制御装置に関するものである。 従来の技術 モータの回転速度を速度検出器により検出して、その検
出信号によってモータへの供給電力を制御するモータの
制御装置は、ビデオテープレコーダのキャプスタンモー
タに使用されている。このような速度を制御する制御装
置には、負荷トルクの変動による回転速度の変動を十分
に抑制することが要求されている。 このような要求に対して、特願昭６０−２２９１４３号
において、「モータの回転速度に応じた周期の交流信号
を生じる回転センサと、前記回転センサの交流信号の周
期に応じたデジタル信号を前記モータの１回転当たりＺ
ｑ回（ここに、Ｚｑは４以上の整数）得る速度検出手段
と、前記速度検出手段のデジタル信号に基づき演算・記
憶して制御信号を作り出す補償手段と、前記補償手段の
制御信号に応じた電力を前記モータに供給する電力増幅
手段（駆動手段）とを具備し、前記補償手段は、前記速
度検出手段のデジタル信号により前記モータの回転誤差
Ｅを検出する回転誤差検出手段と、前記速度検出手段が
新しいデジタル信号を得るのに対応してカウント動作を
行い、Ｎｘ−Ｌ（ここに、Ｎｘは２以上の整数で、Ｌは
４以上の整数）をｍｏｄ（法）とするカウント値Ｉを作
るカウント手段と、逐次書き換え可能なラム領域内に少
なくともＮｘ　Ｌ個のデジタル値Ｍ

〔０〕からＭ　［Ｎ
ｘ　Ｌ−１］を格納するメモリ手段と、前記カウント手
段のカウント値Ｉに対応して変化する整数Ｊに対して、
少なくとも前記メモリ手段のＬ間隔ずつ離れたＮｘ個の
デジタル値群Ｍ　（Ｊ−ｎＬ　（ｍ、ｏ　ｄＮｘ　Ｌ）
）（ｎ＝　１．２．　・・・−、Ｎｘ　）を使って合成
計算された合成値を算出する合成値算出手段（メモリ出
力値作成手段）と、前記合成値算出手段によって算出さ
れた合成値と前記回転誤差検出手段の回転誤差を加算し
た加算値に実質的に対応した更新値によって、前記カウ
ント手段のカウント値Ｉに対応した前記メモリ手段のデ
ジタル値を、順次Ｍ　（０）　、　Ｍ　（１）、　Ｍ　
（２）　、・・・・・・の順番に更新保存する更新保存
手段と、前記合成値算出手段によって算出された合成値
と前記回転誤差検出手段の現時点の回転誤差を加算合成
して前記制御信号を作り出す制御信号作成手段とから構
成したモータの速度制御装置」が提案されている。 発明が解決しようとする問題点 上記のモータの速度制御装置では、負荷トルクの変動か
ら回転速度の変動への周波数伝達関数が特定の周波数群
において０もしくは極めて小さくなるという優れた効果
を得ることができた。しかしながら、起動時にはメモリ
手段のデジタル値Ｍ

〔０〕からＭ（Ｎｘ−Ｌ−１）に回
転誤差に対応した値が記憶されるまでの時間、十分な低
減効果を発揮していないこと”が分かった。そのため、
メモリ手段のデジタル値の個数が多い場合には、上記の
効果を得るまでの時間が非常に長くかかるという欠点が
あった。 本発明は、このような点を考慮して、起動時に負荷トル
クの変動によるモータの回転速度の変動の低減効果を短
時間に得ることができるように工夫したものである。 問題点を解決するための手段 本発明では、モータの回転速度に応じた周期の交流信号
を生じる回転センサ手段と、前記回転センサ手段の交流
信号により前記モータの１回転当たりの複数回の検出を
行う速度検出手段と、制御信号を作り出す補償手段と、
前記補償手段の制御信号に応じて前記モータを駆動する
駆動手段を具備し、前記補償手段は、前記速度検出手段
の検出デジタル信号に応動したデジタル回転誤差を得る
回転誤差算出手段と、複数個のデジタル記憶値を有し、
前記デジタル記憶値内のＬｖ間隔（ここに、Ｌｖは２以
上の整数）離れたＮｘ個（ここに、Ｎｘは１以上の整数
）のデジタル記憶値によって作り出されたデジタル値と
前記回転誤差算出手段のデジタル回転誤差との合成値に
よって、前記複数個のデジタル記憶値を順番に更新保存
する更新保存手段と、前記デジタル回転誤差と少なくと
も１個の前記デジタル記憶値を合成して前記制御信号を
作り出す制御信号作成手段とから構成され、前記モータ
の起動時において、前記更新保存手段のＬｖをり、（こ
こに、Ｌ、は２以上の整数）となし、かつ、前記更新保
存手段により少なくともＬ１個の前記デジタル記憶値が
更新保存された後に、ＬｖをＬ（ここに、ＬはＬｌの２
倍以上の整数倍の整数）に変更することを特徴とするモ
ータの制御装置とすることにより、上記の問題点を解決
したものである。 作用 本発明は上記した構成にすることによって、複数個のデ
ジタル記憶値に回転誤差に対応した値が記憶されるまで
の時間、すなわち負荷変動による速度変動の低減効果を
得るまでの時間は更新保存手段のＬｖにより決まるため
、起動時に更新保存手段のＬｖを小さい値に選ぶことに
より、起動時の負荷変動による速度変動の低減効果を短
時間に得ることが出来る。 実施例 以下、本発明の一実施例のモータの制御装置について、
ビデオテープレコーダのキャプスタンモータを例にとり
、図面を参照しながら説明する。 第２図に本発明の実施例を表す構成図を示す。第２図に
おいて、直流モータ１は回転センサ２と負荷９を直接回
転駆動する。回転センサ２はモータ１の回転に伴って１
回転当たりＺｑ回（Ｚｑは４以上の整数であり、ここで
は、Ｚ９＝１０００とする）の交流信号ａ　（波形整形
されたパルス信号）を発生する。回転センサ２の交流信
号ａは速度検出器３に入力され、交流信号ａの周期に応
じたデジタル信号すを得ている。 速度検出器３の具体的な構成例を第３図に示す。 交流信号ａはアンド回路３３とフリップフロップ回路３
５に入力されている。アンド回路３３の入力側には、さ
らに、発振回路３２のクロックパルスｐとカウンタ回路
３４のオーバフロー出力信号Ｗも入力されている。発振
回路３２は水晶発振器と分周器等によって構成され、交
流信号ａの周波数よりもかなり高周波のクロックパルス
Ｉ）　（５００ｋ　Ｈｚ程度）を発生している。カウン
タ回路３４は、アンド回路３３の出力パルスｈの到来毎
にその内容をカウントアツプする１２ビツトのアップカ
ウンタになっている。 また、オーバーフロー出力信号Ｗはカウンタ回路３４の
カウント内容が所定の値以下の時には“Ｈ”であり、カ
ウンタ回路３４のカウント内容が所定値以上になるとＷ
は“Ｌ”に変化する（ここに、“Ｈ”は高電位状態を表
し、“Ｌ”は低電位状態を表している）。データ入力型
フリップフロップ回路３５は、交流信号ａの立ち下がり
エツジをトリガ信号としてデータ入力端子に入力された
“Ｈ”を取込み、その出力信号Ｑを“Ｈ”にする（（１
＝“Ｈ”）。また、補償器４からのリセット信号ｒが“
Ｈ″になると、カウンタ回路３４とフリップフロップ回
路３５の内部状態がリセットされる（ｂ＝″ＬＬＬＬＬ
ＬＬＬＬＬＬＬ　”、Ｗ；“Ｈ″、ｑ＝″Ｌ”）。 次に、第３図の速度検出器３の動作について説明する。 いま、カウンタ回路３４とフリップフロップ回路３５が
リセット信号ｒによってリセットされているものとする
。回転センサ２の交流信号ａが”Ｌ″から１１　Ｈ１１
に変わると、アンド回路３３の出力信号りとして発振回
路３２のクロックパルスｐが出力される。カウンタ回路
３４は出力信号りをカウントし、その内部状態を変化さ
せていく。交流信号ａが“Ｈ”から“Ｌ”に変わると、
アンド回路３３の出力信号りは“Ｌ”になり、カウンタ
回路３４はその内部状態を保持する。また、フリップフ
ロップ回路３５は交流信号ａの立ち下がりエツジによっ
てデータ“Ｈ”を取込み、その出力信号ｑを“Ｌ″から
′Ｈ”に変化させる。カウンタ回路３４のデジタル信号
すは、回転センサ２の交流信号ａの（半）周期長に比例
した値であり、モータ１の回転速度に反比例している。 後述の補償器４は、フリップフロップ回路３５の出力信
号ｑを見て、ｑが“Ｈ”になるとカウンタ回路３４のデ
ジタル信号すを入力し、その後にリセット信号ｒを所定
の短時間の間“Ｈ″にして、カウンタ回路３４とフリッ
プフロップ回路３５を初期状態にリセットし、次の速度
検出動作に備えている。なお、モータ１の回転速度が遅
過ぎるときには、回転センサ２の交流信号ａの周期が長
いために・カウンタ回路３４の内部状態が所定値以上に
なり、オーバフロー出力信号Ｗが“Ｈ”から“Ｌ”に変
わり、アンド回路３３の出力信号りが“Ｌ”になり、カ
ウンタ回路３４が所定の大きな値を保持することもある
。 第２図の補償器４は、演算器４とメモリ６とＤ／Ａ変換
器７によって構成され、速度検出器３のデジタル信号す
を後述する内蔵のプログラムによって計算加工し、制御
信号を出力する。補償器４の制御信号Ｃは電力増幅器８
に入力され、電力増幅された駆動信号ｄ（制御信号Ｃに
比例した電流）がモータ１に供給される。従って、モー
タ１と回転センサ２（回転センサ手段）と速度検出器３
（速度検出手段）と補償器４（補償手段）と電力増幅器
（駆動手段）によって速度制御系が構成され、モータ１
の回転速度が所定の値に制御される。 補償器４のメモリ６は、所定のプログラムと定数が格納
されたロム領域（ＲＯＭ：リードオンリーメモリ）と随
時必要な値を格納するラム領域（ＲＡＭ：ランダムアク
セスメモリ）に別れている。演゛算器５はロム領域内の
プログラムに従って所定の動作や演算を行っている。第
１図にそのプログラムの具体的な一例を示す。次に、そ
の動作について詳細に説明する。 〔回転誤差算出部（回転誤差算出手段）ＩＡ〕（ＬＡ−
１）　　まず、演算器５は速度検出器３のフリップフロ
ップ回路３５の出力信号ｑを入力し、信号ｑが“Ｈ”と
なるのを待っている。すなわち、速度検出器３が交流信
号ａの（半）周期を検出し、新しい検出デジタル信号す
を出力するのをモニタしている。 （ＩＡ−２）　　（ｌが“Ｈ”になると、速度検出器３
の検出デジタル信号すを読み込んで、検出デジタル信号
すに対応する速度検出デジタル値Ｓに直すと共に、リセ
ット信号ｒを所定時間“Ｈ”にして速度検出器３のカウ
ンタ回路３４とフリップフロップ回路３５をリセットす
る。 （ＩＡ−３）　　所定の基準値５ｒｅｆから速度検出デ
ジタル値Ｓを引いて、モータ１の現時点での新しいデジ
タル速度誤差を得る（Ｅｏ＝Ｓｒｅｆ−３）。 速度誤差Ｅ０を２倍して、モータ１の現時点での新しい
デジタル回転誤差Ｅを算出する（Ｅ＝Ｒ・Ｅ、）。 〔制御信号作成部（制御信号作成手段）ＩＢ〕（ＩＢ−
１）　　現時点の回転誤差Ｅ、、！：後述する記憶値保
存部ＩＥのメモリ出力値作成部ＩＥｃによる新しいメモ
リ出力値Ｖを所定の比率（１：Ｄ）にて加算合成し、デ
ジタル合成値Ｙを得る（Ｙ＝Ｅ＋Ｄ−Ｖ）。ここに、Ｄ
は０．５以上で１．２以下の定数で、好ましくはＤ＝１
゜ （ＩＢ−２）　　デジタル合成値Ｙ（制御信号デジタル
値）をＤ／Ａ変換器７に出力し、Ｙの値に対応した直流
的な電圧（制御信号Ｃ）に変換する。 〔動作監視部ＩＣＥ 〈安定状態判別部ＩＣａ＞ （ＩＣａ　−１）　　速度検出器の検出デジタル値Ｓに
比例したデジタル速度誤差の絶対値ＩＥ０１が所定の値
Ｅｘよりも大きい時には（ＩＥＯＩ≧Ｅｘ）、不安定な
過渡状態であると判別し、初期値設定部ｉｃｂの動作を
行った後に、回転誤差算出部ＩＡの動作に移る。このと
き、選択部ＩＤと記憶値保存部ＩＥの動作は実行されな
い。速度誤差の絶対値ＩＥ０１が所定の値Ｅｘよりも小
さい時には（ｌ　Ｅｏ　　ｌ　＜Ｅｘ　）　、安定な速
度制御状態あると判別し、初期値設定部ＩＣｂの動作を
行なわないで、選択部ＩＤの動作に移る。 〈初期値設定部ｉｃｂ＞ （ＩＣｂ−１）　　後述の第一のカウント変数Ｋに０を
代入する（Ｉ＝Ｏ）。メモリ出力値に相当するＶの値を
０にする（Ｖ＝Ｏ）。その後に、回転誤差算出部１入の
動作に移る。 〔選択部　ＩＤＥ （Ｉ　Ｄ−１）　　新しい速度検出デジタル値Ｓを得る
毎に第１のカウント変数Ｋをカウントアツプしていく。 （ＩＤ−２）　　第１のカウント変数にの値が所定の整
数Ｌ（ここに、ＬはＺｑの整数倍の整数）より小さくと
きは、整数ＬＩ　（ここに、Ｌ、はＬの整数分の１で、
Ｌ＋　≦Ｌ／２を満たし、好ましくは、Ｌ　＋　　＝　
Ｌ　／　Ｎ　ｘである。また、Ｎｘは正の整数で、好ま
しくはＮｘは２以上の整数）を新しい整数Ｌｖ　　（後
述）とし、また第１のカウント変数にの値が所定の整数
りより小さくないときは、整数りを新しい整数Ｌｖとす
る。 〔記憶値保存部　ＩＥ） くカウント部　ＩＥａ＞ （ＩＥａ　−１）　　選択部ＩＤの整数Ｌｖと所定の整
数Ｎｘとの積の値Ｎｘ−Ｌνをｍｏｄ（法）として、新
しい速度検出デジタル値Ｓを得る毎に第２のカウント変
数Ｉをカウントアンプしていく。 すなわち、Ｉ＝Ｉ＋１　　（１＋１を新しいＩにする）
した後に、Ｉ＝Ｎｘ　　−ＬｖならばＩ＝０にする。 このような演算をするならば、■はＯからＮｘ　　・Ｌ
ｖ　−１の間の整数になる。 〈更新保存部（更新保存手段）ＩＥｂ＞（ＩＥｂ−１）
　　現時点の回転誤差Ｅと後述するメモリ出力値作成部
ＩＥｃによるメモリ出力値■を１：１の比率にて加算合
成して更新値を計算し、第２のカウント値■に対応した
ラム領域内のデジタル記憶値Ｍ（Ｔ’］を更新しくＭ　
（１）＝Ｅ＋Ｖ）、次の更新時まで格納保存する。これ
により、Ｎｘ−Ｉ、ｖ個のデジタル記憶値Ｍ　ＣＩ）（
１＝０．１゜・・・・・・、Ｎｘ　・Ｌｖ−１）は、速
度検出器３が新しい検出デジタル信号を得る毎に１個ず
つ順番に更新保存される。 〈メモリ出力値作成部　ＩＥｃ＞ （ＩＥｃ　−１）　　Ｎｘ　・Ｌｖをｍｏｄとして第２
のカウント値Ｉに１を加算した整数Ｊを計算しくＪ＝Ｉ
＋１　　（ｍｏｄ　　Ｎｘ−Ｌｖ））、ラム領域内のＬ
ｖ間隔ずつ離れたＮｘ個のデジタル記憶値群Ｍ（Ｊ−ｎ
−Ｌｖ　　（ｍａｄ　　Ｎｘ−Ｌｖ））（ｎ＝１．・・
・・・・、Ｎｘ）を使って、次式によりメモリ出力値■
を算出し、その後に、回転誤差算出部ＩＡの動作に移る
。 Ｎｘ Ｏ＜Ｗｎ　＜　２／Ｎｘ（ｎ＝　１．−−・・、Ｎｘ）
−−（２）ｖ を満たすものとする。具体的には、 Ｗｎ　＝１／Ｎｘ（ｎ＝１．２．−・−、Ｎｘ）　−（
４１にすると、所定のデジタル記憶値を加算した後に１
回の割り算（またはビットシフト）を行うことによって
簡単に（１）式の演算を実現できる。なお、このメモリ
出力値Ｖは、次の速度検出値Ｓが得られた後に、制御信
号作成部ＩＢと更新保存部ＩＥｂにおいて利用される。 このように構成するならば、モータ１の速度制御時にお
いて、第２図の負荷９の生ずる負荷トルクの変動に対し
て極めて強くなる。これについて簡単に説明する。回転
誤差とメモリ出力値を加算して新しいデジタル記憶値に
しているので、上記Ｎｘ−Ｌｖ個のデジタル記憶（ＩＭ
（Ｉ）（１＝０゜１、・・・・・・、ｐＪｘ−Ｌｖ−１
）には回転誤差の時間変化に対応したパターンが形成さ
れる。これらのデジタル記憶値が保持したパターンはメ
モリ出力値Ｖに反映される。制御信号作成部ＩＢにおい
て、回転誤差Ｅとメモリ出力値Ｖとの加算合成値Ｙによ
り制御信号を作っているので、所要時間の制御動作の後
にメモリ出力値Ｖによって作り出されるパターンについ
ては回転誤差側は小さくなる（場合によっては零でもよ
い）。回転誤差Ｅが小さいということは、モータ１の速
度変動自体が小さいことを意味し、極めて良い効果を得
ている。特に、このような効果は、Ｎｘ　　−Ｌｖ個の
デジタル記憶値の一巡の更新周期に対応した特定の周波
数群において得られるものである。 さらに、本実施例では、速度検出器３が新しい検出デジ
タル信号を得た直後に回転誤差算出部ＩＡと制御信号作
成部ＩＢの動作を選択部ＩＤと記憶値保存部ＩＥの動作
よりも優先して行わせるようにしている。特に、記憶値
保存部ＩＥのメモリ出力値作成部ＩＥｃが次の速度検出
時点において利用するメモリ出力値■をあらかじめ算出
しているので、新しい検出デジタル信号を得てからそれ
を使った新しい制御信号Ｙを得るまでの時間遅れが極め
て短くなっている。この時間遅れは制御において非常に
重要で有り、時間遅れが短いほど短い程制御利得を大き
くでき、負荷変動に対する速度変動を小さくできる。す
なわち、本実施例の速度変動は、小さくなっている。 さらに、本実施例では、更新保存部ＩＥｂ内の複数個の
デジタル記憶値Ｍ　ＣＩ）からＭ（Ｎｘ　　・Ｌｖ−１
）に回転誤差に対応した値が記憶されるまでの時間が選
択部ＩＤのＬｖにより調節可能となるため、選択部ＩＤ
によりＬｖを適時変更することにより、短時間に速度変
動低減効果を得ることができる。すなわち、起動時にお
いては、更新保存部ＩＥｂ内の複数個のデジタル記憶値
Ｍ　（■）（１＝０．　１．　””、　Ｎｘ　　−Ｌｖ
　　１）に回転誤差に対応した値が短時間に記憶される
ように整数Ｌｖを小さく選び短時間に速度変動低減効果
を得るとともに、起動後に整数Ｌｖを整数りに選ぶこと
により従来と同等の速度変動低減効果を得ることができ
る。 第４図に制御系全体の安定性を考慮にいれた補償器４の
プログラム例を示す。ここでは、更新保存部における更
新値の計算の仕方と、メモリ出力値作成部におけるメモ
リ出力値の準備の個数と、制御信号作成部におけるメモ
リ出力値作成部のメモリ出力値の利用の仕方を改良して
いる。次に、その動作について詳細に説明する（全体の
構成は第２図と同じであり、説明を省略する）。 〔回転誤差算出部（回転誤差算出手段）４Ａ〕（４Ａ−
１）　　まず、演算器５は速度検出器３のフリップフロ
ップ回路３５の出力信号ｑを入力し、信号ｑが“Ｈ”と
なるのを待っている。すなわち、速度検出器３が交流信
号のａの（半）周期を検出し、新しい検出デジタル信号
すを出力するのをモニタしている。 （４Ａ−２）　　ｑがＨ″になると、速度検出器３の検
出デジタル信号すを読み込んで、検出デジタル信号すに
対応する速度検出デジタル値Ｓに直すと共に、リセット
信号ｒを所定時間“Ｈ”にして速度検出器３のカウンタ
回路３４とフリップフロップ回路３５をリセットする。 （４Ａ−３）　　所定の基準値Ｓ　ｒｅｆから速度検出
デジタル値Ｓを引いて、モータ１の現時点での新しいデ
ジタル速度誤差を得る（Ｅ、＝　５ｒｅｆ　−Ｓ）。 速度誤差Ｅ０をＲ倍して、モータ１の現時点での新しい
デジタル回転誤差Ｅを算出する（Ｅ＝Ｒ・ＥＯ） 〔制御信号作成部（制御信号作成手段）４Ｂ〕（４Ｂ−
１）　　現時点の回転誤差Ｅと後述する記憶値保存部Ｉ
Ｅのメモリ出力値作成部ＩＥｃによる新しいメモリ出力
値Ｖ　（Ｐｘ　）を所定の比率（１：Ｄ）にて加算合成
し、デジタル合成値Ｙを得る（Ｙ＝Ｂ＋Ｄ−Ｖ　（Ｐｘ
　）　）　、ここに、Ｄは０．５以上で１．２以下の定
数で、好ましくはＤ＝１゜（４Ｂ−２）　　デジタル合
成値Ｙ（制御信号デジタル値）をＤ／Ａ変換器７に出力
し、Ｙの値に対応した直流的な電圧（制御信号Ｃ）に変
換する。 〔動作監視部４Ｃ） く安定状態判別部４Ｃａ＞ （４Ｃａ　−１）　　速度検出器の検出デジタル値Ｓに
比例したデジタル速度誤差の絶対値ＩＥ０１が所定の値
Ｅｘよりも大きい時には（ＩＥＯＩ≧Ｅｘ）、不安定な
過渡状態であると判別し、初期値設定部４Ｃｂの動作を
行った後に、回転誤差算出部４Ａの動作に移る。このと
き、選択部４Ｄと記憶値保存部４Ｅの動作は実行されな
い。速度誤差の絶対値ＩＥ０１が所定の値Ｅｘよりも小
さい時には（ｌ　Ｅｏ　ｌ　＜　Ｅｘ）、安定な速度制
御状態であると判別し、初期値設定部４Ｃｂの動作を行
なわないで、選択部４Ｄの動作に移る。 〈初期値設定部４Ｃｂ＞ （４Ｃｂ−１）　　後述の第１のカウント変数Ｋに０を
代入する（１＝Ｏ）。メモリ出力値に相当するＶ　（Ｐ
ｘ　）の値を０にする（Ｖ　（Ｐｘ　）　＝Ｏ）　。 その後に、回転誤差算出部４Ａの動作に移る。 〔選択部　４Ｄ） （４Ｄ−１）　　新しい速度検出デジタル値Ｓを得る毎
に第１のカウント変数Ｋをカウントアツプしていく。 （４Ｄ−２）　　第１のカウント変数にの値が所定の整
数Ｌ（ここに、ＬはＺｑの整数倍の整数）より小さいと
きは、整数り、（ここに、ＬｌはＬの整数分の１で、Ｌ
＋　≦Ｌ／２を満たし、好ましくは、Ｌ　＋　＝　Ｌ　
／　Ｎ　ｘである。また、Ｎｘは正の整数で、好ましく
はＮｘは２以上の整数）を新しい整数Ｌｖ　　（後述）
とし、また第１のカウント変数にの値が所定の整数りよ
り小さくないときは、整数りを新しい整数Ｌｖとする。 〔記憶値保存部　４Ｅ） くカウント部　４Ｅａ＞ （４Ｅａ　−１）　　選択部４Ｄの整数Ｌｖと所定の整
数Ｎｘとの積の値Ｎｘ−Ｌｖをｍｏｄ（法）として、新
しい速度検出デジタル値Ｓを得る毎に第２のカウント変
数■をカウントアンプしていく。 すなわち、Ｉ＝１＋１　　（１＋１を新しいＩにする）
した後に、Ｉ＝Ｎｘ　　−ＬｖならばＩ＝Ｏにする。 このような演算をするならば、■は０からＮｘ　　・Ｌ
ｖ　−１の間の整数になる。 〈更新保存部（更新保存手段）４Ｅｂ＞（４Ｅｂ　　ｌ
）　　Ｎｘ　・Ｌｖをｍｏｄとして第２のカウント値Ｉ
からＫｄ（ここに、Ｋｄは２以上の整数であり、Ｋｄ＝
３が好ましい）を引いた整数Ｎを計算するＣＮ＝　Ｔ−
Ｋｄ（ｍｏ　ｄ　　Ｎｘ　　−Ｌｖ））。 （４Ｅｂ−２）　　　レジスタ変数Ｘ（ｍ＋１）の内容
をＸ　（ｍ）に順番に転送する（ｍ＝０．１，２゜・・
・・・・、２Ｋｄ−１）。次に、現時点の回転誤差Ｅと
後述するメモリ出力値作成部４Ｅｃによって算出された
古いメモリ出力値■

〔０〕を１：１の比率にて加算合成
した値をレジスタ変数（２Ｋｄ）に入れる（Ｘ　（２Ｋ
ｄ　）＝Ｅ＋Ｖ　（０））。すなわちＸＣ２ＫｄＪから
Ｘ

〔０〕に連続するＺＫｄ＋１個の加算値（メモリ出力
値と回転誤差の加算値）を得る。 （４Ｅｂ　−３）　　Ｘ　（ｍ）に所定の正の比率Ｃｍ
（ｍ＝ｏ、１．・・・・・・、２Ｋｄ）を掛けた値を加
算合成した新しい更新値を得て、整数Ｎに対応したラム
領域内のデジタル記憶値Ｍ　（Ｎ）として次の更新時ま
で格納保存する。ここに、比率Ｃｍには次の関係がある
。 Ｃｍ　＝Ｃ２Ｋｄ　−ｍ　（ｍ＝０．１．＝、Ｋｄ）こ
れにより、Ｎｘ　　−Ｌｖ個のデジタル記憶値Ｍ（Ｉ）
（Ｉ＝０．１．　・・・・・・、Ｎｘ　　−Ｌｖ−１）
は、速度検出器が新しい検出デジタル信号を得る毎に１
個ずつ順番に更新保存される。 〈メモリ出力値作成部　ＩＥｃ＞ （４Ｅｃ　−１）　　Ｎｘ　・Ｌｖをｍ　ｏ　ｄとして
第２のカウント値■にＰｘ＋１（Ｐｘは１以上で５以下
の整数であり、Ｐｘ＝３が好ましい）を足した整数Ｊを
計算する（Ｊ＝Ｉ＋Ｐｘ　＋ｌ　　（ｍｏｄ　　Ｎｘ・
Ｌｖ　）　）。 （４Ｅｃ　−２）　　レジスタ変数Ｖ（ｍ＋ｌ）の内容
をＶ　（ｍ）に順番に転送した後に（ｍ＝０．１゜・・
・・・・、Ｐｘ−１）、ラム領域内のＬｖ間隔ずつ離れ
たＮｘ個のデジタル記憶値群Ｍ（Ｊ−ｎ−Ｌｖ（ｍｏ　
ｄ　　Ｎｘ　　−Ｌｖ））（ｎ＝　１．　・・・・・・
、Ｎｘ　）を使って次の式によって計算される最新のメ
モリ出力値をＶ（Ｐｘ）に入れる。その後に、回転誤差
算出部４Ａの動作に復帰する。 Ｊｖ ここに、Ｗｎの値は、（２）、（３）式および（４）式
を満たしている。すなわち、Ｖ　（Ｐｘ　）から■〔０
〕に連続するＰｘ＋１個のメモリ出力値を得る。このと
き、Ｖ（Ｐｘ）を計算する時の（７）式中の整数ＪをＪ
ｌとし、■

〔０〕を計算する時の（７）式中の整数Ｊを
Ｊ２とすると、Ｊ１＝Ｊ２＋Ｐｘの関係がある。すなわ
ち、Ｖ　（Ｐｘ　）と■

〔０〕の間には整数Ｐｘに対応
したズレがある。すでに説明したように、次の速度検出
デジタル値Ｓを得た後に、■〔Ｐ×〕は制御信号作成部
４Ｂにおいて使用され、■

〔０〕は更新保存部４Ｅｂに
おいて使用される。 本実施例のように、更新保存部４Ｅｂに加重平均を取る
演算を挿入したり、制御信号作成部４Ｂにおいて使用す
るメモリ出力値作成部４Ｅｃの第一のメモリ出力値Ｖ　
（Ｐｘ　）と更新保存部４Ｅｂにおいて使用するメモリ
出力値作成部４Ｅｃの第二のメモリ出力値Ｖ

〔０〕の間
に所定のズレを設けるならば、制御範囲内において良好
な制御特性が得られると共に、制御系全体の動作も安定
になることを確認した。 なお、比率ＷｎやＣｍによる演算は上記の形に限られ名
ものではなく、上記のプログラムの内容を実現するもの
であればよく、各種の等価的な式変形が狩野であること
は言うまでもない。また、新しい回転誤差が得られた時
に、最初に制御信号作成部による新しい制御信号の出力
動作を行い、その後に、記憶値保存部のメモリ出力値作
成部によって次のサンプリング時点で使用するメモリ出
力値を計算するようになすならば、メモリ出力値作成部
の演算時間を長くとれると共に、制御信号の出力までの
時間遅れを短くできるので、制御系の安定性を確保し易
い。 前述の各実施例では、速度検出器によってモー夕の回転
速度のみを検出するようにしたが、これ以外にモータの
回転位相を周知の位相検出器によって検出し、その両者
を合成してデジタル回転誤差としてもよ（、本発明の含
まれることは言うまでもない。また、補償器の出力をデ
ジタル信号やＰＷＭ信号（パルス幅変調信号）にしたり
、電力増幅器の出力信号をＰＷＭ信号にしてもよい。ま
た、モータにブラシレス直流モータを用いても良い。さ
らに、補償器を完全なハードウェアによって構成し、前
述のプログラムによる動作と同じ動作を行わせるように
してもよい。その他、本発明の主旨を変えずして種々の
変更が可能である。 発明の効果 本発明のモータの制御装置は、起動時においても短時間
に回転速度の変動を大幅に低減することができる。従っ
て、本発明の基づき、ビデオテープレコーダのキャプス
タンモータを構成するならば、磁気テープの走行速度を
極めて正確に制御でき、ワウ・フラッタの少ない高性能
のビデオテープレコーダを得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のモータの制御装置の補償器
の内蔵プログラムの一例を表すフローチャート図、第２
図は本発明の実施例の全体の構成を表す構成図、第３図
は第２図の速度検出器の具体的な構成例を表す構成図、
第４図は本発明の実施例を表すモータの制御装置の補償
器の内蔵プログラムの一例を表すフローチャート図であ
る。 １・・・・・・モータ、２・・・・・・回転センサ、３
・・・・・・速度検出器、４・・・・・・補償器、５・
・・・・・演算器、６・・・・・・メモリ、７・・・・
・・Ｄ／Ａ変換器、８・・・・・・電力増幅器、９・・
・・・・負荷。

Claims (1)

【特許請求の範囲】
1. モータの回転速度に応じた周期の交流信号を生じる回転
   センサ手段と、前記回転センサ手段の交流信号により前
   記モータの１回転当たり複数回の検出を行う速度検出手
   段と、制御信号を作り出す補償手段と、前記補償手段の
   制御信号に応じて前記モータを駆動する駆動手段を具備
   し、前記補償手段は、前記速度検出手段の検出デジタル
   信号に応動したデジタル回転誤差を得る回転誤差算出手
   段と、複数個のデジタル記憶値を有し、前記デジタル記
   憶値内のＬｖ間隔（ここに、Ｌｖは２以上の整数）離れ
   たＮｘ個（ここに、Ｎｘは１以上の整数）のデジタル記
   憶値によって作り出されたデジタル値と前記回転誤差算
   出手段のデジタル回転誤差との合成値によって、前記複
   数個のデジタル記憶値を順番に更新保存する更新保存手
   段と、前記デジタル回転誤差と少なくとも１個の前記デ
   ジタル記憶値を合成して前記制御信号を作り出す制御信
   号作成手段とから構成され、前記モータの起動時におい
   て、前記更新保存手段のＬｖをＬ＿１（ここに、Ｌ＿１
   は２以上の整数）となし、かつ、前記更新保存手段によ
   り少なくともＬ＿１個の前記デジタル記憶値が更新保存
   された後に、ＬｖをＬ（ここに、ＬはＬ＿１の２倍以上
   の整数倍の整数）に変更することを特徴とするモータの
   制御装置。