JPS62210881A - モ−タの速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、モータの速度制御装置に関するものである。 従来の技術 モータの回転速度を速度検出器により検出して、その検
出信号によってモータへの供給電力を制御するモータの
速度制御装置は、ビデオテープレコーダのキャプスタン
モータやシリンダモータ等に広く利用されている（たと
えば、本出願人が提案した特願昭５６−１４２７２４号
を参照）。しかしながら、このような速度制御装置では
、従来から利用されている比例・積分・微分制御を行っ
ているだけであり、負荷トルク変動による回転速度の変
動を十分に抑制することができなかった。 このような問題を解決するために、本出願人は特願昭６
（１−２２９１４３号および特願昭６０−２２９１４４
号に負荷トルク変動に対して非常に強くした高性能なモ
ータの速度制御装置を提案した。すなわち、特願昭６７
−２２９１４３号や特願昭６０−２２９１４４号では、
モータの回転速度に応じた周期の交流信号を生じる回転
センサと、回転センサの交流信号によりモータの１回転
当たり複数回の検出を行う速度検出手段と、速度検出手
段の検出信号にもどずき演算・記憶して制御信号を作り
出す補償手段と、補償手段の制御信号に応じた電力を前
記モータに供給する電力増幅手段（駆動手段）によって
速度制御系を構成している。さらに、速度検出手段の検
出信号に応動した回転誤差を得る回転誤差検出手段と、
Ｎｘ　Ｌ個（複数個）のメモリ値群Ｍ

〔０〕からＭ〔Ｎ
ｘＬ−１）を格納するメモリ手段と、メモリ手段のＬ間
隔ずつ離れたＮｘ個のメモリ値群を使って合成計算され
る合成値を実質的に算出する合成値算出手段（メモリ出
力値作成手段）と、合成値算出手段の合成値と回転誤差
検出手段の回転誤差を演算合成した値に対応した更新値
によってメモリ手段のメモリ値を実質的に順番に更新保
存する更新保存手段と、合成値算出手段の合成値と回転
誤差検出手段の回転誤差を演算合成して制御信号を作り
出す制御信号作成手段とを有する補償手段を使用するこ
とによって、高性能なモータの速度制御装置を実現して
いる。 発明が解決しようとする問題点 しかしながら、特願昭６０−２’２９１４３号や特願昭
６０−２２９１４４号では、多数のディジタルメモリを
使用することが必要不可欠であり、通常、１６ｂｉ　ｔ
ｓ　ｘｌｏｏｏｗｏｒｄｓ　＝１６ｋｂｔｔｓ程度のメ
モリが必要とされる。近年の半導体製造技術の向上によ
ってメモリ用のＩＣ素子が急速に低価格化しているとは
いえ、１６ｋｂｉｔｓものメモリを使用することはコス
トの大幅な上昇を招き、好ましくない。 また、合成値算出手段（メモリ出力値作成手段）や更新
保存手段を含んだ補償手段の動作にはかなりの演算量が
あり、速度検出器の検出周期内に所定の演算を終わるた
めには、高価な高速の乗算器等を使って高速演算する必
要があった。すなわち、補償手段を実現するハードウェ
アの構成や動作速度に関してかなりの制約があった。 本発明は、このような点を考慮して、上記の例に示され
るような多くのメモリを使用するモータの速度制御装置
における必要メモリ数を大幅に低減し、かつ、演算時間
の制約も緩めるように工夫したものである。 問題点を解決するための手段 本発明では、モータの回転速度に応じた周期の交流信号
を生じる回転センサと、前記回転センサの交流信号によ
り前記モータの１回転当たり複数回の検出を行う速度検
出手段と、前記速度検出手段の検出信号にもとずき制御
信号を作り出す補償手段と、前記補償手段の制御信号に
応じて前記モータを駆動する駆動手段とを具備し、 前記補償手段は、前記速度検出手段の検出信号に応動し
た回転誤差を得る回転誤差検出手段と、４個以上のメモ
リ値を格納するメモリ手段と、前記メモリ手段に格納さ
れている少な（とも１個のメモリ値を使ってメモリ出力
値を作り出すメモリ出力値作成手段と、前記回転誤差検
出手段の複数個の回転誤差を合成した合成誤差を作り出
す合成誤差作成手段と、前記メモリ出力値作成手段のメ
モリ出力値と前記合成誤差作成手段の合成誤差を演算合
成した値に対応した更新値によって前記メモリ手段のメ
モリ値を実質的に順番に更新保存する更新保存手段と、
前記メモリ出力値作成手段のメモリ出力値と前記回転誤
差検出手段の回転誤差を演算合成して前記制御信号を作
り出す制御信号作成手段とを有し、 前記速度検出手段が新しい検出信号を得る毎に前記制御
信号作成手段は新しい制御信号を作り出し、前記速度検
出手段が新しい検出信号をＱ個（ここに、Ｑは２以上の
整数）得る毎に前記更新保存手段は実質的に１個のメモ
リ値を更新し、かつ、少なくとも前記メモリ出力値作成
手段の動作と前記更新手段の動作は前記速度検出手段の
検出信号のタイミングに関して実質的に異ならせること
によって、上記の問題点を解決したものである。 作用 本発明では上記の構成にすることによって、少数（Ｑ分
の１）のメモリ数によって高性能なモータの速度制御装
置を実現している。また、メモリ出力値作成手段の動作
と更新保存手段の動作を速度検出手段の検出信号のタイ
ミングに関して実質的に異ならせることによって、速度
検出手段の１検出周期内に必要とされる演算量をかなり
少なくしている。本発明のモータの速度制御装置におい
ても、特願昭６０−２２９１４３号や特願昭６０−２２
９１４４号に示したように、負荷トルクの特定の周波数
の変動の影響を大幅に低減させることができる。すなわ
ち、本発明により高性能のモータの速度制御装置を経済
的に構成することができる。 実施例 第２図に本発明の実施例を表す構成図を示す。 第２図において、直流モータ１は回転センサ２と負荷１
０を直接回転駆動する。回転センサ２はモータ１の回転
に伴って１回転当たりＺｑ回（Ｚｑは２以上の整数であ
り、ビデオテープレコーダのキャプスタンモータでは、
通常、ｚｑ　＝　３５７）の交流信号ａを発生する。回
転センサ２の交流信号ａは速度検出器３に入力され、交
流信号ａの周期に応じたディジタル信号すを得ている。 速度検出器３の具体的な構成例を第３図に示す。 交流信号ａは波形整形回路３１によって波形整形され、
整形信号ｇを得ている。整形信号ｇはアンド回路３３と
フリップフロップ３５に入力されている。 アンド回路３３の入力側には、さらに、発振回路３２の
クロックパルスｐとカウンタ３４のオーバフロー出力信
号Ｗも入力されている。発振回路３２ハ水晶発振器と分
周器等によって構成され、整形信号ｇの周波数よりもか
なり高周波のクロックパルスｐ（５（１０ｋ　ｌｌｚ程
度）を発生している。カウンタ３４は、アンド回路３３
の出力パルスｈの到来毎にその内容をカウントアツプす
る１２ビツトのアソプカうンタになっている。また、オ
ーバフロー出力信号Ｗは力うンタ３４のカウント内容が
所定値以下の時にはＨ”であり、カウンタ３４のカウン
ト内容が所定値板」二になるとＷはＬ”に変化する（こ
こに、“■（”は高電位状態を表し、”Ｉ７”は低電位
状態を表している）。データ入力型フリップフロップ３
５は、整形信号ｇの立ち下がりエツジをトリガ信号とし
てデータ入力端子に入力された”Ｈ″を取り込み、その
出力Ｑを”Ｈ”にする（ｑ−”■ビ）。 また、補償器４からのリセット信号ｒが”Ｈ”になると
、カウンタ３４とフリップフロップ３５の内部状態がリ
セットされる（　ｂ　＝　”　ＬＬＬＬＬＬＬＬＬＬＬ
Ｉ、′、Ｗ−１１”、ｑ　＝　”　Ｌ　”　）　　。 次に、第３図の速度検出器３の動作について説明する。 いま、カウンタ３４とフリップフロップ３５がリセット
信号ｒによってリセットされているものとする。波形整
形回路３１の出力信号ｇが”Ｌ″から”Ｈ”に変わると
、アンド回路３３の出力信号りとして発振回路３２のク
ロックパルスｐが出力される。カウンタ３４は出力信号
りをカウントし、その内部状態を変化させていく。波形
整形回路３１の出力信号ｇが”Ｈ”から”Ｌ”に変わる
と、アンド回路３３の出力信号りは”　Ｌ”になり、カ
ウンタ３４はその内部状態を保持する。また、フリソプ
フソプ３５は信号ｇの立ち下がりエツジによってデータ
”Ｔ（”を取り込み、その出力信号ｑを”Ｌ”から”Ｈ
”に変化させる。カウンタ３４のディジタル信号すは、
回転センサ２の交流信号ａの（半）周期長に比例した値
であり、モータ１の回転速度に反比例している。後述の
補償器４は、フリップフロップ３５の出力信号ｑを見て
、ｑが”Ｈ”になるとカウンタ３４のディジタル信号す
を入力し、その後にリセット信号ｒを所定の短時間の間
”Ｈ”にして、カウンタ３４とフリップフロップ３５を
初期状態にリセットし、次の速度検出動作に備えている
。 なお、モータ１の回転速度が遅過ぎるときには、波形整
形回路３１の出力信号ｇの周期が長いためにカウンタ３
４の内部状態が所定値以上になり、オーバフロー出力信
号Ｗが”Ｈ”から”Ｌ”に変わり、アンド回路３３の出
力信号りが・Ｌ”になり、カウンタ３４が所定の大きな
値を保持することもある。 第２図の補償器４は、演算器５とメモリ６とＤ／Ａ変換
器７によって構成され、速度検出器３のディジタル信号
すを後述する内蔵のプログラムによって計算加工し、制
御信号Ｃを出力する。補償器４の制御信号Ｃは電力増幅
器８（駆動手段）に入力され、電力増幅された駆動信号
ｄ（制御信号Ｃに比例した電流）がモータ１に供給され
る。従って、モータ１と回転センサ２と速度検出器３と
補償器４と電力増幅器８（駆動手段）によって速度制御
系が構成され、モータ１の回転速度が所定の値に制御さ
れる。 補償器４のメモリ６は、所定のプログラムと定数が格納
されたロム領域（ＲＯＭ：リードオンリーメモリ）と随
時必要な値を格納するラム領域（ＲＡＭ：ランダムアク
セスメモリ）に別れている。演算器５はロム領域内のプ
ログラムに従って所定の動作や演算を行っている。第１
図にそのプログラムの具体的な一例を示す。次に、その
動作について詳細に説明する。 （１）〈回転誤差検出手段〉 まず、演算器５は速度検出器３のフリップフロップ３５
の出力信号ｑを入力し、信号ｑが”Ｈ”となるのを待っ
ている。すなわち、速度検出器３が交流信号ａの（半）
周期を検出し、新しいディジタル信号すを出力するのを
モニタしている。ｑが”Ｉ（”になると、速度検出器３
のディジタル信号すを読み込んで、ディジタル信号すに
対応する速度検出値Ｓ（ディジタル値）に直すと共に、
リセット信号ｒを所定時間″Ｈ”にして速度検出器３の
カウンタ３４とフリップフロップ３５をリセットする。 所定の基準４１！５ｒｅｆから速度検出値Ｓを引いて、
その値をＲ倍（ここに、Ｒば所定の正の定数）し、モー
タ１の現時点での回転誤差Ｅを計算する（Ｅ−Ｒ・（Ｓ
ｒｅｆ　−３）　）。 （２）〈制御信号作成手段〉 後述するメモリ出力値作成手段によるメモリ出力値ｖＯ
と現時点の回転誤差Ｅを所定の比率Ｄ：１　（ここに、
ＤはＯ＜ｎ＝１なる定数で、好ましくはＤ−１）にて演
算合成し、制御信号値Ｙを計算する（Ｙ＝Ｅ十Ｄ・ＶＯ
）。制御信号値ＹをＤ／Ａ変換器７に出力し、Ｙの値に
対応した直流的な電圧（制御信号）に変換する。 （３）〈回転誤差時系列の保存〉 後述の第１のカウント変数１１に対応したメモリ値Ｆ（
１１）に現時点の回転誤差Ｅを格納保存しておく　　（
Ｆ　　（１１）　　−Ｅ）。 （４）〈第１のカウント手段〉 Ｑ（一般に、Ｑは２以上の整数。ここでは、Ｑを３以上
の整数として説明する）をｍａｄ　（法）として、新し
い速度検出値Ｓを得る毎に第１のカウント変数１１をカ
ウントアツプしていく。すなわち、ＴＩ＝１１＋１　　
（１１＋１を新しくＩＩにする）にした後に、１１＝Ｑ
ならばＩ１をＯにリセットする。このような演算をする
ならば、１１は０からＱ−１の間の整数になる。なお、
１１の初期値は０とする。Ｉ１が０ならば（５）、　＜
６）の動作を実行し、１１が１ならば（７）の動作を実
行し、Ｉ１が２ならば（８）の動作を実行し、Ｔ１が０
．１．２でないならば０）の動作に復帰する。 （５）〈第２のカウント手段〉 ｈＬｘ−Ｌ（一般に、Ｎｘは整数、Ｌは４以上の整数。 しかし、Ｎｘが２以上の整数、Ｌが（Ｚｑ／Ｑ）の２以
上の整数倍の整数であることが好ましいので、以後この
ような場合について説明する。）をｍｏｄ　（法）とし
て、第１のカウント変数ＩＩが０になる毎に（新しい速
度検出値ＳをＱ個得る毎に）第２のカウント変数■２を
カウントアツプしていく。すなわち、ｌ２＝１２＋１に
した後に、ｒ２＝ＮｘＬならばＩ２を０にリセットする
。このような演算をするならば、Ｉ２は０からＮｘ　Ｌ
−１の間の整数になる。なお、Ｉ２の初期値はＮＸ■、
−１とする。 （６）〈メモリ出力値作成手段〉 整数ＪはＩ２に等しくＬ　〔Ｊ＝１２）　、ラム領域内
のＬ間隔ずつ離れたＮに個のメモリ値群Ｍ〔Ｊ−ｎＬ　
（ｍｏｄ　　Ｎｘ　Ｌ）　）　　（ｎ＝１．−。 Ｎｘ）を使って、次式によりメモリ出力値■０を作り出
す。 −−−−＋４１ ここに、比率Ｗｎの値は、 ０　＜Ｗｎ　＜　２／Ｎｘ　　（ｎ＝　１．　−・・・
、　　Ｎｘ　）　ｆｉｌであり、さらに、 に Ｗｎ　　＝１／Ｎｘ　　（ｒｉ＝１．　−”・、　　Ｎ
ｘ　　）　　−−−１７１にすると、（４）式はメモリ
値群Ｍ　〔Ｊ−ｎＬ　（ｍｏｄＮｘ　Ｌ））（ｎ＝１．
＝、Ｎｘ　）を単純に加算合成した後にＮｘ　　（整数
）で割ることになり、演算が非常に簡単になる。その後
に、（１１の動作に復帰する。 （７）〈合成誤差作成手段〉 前述の回転誤差時系列の保存動作によってＦ（ｍ）（ｍ
＝０．ｌ、　・・・・・・、Ｑ−１）には連続するＱ個
の回転誤差が保存されている。このなかのＦｄ個（ここ
に、Ｆｄは２以上でＱ以下の整数）の最新の回転誤差Ｆ
　（Ｑ−ｍ）（ｍ＝１．２．−・・・、Ｆｄ）にそれぞ
れ所定の比率Ｂｍ　　（ｍ＝１゜２、・・・・・・、Ｆ
ｄ）を掛けた値を加算合成して、合成誤差Ｅｇを作り出
す。すなわち、 Ｆｄ ここに、計数Ｂｍには Ｂ１１＝ＢＦｄ　−ｍ＋　１　（ｍ＝１．２．−−、Ｆ
ｄ　）−・−−−−−・−（２） なる関係がある。さらに、 Ｆｄ に規格化している。その後に、（１）の動作に復帰する
。 （８）〈更新保存手段〉 メモリ出力値作成手段によるメモリ出力値■０と合成誤
差Ｅｇを１：１の比率にて演算合成して更新値を計算し
、第２のカウント変数１２に対応したラム領域内のメモ
リ値Ｍ　（Ｔ　２）を更新しくＭ　（１２）−Ｅｇ　＋
ＶＯ）　、次の更新時まで格納保存する。その後に、（
１）の動作に復帰する。 このように構成するならば、第２図の負荷１０の生じる
負荷トルク変動の特定の周波数成分に対して極めて強く
なることは、先願の特許と同様である。さらに、本実施
例に示すように、速度検出器が新しい検出信号を得る毎
に制御信号作成手段は新しい制御信号を作り出すように
し、かつ、速度検出器が新しい検出信号をＱ個得る毎に
更新保存手段が１個のメモリ値を更新するようになすな
らば、実質的にメモリ手段に必要とされるメモリ数がＱ
分の１に削減される。すなわち、このようにメモリ数を
削減しても、前述の負荷トルク変動の特定の周波数成分
に対して極めて強くなる効果（回転速度変動が生じない
効果）は保持されている。これは、次のように説明でき
る。Ｌの値を大きくすると、メモリ手段やメモリ出力値
作成手段や更新保存手段の動作によって改善される周波
数成分が速度検出器の検出周波数に較べてかなり低くで
きることがわかった。従って、更新保存手段において利
用する速度検出器の検出信号の頻度をＱ分の１に小さく
しても、上述の改善効果に悪影響を生じないようにでき
るのである。 さらに、本実施例に示したように、連続するＦｄ個の回
転誤差を合成して合成誤差Ｅｇを求め、合成誤差Ｅｇと
メモリ出力値ｖ０の合成値によってメモリ値Ｍ（１２）
を更新するならば、回転誤差に含まれる不要なノイズ成
分によって動作が不安定になることを防止できることが
わかった。これは、回転誤差に含まれるかなり高周波の
変動分の影響が更新保存手段のメモリ値やメモリ出力値
作成手段のメモリ出力値に入り込むことを、合成誤差作
成手段によって防止する効果を得ることかできるからで
ある。また、メモリ手段やメモリ出力値作成手段や更新
保存手段の動作によって改善される周波数成分が速度検
出器の検出周波数に較べてかなり低いことから、合成誤
差作成手段を更新保存手段の前に挿入しても上述の改善
効果への悪影響はほとんどない。 また、メモリ出力値作成手段の動作と合成誤差作成手段
の動作と更新保存手段の動作を速度検出器の検出信号に
関してタイミングをずらせているので、速度検出器の１
検出周期内に必要とされる演算量が少なくなっている。 さらに、メモリ出力値作成手段の動作を１１＝０の時に
行っているので、制御信号作成手段において利用するメ
モリ出力値Ｖ０は遅れなしに変更される。なお、合成誤
差作成手段の動作と更新保存手段の動作を同一のタイミ
ングに行ってもよく、そのような場合には、Ｑ＝２とし
ても実現可能となる。 また、Ｌ＝　（Ｚｑ　／Ｑ）　　・ｋ（ここに、ｋは２
以上の整数）とするならば、モータｌの１回転周期のに
倍の周期の負荷トルク変動による回転速度変動を大幅に
抑制する効果がある。このような効果は、ビデオテープ
レコーダのキャプスタンモータの場合、非常に好ましい
ものである。これについて説明する。キャプスタンモー
タの負荷は磁気テープやピンチローラであるので、負荷
１０の発生する負荷変動はモータ１の回転に同期してい
る成分（モータ１の１回転を基本周期とした周期的な負
荷変動）以外に、モータ１の回転周波数よりも低い周波
数の負荷変動成分が生じることが多い。 このような負荷変動はキャプスタンモータの回転速度変
動の原因であり、テープ速度のワウ・フラツグを生じさ
せる。ところで、このような負荷変動はモータ１の１回
転の周期の整数倍の周期を持つ周期的な変動が多いこと
がわかった。従って、上述の効果によって、負荷トルク
変動によるモータ１の回転速度のかなり低周波の変動分
を効果的に低減できる。なお、ＱはＺｑの約数に限らな
いことを指摘しておく　（たとえば、Ｑ＝にとすれば、
ＱはＺｑに無関係になる）。 第４図に制御系全体の安定性を考慮にいれた補信器４の
プログラム例を示す。ここでは、更新保存手段における
更新値の計算の仕方と、メモリ出力値作成手段における
メモリ出力値の準備の個数と、制御信号作成手段におけ
るメモリ出力値作成手段のメモリ出力値の利用の仕方を
改良している。 次に、その動作について詳細に説明する（全体の構成は
第２図と同じであり、説明を省略する）。 ０υ　〈回転誤差検出手段〉 まず、演算器５は速度検出器３のフリップフロップ３５
の出力信号ｑを入力し、信号ｑが”Ｈ”となるのを待っ
ている。すなわち、速度検出器３が交流信号ａの（半）
周期を検出し、新しいディジタル信号すを出力するのを
モニタしている。ｑが１１”になると、速度検出器３の
ディジタル信号すを読み込んで、ディジタル信号すに対
応する速度検出値Ｓ（ディジタル値）に直すと共に、リ
セット信号ｒを所定時間”Ｈ”にして速度検出器３のカ
ウンタ３４とフリップフロップ３５をリセットする。所
定の基準値Ｓ　ｒｅｆから速度検出値Ｓを引いて、その
値をＲ倍（ここに、Ｒは所定の正の定数）し、モータ１
の現時点での回転誤差Ｅを計算する（Ｅ＝Ｒ・（Ｓｒｅ
ｆ　−３）　）。 ０２１〈制御信号作成手段〉 後述するメモリ出力値作成手段によるメモリ出力値■０
と現時点の回転誤差Ｅを所定の比率Ｄ＝１にて演算合成
し、制御信号値Ｙを計算する（Ｙ＝Ｅ＋Ｄ・ＶＯ）。制
御信号値Ｙｔ−Ｄ／Ａ変換器７に出力し、Ｙの値に対応
した直流的な電圧（制御信号）に変換する。 （１３）　　＜回転誤差時系列の保存〉後述の第１のカ
ウント変数１１に対応したメモリ値Ｆ（１１）に現時点
の回転誤差Ｅを格納保存しておく　　（Ｆ　ＣＩ　１）
　＝Ｂ）。 ａ４１〈第１のカウント手段〉 Ｑをｍｏｄ　（法）として、新しい速度検出値Ｓを得る
毎に第１のカウント変数１１を力うントアソプしていく
。１１がＱａ（ここに、ＱａはＱよりも小さい整数）に
等しくなるとメモリ出力値■０を後述のＶ　（Ｐｘ　］
に変更し、１１がＱａに等しくない場合にはこのような
変更動作を行わない。 これにより、Ｉｌ＜Ｑａの範囲ではＶＯ＝Ｖ（Ｐｘ−１
〕　（後述）になり、１１≧Ｑａの範囲ではＶＯ＝Ｖ　
（Ｐｘ　）になっている。さらに、ＩＩが０ならば０５
１，０１の動作を実行し、■１が１ならばθηの動作を
実行し、！１が２ならばａ呻の動作を実行し、１１がＯ
，１，２でないならば０υの動作に復帰する。 ０勺　〈第２のカウント手段〉 Ｎに　・Ｌをｍｏｄ　（法）として、第１のカウント変
数１１が０になる毎に（新しい速度検出値ＳをＱ個得る
毎に）第２のカウント変数１２をカウントアツプしてい
く。 １１１９＜メモリ出力値作成手段〉 レジスタ変数Ｖ（ｍ＋１）の内容をＶ　（ｍ）に順番に
転送した後に（ｍ−０，１，・・・・・・、ＰＸ’−１
）、ＮｘＬをｍｏｄとして第２のカウント変数■２にＰ
ｘ　　（ここに、Ｐｘは１以上で３以下の整数であり、
Ｐｘ＝１が好ましい）を足した整数Ｊを計算する〔Ｊ＝
１２＋Ｐｘ　　（ＩＩＩｏｄ　　Ｎｘ　Ｌ）　）。 ラム領域内のメモリ値群Ｍ　〔Ｊ−ｎＬ　（ｓｏｄ　　
ＮｘＬ））（ｎ＝１．・・・・・・、Ｎｘ）を使って次
の式によって計算される最新のメモリ出力値をＶ　（Ｐ
ｘ　）に入れる。 （ｍｏｄ　　Ｎｘ　Ｌ）　）　・−−−−−−−＋８）
ここに、Ｗｎの値（５）、　＋６１式および（７）式を
満たしている。すなわち、Ｖ（Ｐｘ）からＶ　（０）に
連続すするＰｘ＋１個のメモリ出力値群を得る。このと
き、Ｖ（Ｐｘ）を計算する時の（８）式中の整数ＪをＪ
ｌとし、■

〔０〕を計算する時の（８）式中の整数Ｊを
Ｊ２とすると、Ｊ１＝Ｊ２＋Ｐｘの関係がある。次に、
制御信号作成手段において最初に利用されるメモリ出力
値■０をＶ　（Ｐｘ−１３にする（ＶＯ＝Ｖ　（Ｐｘ−
１）、その後に、０１）の動作に復帰する。 面　≦合成誤差作成手段〉 前述の回転誤差時系列の保存動作によってＦ（ｍ）（ｍ
＝０．１．−、Ｑ−１）には連続するＱ個の回転誤差が
保存されている。このなかのＦｄ個の最新の回転誤差Ｆ
　（Ｑ−ｍ）（ｍ＝１゜２、・・・・・・、Ｆｄ）にそ
れぞれ所定の比率Ｂｍ　　（ｍ＝１，２、……、Ｆｄ）
を掛けた値を加算合成して、合成誤差Ｅｇを作り出す（
（１１，（２１，（３１式〕。 その後に、ａυの動作に復帰する。 ａ匂　〈更新保存手段〉 レジスタ変数）（（ｍ＋１３の内容をＸ　（ｍ）に順番
に転送した後に（ｍ＝０．１．２．・・・・・・、２Ｋ
ｄ　−１）　、Ｘ　（２Ｋｄ　）（ここに、Ｋｄは整数
であり、Ｋｄ＝３が好ましい）にメモリ出力値作成手段
によって作成された古いメモリ出力値Ｖ

〔０〕と合成誤
差Ｅｇを１：１の比率にて演算合成した合成値を入れる
（Ｘ　（２Ｋｄ　）　−Ｅｇ　＋Ｖ〔Ｏ〕）。すなわち
、Ｘ（２Ｋｄ）からＸ

〔０〕に連続する２Ｋｄ＋１個の
加算値（メモリ出力値と合成誤差の加算値）を得る。Ｎ
ｘ　Ｌをｎｏｄとして第２のカウント変数Ｉ２からＫｄ
を引いた整数Ｋを計算する（Ｋ＝　１２−Ｋｄ　　（ｎ
ｏｄ　　Ｎｘ　Ｌ）　）。 次に、Ｘ　（ｍ）に所定の正の比率Ｃｍ　　（ｍ＝ｏ。 １、・・・・・・、２Ｋｄ）を掛けた値を加算合成した
新しい更新値を得て、ラム領域内のメモリ値Ｍ　（Ｋ）
として次の更新時まで格納保存する。すなわち、とする
。ここに、比率Ｃｍには次の関係がある。 Ｃｍ　＝Ｃ２Ｋｄ　−ｍ　（ｍ＝ｏ、１．　・＝−、Ｋ
ｄ　）−・−・−・αφ その後に、０υの動作に復帰する。 本実施例のように、更新保存手段に加重平均を取る演算
を挿入したり、制御信号作成手段において使用するメモ
リ出力値作成手段の第一のメモリ出力値ＶＯ（Ｖ　（Ｐ
ｘ　）　）と更新保存手段において使用するメモリ出力
値作成手段の第二のメモリ出力値Ｖ　（０）の間に所定
のズレ（Ｖ　（Ｐｘ　）が■

〔０〕よりも進んでいる）
を設けるならば、制御系全体の動作も安定になることを
確認した。特に、その利用タイミングに関係するＰｘや
ＱａＯ値は合成誤差作成手段の演算項数Ｆｄに深く関係
し、（ＱＰｘ　−Ｑａ　）　≧（Ｑ−ｚｒｄ）／２にし
たほうが良いこともわかった。これは、メモリ出力値作
成手段の同一のメモリ出力値（たとえば、Ｖ〔Ｏ〕）の
更新保存手段における利用タイミングに較べて制御信号
作成手段における利用タイミングを、速度検出器の検出
回数に換算したときに、（Ｑ十Ｆｄ　）／２回以上早く
することを意味する。 また、本実施例の示すように、メモリ出力値作成手段の
動作や合成誤差作成手段の動作や更新保存手段の動作の
中に転送や乗算を多数含んでいる場合には、速度検出器
の１検出周期内に必要とされる演算量が少なくなる効果
が大きい。 第５図に制御系全体の安定性を考慮にいれた補償器４の
他のプログラム例を示す。ここでは、メモリ出力値作成
手段におけるメモリ出力値の計算の仕方おび準備の個数
と、制御信号作成手段におけるメモリ出力値作成手段の
メモリ出力値の利用の仕方を改良している。次に、その
動作について詳細に説明する（全体の構成は第２図と同
じであり、説明を省略する）。 （２１）　＜回転誤差検出手段〉 まず、演算器５は速度検出器３のフリップフロップ３５
の出力信号ｑを人力し、信号ｑが”Ｈ”となるのを待っ
ている。すなわち、速度検出器３が交流信号ａの（半）
周期を検出し、新しいディジタル信号すを出力するのを
モニタしている。ｑが”　Ｈ”になると、速度検出器３
のディジタル信号すを読み込んで、ディジタル信号すに
対応する速度検出値Ｓ（ディジタル値）に直すと共に、
リセット信号ｒを所定時間”Ｉ（”にして速度検出器３
のカウンタ３４とフリップフロップ３５をリセットする
。所定の基準値Ｓ　ｒｅｆから速度検出値Ｓを引いて、
その値をＲ倍（ここに、Ｒは所定の正の定数）し、モー
タ１の現時点での回転誤差Ｆを計算する（Ｅ＝Ｒ・（Ｓ
ｒｅｆ　−３）　）。 （２２）　＜制御信号作成手段〉 後述するメモリ出力値作成手段によるメモリ出力値■０
と現時点の回転誤差Ｅを所定の比率Ｄ：１にて演算合成
し、制御信号値Ｙを計算する（Ｙ＝Ｅ＋Ｄ　−ＶＯ）。 制御信号値ＹをＤ／Ａ変換器７に出力し、Ｙの値に対応
した直流的な電圧（制御信号）に変換する。 （２３）　＜回転誤差時系列の保存〉 後述の第１のカラ刈変数■１に対応したメモリ値Ｆ　（
１１）に現時点の回転誤差Ｅを格納保存しておく　　（
Ｆ　　（Ｉ　ｌ’１−Ｅ）。 （２４）　＜第１のカウント手段〉 ＱをｍｏｄＣ法）として、新しい速度検出値Ｓを得る毎
に第１のカウント変数１１をカウントア・ノブしていく
。１１がＱａ　　（ここに、Ｑａ　＆よＱ、、Ｊ′、り
も小さい整数）に等しくなるとメモリ出力（直■０を後
述のＶ　（Ｐｘ　）に変更し、１１がＱａ’４こ等しく
ない場合にはこのような変更動作を行わな％ｓ０これに
より、■ｌ＜Ｑａの範囲ではＶＯ＝Ｖ（ＰＸ−１〕　（
後述）になり、１１≧Ｑａの範囲で（まＶＱ＝Ｖ　（Ｐ
ｘ　〕になっている。さらに、１１力（０ならば（２５
）、　（２６）の動作を実行し、１１力＜１ならば（２
７）の動作を実行し、１１が２なら＆；！：（２８）の
動作を実行し、１１が０．１．２でなｐｚならｂｘ（２
１）の動作に復帰する。 （２５）　＜第２のカウント手段〉 ＮＸ　−Ｌをｍｏｄ　（法）として、第１のカウント変
数■１が０になる毎に（新しい速度検出値ＳをＱ個得る
毎に）第２のカウント変数Ｉ２をカウントアンプしてい
く。 （２６）　＜メモリ出力値作成手段〉 レジスタ変数Ｘ（ｍ＋１）の内容をＸ　（ｍ）に順番に
転送した後に（ｍ−０，１，２，・・・・・・、２Ｋｄ
　−１）　、Ｎｘ　Ｌをｌｌ１Ｏｄとして第２のカウン
ト変数１２にＰｘ　＋Ｋｄ　　（Ｐｘは１以上で３以下
の整数であり、Ｋｄは１以上の整数）を足した整数Ｊを
計算する［Ｊ＝Ｉ２＋Ｐｘ　＋Ｑｘ　　（ｍｏｄ　　Ｎ
ｘＬ））。ラム領域内のＮＸ個のメモリ値群Ｍ〔Ｊ−ｎ
Ｌ　（ｍｏｄ　　Ｎｘ　Ｌ）　）　　（ｎ＝１．−＝、
　Ｎｘ　）を使って次式によって算出した算出値をＸ（
２Ｋｄ）に入れる。 （ｍｏｄＮｘ　Ｌ）　）　−−−−−−−−０２１ここ
に、Ｗｎの値は＋５１．１６１式および（７）式を満た
している。すなわら、Ｘ［２Ｋｄ）からＸ

〔０〕に連続
する２Ｋｄ＋１個の算出値（１１重陽子つ離れたＮＸ個
のメモリ値から求めた算出値）を得ている。次に、レジ
スタ変数Ｖ（ｍ＋１）の内容をＶ（ｍ）に順番に転送し
た後に（ｍ＝ｏ、ｌ　・・・・・・。 Ｐｘ　−１）　、Ｘ　（ｍ）（ｍ＝０．１．−−．２Ｋ
ｄ　）に所定の正の比率Ｃｍ　　（ｍ−０，１，−，２
Ｋｄ　）を掛けた値を加算合成した最新のメモリ出力値
を得て、Ｖ（Ｐｘ）に入れる。 ここに、比率Ｃｍに番よ（１０１．０１１式の関係があ
る。 すなわち、Ｖ（Ｐｘ）からＶ

〔０〕に連続するＰＸ＋１
個のメモリ出力値を得ている。このとき、実質的にＶ　
（Ｐｘ　）を計算する時の０２）式中の整数ＪをＪｌと
し、実質的に■

〔０〕を計算する時の（１２１式中の整
数ＪをＪ２とすると、Ｊｌ−Ｊ２＋Ｐｘの関係がある。 すなわち、Ｖ（Ｐｘ〕とｖ

〔０〕の間には整数Ｐ×に対
応したズレがある。次に、メモリ出力値ＶＯをＶ　（Ｐ
ｘ　−１）　ニする（ＶＯ−Ｖ（ＰＸ　　ｌ））。その
後に、（２１）の動作に復帰する。 （２７）　＜合成誤差作成手段〉 前述の回転誤差時系列の保存動作によってＦ（ｍ）（ｍ
−０，１，・−・・、Ｑ−１）には連続するＱ個の回転
誤差が保存されている。このなかのＦｄ個の最新の回転
誤差Ｆ　（Ｑ−ｍ）（ｍ＝１゜２、・・・・・・、Ｆｄ
）にそれぞれ所定の比率Ｂｍ　　（ｍ＝１．　２、……
、Ｆｄ）を掛けた値を加算合成して、合成誤差Ｅｇを作
り出す（（１１，＋２１．　ｆ３１式〕。 その後に、（２１）の動作に復帰する。 （２Ｂ）　＜更新保存手段〉 メモリ出力値作成手段によって作成された古いメモリ出
力値■

〔０〕と合成誤差Ｅｇを１：１の比率にて演算合
成して更新値を計算し、第２のカウント変数１２に対応
したラム領域内のメモリ値Ｍ（１２）を更新しくＭ　（
１２）　−Ｅｇ　＋Ｖ　（０）　）、次の更新時まで格
納保存する。その後に、（２１）の動作に復帰する。 本実施例のように、メモリ出力値作成手段に加重平均を
取る演算および複数個のメモリ出力値を準備する演算を
挿入し、制御信号作成手段において使用するメモリ出力
値作成手段の第一・のメモリ出力値Ｖｏ　　（Ｖ　（Ｐ
ｘ　）　）と更新保存手段において使用するメモリ出力
値作成手段の第二のメモリ出力値Ｖ

〔０〕の間に所定の
ズレ（Ｖ　（Ｐｘ　）がＶ

〔０〕よりも進んでいる）を
設けておくと、制御系全体の動作も安定になる。この場
合も、（ＱＰｘ　−Ｑａ　）≧（Ｑ＋Ｆｄ　）／２にす
るほうが良い。 なお、比率ＷｎやＣｍによる演算は上記の形に限られる
ものではなく、上記プログラムの内容を実質的に実現す
るものであればよく、各種の等価的な式変形が可能であ
ることは言うまでもない。 また、新しい回転誤差が得られた時に、最初に制御信号
作成手段による新しい制御信号の出力動作を行い、その
後に、メモリ出力値作成手段によって次のサンプリング
時点で使用するメモリ出力値を計算するようになすなら
ば、メモリ出力値作成手段の演算時間を長くとれると共
に、制御信号の出力までの時間遅れを短くできるので、
制御系の安定性を確保し易い。 前述の各実施例では、速度検出器によってモータの回転
速度のみを検出するようにしたが、これ以外にモータの
回転位相を周知の位相検出器によって検出し、その両者
を合成して回転誤差としてもよく、本発明に含まれるこ
とは言うまでもない。 また、補償器の出力をディジタル信号やＰＷＭ信号（パ
ルス幅変調信号）にしたり、電力増幅器（駆動手段）の
出力信号をＰＷＭ信号にしてもよい。また、モータにブ
ラシレス直流モータを用いても良い。さらに、補償器を
ＰＬＡ（プログラマブル・ロジック・アレイ）等により
完全なハードうエアによって構成し、前述のプログラム
による動作と同じ動作をおこなわせるようにしてもよい
。 また、アナログ的な演算素子を利用するようにしてもよ
い。その他、本発明の主旨を変えずして種々の変更が可
能である。 発明の効果 本発明のモータの速度制御装置は、メモリ数と演算時間
を大幅に削減しながらも、特定の周波数に於て極めて良
好な制御特性を有し、負荷トルクの変動による回転速度
の変動が大幅に低減されている。従って、本発明に基づ
き、ビデオテープレコーダのキャプスタンモータを構成
するならば、高性能なモータの速度制御装置を経済的に
構成できる。

【図面の簡単な説明】

第１図は第２図の補償器の内蔵プログラムの一例を表す
フローチャート図、第２図は本発明の実施例の全体の構
成を表す構成図、第３図は第２図の速度検出器の具体的
な構成例を表す構成図、第４図は本発明の補償器の内蔵
プログラムの他の例を表すフローチャート図、第５図は
本発明の補償器の内蔵プログラムの他の例を表すフロー
チャート図である。 ■・・・・・・モータ、２・・・・・・回転センサ、３
・・・・・・速度検出器、４・・・・・・補償器、５・
・・・・・演算器、６・・・・・・メモリ、７・・・・
・・Ｄ／Ａ変換器、８・・・・・・電力増幅器、１０・
・・・・・負荷。 Ｂ

Claims (12)

【特許請求の範囲】
1. （１）モータの回転速度に応じた周期の交流信号を生じ
   る回転センサと、前記回転センサの交流信号により前記
   モータの１回転当たり複数回の検出を行う速度検出手段
   と、前記速度検出手段の検出信号にもとずき制御信号を
   作り出す補償手段と、前記補償手段の制御信号に応じて
   前記モータを駆動する駆動手段とを具備し、 前記補償手段は、前記速度検出手段の検出信号に応動し
   た回転誤差を得る回転誤差検出手段と、４個以上のメモ
   リ値を格納するメモリ手段と、前記メモリ手段に格納さ
   れている少なくとも１個のメモリ値を使ってメモリ出力
   値を作り出すメモリ出力値作成手段と、前記回転誤差検
   出手段の複数個の回転誤差を合成した合成誤差を作り出
   す合成誤差作成手段と、前記メモリ出力値作成手段のメ
   モリ出力値と前記合成誤差作成手段の合成誤差を演算合
   成した値に対応した更新値によって前記メモリ手段のメ
   モリ値を実質的に順番に更新保存する更新保存手段と、
   前記メモリ出力値作成手段のメモリ出力値と前記回転誤
   差検出手段の回転誤差を演算合成して前記制御信号を作
   り出す制御信号作成手段とを有し、 前記速度検出手段が新しい検出信号を得る毎に前記制御
   信号作成手段は新しい制御信号を作り出し、前記速度検
   出手段が新しい検出信号をＱ個（ここに、Ｑは２以上の
   整数）得る毎に前記更新保存手段は実質的に１個のメモ
   リ値を更新し、かつ、少なくとも前記メモリ出力値作成
   手段の動作と前記更新保存手段の動作は前記速度検出手
   段の検出信号のタイミングに関して実質的に異なってい
   ることを特徴とするモータの速度制御装置。
2. （２）メモリ手段はＮｘＬ個（ここに、Ｎｘは１以上の
   整数は、Ｌは４以上の整数）のメモリ値群Ｍ〔０〕から
   Ｍ〔ＮｘＬ−１〕を格納し、更新保存手段は順次Ｍ〔０
   〕、Ｍ〔１〕、……、Ｍ〔ＮｘＬ−１〕の順に更新して
   いくことを特徴とする特許請求の範囲第（１）項記載の
   モータの速度制御装置。
3. （３）Ｎｘ≧２となし、メモリ出力値作成手段がメモリ
   手段のＬ間隔ずつ離れたメモリ値群Ｍ〔Ｊ−ｎＬ（ｍｏ
   ｄ　ＮｘＬ）〕（ｎ＝１、……、Ｎｘ）（ここに、Ｊは
   整数）を演算合成した値に実質的に対応したメモリ出力
   値を算出するようになされたことを特徴とする特許請求
   の範囲第（２）項記載のモータの速度制御装置。
4. （４）速度検出手段がモータの１回転あたりＺｑ回（こ
   こに、Ｚｑは２以上の整数）の検出信号を得るようにな
   されているときに、Ｌ＝（Ｚｑ／Ｑ）・ｋ（ここに、ｋ
   は２以上の整数で、Ｌを整数となす値）にしたことを特
   徴とする特許請求の範囲第（２）項記載のモータの速度
   制御装置。
5. （５）メモリ出力値作成手段は、メモリ手段のＮｘ個の
   メモリ値Ｍ〔Ｊ−ｎＬ（ｍｏｄ　ＮｘＬ）〕（ｎ＝１、
   ……、Ｎｘ）（ここに、Ｊは整数）を使って算出した算
   出値を求め、さらに、前記整数Ｊに関して連続する複数
   個の前記算出値にそれぞれ所定の比率を掛けた値を加算
   合成してメモリ出力値としたことを特徴とする特許請求
   の範囲第（２）項記載のモータの速度制御装置。
6. （６）更新保存手段は、メモリ出力値作成手段のメモリ
   出力値と合成誤差作成手段の合成誤差を加算した加算値
   を求め、連続する複数個の前記加算値にそれぞれ所定の
   比率を掛けた値を加算合成した値を新しい更新値として
   メモリ手段のメモリ値に保存格納するようにしたことを
   特徴とする特許請求の範囲第（２）項記載のモータの速
   度制御装置。
7. （７）合成誤差作成手段は、連続するＦｄ個（ここに、
   Ｆｄは２以上でＱ以下の整数）の回転誤差に所定の比率
   Ｂｍ（ｍ＝１、２、……、Ｆｄ）を掛けて加算合成した
   合成誤差を作り出していることを特徴とする特許請求の
   範囲第（２）項記載のモータの速度制御装置。
8. （８）Ｂｍ＝ＢＦｄ−ｍ＋１（ｍ＝１、２、……、Ｆｄ
   ）としたことを特徴とする特許請求の範囲第（７）項記
   載のモータの速度制御装置。
9. （９）速度検出手段の検出回数に換算したときに、メモ
   リ出力値作成手段のメモリ出力値の制御信号作成手段に
   おける利用タイミングが更新保存手段における利用タイ
   ミングよりも（Ｑ＋Ｆｄ）／２回以上早いことを特徴と
   する特許請求の範囲第（７）項記載のモータの速度制御
   装置。
10. （１０）メモリ出力値作成手段の動作を先に行い、その
    後に、更新保存手段の動作を行うことを特徴とする特許
    請求の範囲第（１）項記載のモータの速度制御装置。
11. （１１）メモリ出力値作成手段の動作と合成誤差作成手
    段の動作と更新保存手段の動作は速度検出手段の検出信
    号のタイミングに関して実質的にすべて異なっているこ
    とを特徴とする特許請求の範囲第（１）項記載のモータ
    の速度制御装置。
12. （１２）メモリ出力値作成手段の動作を先に行い、次に
    、合成誤差作成手段の動作を行い、その後、更新保存手
    段の動作を行うことを特徴とする特許請求の範囲第（１
    １）項記載のモータの速度制御装置。