DE2841123A1

DE2841123A1 - Digitale servovorrichtung, insbesondere fuer videobandgeraete

Info

Publication number: DE2841123A1
Application number: DE19782841123
Authority: DE
Inventors: Masahiko Mawatari; Masaaki Tamura
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1977-09-21
Filing date: 1978-09-21
Publication date: 1979-03-22
Also published as: DE2841123C2; GB2005871B; US4278924A; JPS5447610A; JPS6149735B2; GB2005871A

Description

Henkel, Kern, Feiler & Hänzel PatesitaBiwäSte

— f

\9 - Registered Representatives

before the

European Patent Office

Tokyo Shibaura Denki Kabushiki Kaisha, Möhlstraße 37

Kawasaki-shi, Japan D-8Ü00 München 80

Tel.: 089/982085 87

lelex: 052980? hnkld Telegramme- ellipsoid

2 1. Sep. 1978

53Ρ35Π-3

Digitale Seryovorrich Lung/ insbesondere für Videobandgeräte

Die Erfindung betrifft eine digitale Servovorrichtung zur Regelung der Drehzahl bei einem Videobandgerät o.dgl.

Ein normales Bild- oder Videobandgerät (VTR) enthält eine automatische Frequenzregelschaltung (AFC) zur Stabilisierung der Drehung eines Magnetkopfes und einer Banditransport) rolle sowie eine automatische Phasenregelschaltung (APC), um die Drehung von Magnetkopf und Bandrolle mit einem Aufzeichnung/Wiedergabesignal zu synchronisieren. Bei einem AFC/APC-Servomechanismus mit dem in Figur 1 dargestellten Grundaufbau wird üblicherweise e.in Analogsignal benutzt.

Der Servomechanismus vermag eine Magnetkopf-Drehphasensteuerung durchzuführen. Die Rotations- oder Drehphase eines Motors zum Drehen des Magnetkopfes wird dabei durch zwei Drehphasendetektoren 11 und 12 abgegriffen.

9 0 9 8 12/1093

L 2841V3

— Γ" -

Diese, in einer festen Position angeordneten Detektoren 11 und 12 besitzen dieselbe Konstruktion wie der Magnetkopf. Wenn eine Scheibe oder Platte eines Magnetkopfmotors 10 in Drehung versetzt wird, so daß ein an der Platte vorgesehener Permanentmagnet in Gegenüberstellung zum Detektor gelangt, erzeugt der Detektor Tachosignale. Die Tachosignale, d.h. Meßsignale, werden über Verstärker 13 und 14 an die Setz- und Rückstellklemmen eines Flip-Flops 15 angelegt. Infolgedessen erscheinen die Ausgangssignale des Flip-Flops 15 beim jedesmaligen Anlegen der Tachosignale an das Flip-Flop 15 als sich wiederholende, invertierte und nicht-invertierte Impulse gemäß Fig. 2F. Das Ausgangssignal des Flip-Flops 15 wird einem monostabilen Multivibrator 16 eingegeben, durch den es zu Rechteckwellen (T2 gemäß Fig. 2E) mit einem vorbestimmten Abfallintervall geformt wird. Das Ausgangssignal des Multivibrators 16 wird an einen Referenz- bzw. Bezugssignalgenerator 17 angelegt, dessen Ausgangssignal die Trapezform gemäß Fig. 2D besitzt und einer Vergleich/Abtastschaltung 18 eingespeist wird. Außerdem liefert ein Abtastimpulsgenerator 19 einen Abtastimpuls zur Vergleich/ Abtastschaltung 18-f, Der die Wellenform gemäß Fig. 2C besitzende Abtastimpuls wird dadurch erhalten, daß ein Vertikalsynchronisiersignal (vergl. Fig. 2A) als Bezugssignal einer Zeiteinsteil- bzw. -regelvorrichtung 20 eingegeben wird, um einen Zeitsteuer- bzw. Taktimpuls gemäß Fig. 2B zu erhalten, und dann dieser Taktimpuls dem Probeentnahme impulsgenerator 19 eingespeist wird. Ein Teil des schrägen Flankenabschnitts des trapezförmigen Bezugssignals gemäß Fig. 2D wird getastet, und es wird ein Phasenvergleich zwischen dem so -getasteten Signal und dem Probeentnahme signal gemäß Fig. 2C durchgeführt, um eine Spannung entsprechend diesem Phasenunterschied zu erzeugen. Die Spannung wird durch einen Haltekreis 21 gehalten. Dies bedeutet, daß die vom Haltekreis 21 gehaltene Spannung einen

909812/109^

Phasenunterschied zwischen der Drehphase des Magnetkopfmotors 10 und der Phase eines Vertikalsynchronisiersignals des Fernsehsignals darstellt, das bei der Drehung des Magnetkopfmotors 10 wiedergegeben wird. Das Ausgangssignal des Haltekreises 21 wird über eine aus einem Tiefpaßfilter bestehende Frequenzkompensierschaltung 2 2 einem Motors teuerkreis 23 zugeführt, durch den die Drehung oder Drehzahl des Kopfmotors 10 gesteuert wird.

Da ein Analogsignal als Reglerdaten (control data) benutzt wird, ist der Betriebspunkt der Servovorrichtung mit dem beschriebenen Aufbau Änderungen aufgrund von Temperaturänderungen und Änderungen der Stromversorgung unterworfen, während seine Regelschleife (control loop) durch äußere Störeinflüsse gestört wird. Bei dieser Vorrichtung ist somit die Genauigkeit schwierig zu verbessern. Außerdem werden ein Kondensator großer Kapazität in der Halteschaltung, ein monostabiler Multivibrator usw. benötigt, wodurch sich die Zahl der äußeren Elemente bei Ausbildung der Servovorrichtung als integrierter Schaltkreis vergrößert, so daß diese Vorrichtung für die Auslegung als kompakte Einheit ungeeignet ist.

Als Lösung für diese Probleme ist eine Schaltung zur Messung einer Regelgröße (control amount) unter Verwendung eines Digitalsignals vorgesehen. Figur 3 veranschaulicht eine (bisherige) Vorrichtung zur Messung einer Regelgrösse einer AFC-Regelschleife bei einem Bandrollen-Antriebssystem.

Die Setzklemme S eines Flip-Flops 32 ist mit dem Ausgang eines Schieberegisters 31 verbunden. Die ..Rückstellung des Flip-Flops 32 erfolgt durch das an das Schieberegister 31 angelegte Tachosignal. Das Ausgangssignal des Flip-Flops 32 öffnet und schließt eine Takttorschaltung 34 am Eingang eines Zählers 33. Der Zähler 33 ist ein Binärzähler, wobei

909812/10 93

die Daten entsprechend der Zählung dieses Zählers in Binärform einer Verriegelungsschaltung 35 zugeführt werden, deren Ausgangssignal einem Digital/Analog-Wandler 36 eingegeben und in diesem in eine Analoggröße umgesetzt wird. Die so umgesetzte Analogregelgröße wird über die Frequenzkompensierschaltung 22 und den Motorsteuerverstärker 23 an den Motor 10 angelegt. Das Schieberegister 31 bewirkt die übertragung der Tachosignale in Abhängigkeit von den Taktimpulsen gleichzeitig mit dem Rückstellen des Flip-Flops 32, so daß die Torschaltung 34 geschlossen wird. Die Zählerschaltung 33 wird durch einen Freimach- oder Löschimpuls von einer Ausgangsklemme freigemacht. Anschließend wird das Ausgangssignal des Flip-Flops 32 mit einer Phasenverzögerung invertiert. Infolgedessen wird die Torschaltung 34 geöffnet, und der Zähler 33 zählt die Taktimpulse vom Ausgangszustand (von Anfang) an, bis das nächste Tachosignal an das Schieberegister 31 angelegt wird. Die Zähldaten des Zählers werden in der Verriegelungsschaltung 35 durch einen von einer Ausgangsklemme 38 des Schieberegisters 31 abgegebenen Verriegelungsimpuls verklinkt (latched). Die so verklinkte oder verriegelte Zahl wird durch den Digital/Analog-Wandler 36 in ein Analogsignal umgesetzt. Die beschriebene Servovorrichtung benötigt eine große Zahl von Regelgrößen-Meßelementen (AFC- und -APC-Schaltungen für die Platte, AFC- und APC-Schaltungen für Band(transport)rolle) und somit insgesamt eine größere Zahl von Bauteilen.

Außerdem ergeben sich hierbei komplizierte Zählersteuerung oder -regelung und Unterscheidungsregelung (discrimination control).

Aufgabe der Erfindung ist damit die Schaffung einer digitalen Servovorrichtung, welche die Regeldaten oder -größen in Digitaldaten oder -größen umwandelt und dadurch eine

909812/1093

Drift aufgrund von Änderungen der Temperatur und der Stromversorgung zwecks Gewährleistung eines genauen Abtastens und Haltens verhindert, welche Störeinflüsse zu unterdrükken vermag, welche sich zur Ausbildung als integrierter Halbleiterschaltkreis (IC) und somit als kompakte Einheit eignet und bei welcher die Zahl der erforderlichen Elemente oder Bauteile verringert ist.

Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.

Mit der Erfindung wird eine digitale Servovorrichtung geschaffen, die gekennzeichnet ist durch einen auf Taktimpulse ansprechenden Binärzähler zur Lieferung eines Zählungsausgangs in Binärform, eine an den Binärzähler angeschlossene erste Speicherschaltung zur Speicherung des Zählungsausgangs bei Eingang eines ersten Verriegelungsimpulses, eine mit der ersten Speicherschaltung verbundene zweite Speicherschaltung zur Speicherung eines Ausgangssignals der ersten Speicherschaltung bei Eingang des ersten Verriegelungsimpulses und eine an die beiden Speicherschaltungen angeschlossene Datenverarbeitungsschaltung zur Berechnung einer Regelgröße aus dem Unterschied zwischen den Ausgangsdaten von erster und zweiter Speicherschaltung.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer bisherigen analogen Servovorrichtung,

Fig. 2 ein Wellenformdiagramm für die Teile der Vorrichtung nach Fig. 1, wobei Fig. 2A die Wellenform eines an eine Zeiteinstellschaltung angelegten Bezugssignals, Fig. 2B die Wellenform eines Ausgangssignals der Zeiteinstellschaltung gemäß Fig. 1, Fig. 2C die

909812/1093

Wellenform des Ausgangssignals eines Probeentnahmeii^iulsgenerators gemäß Fig. 1, Fig. 2D die Wellenform des Ausgangssignals eines Bezugssignalgenerators gemäß Fig. 1, Fig. 2E die Wellenform des Ausgangssignals eines monostabilen Multivibrators gemäß Fig. 1 und Fig. 2F die Wellenform des Ausgangs signals eines Flip-Flops gemäß Fig. 1 zeigen/

Fig. 3 ein Blockschaltbild einer bisherigen Impulsintervall-Meßschaltung,

Fig. 4 ein Schaltbild einer Ausführungsform einer Impulsintervall-Meßschaltung in einer AFC-Regelschleife,

Fig. 5 ein Schaltbild einer Datenverarbeitungsschaltung zur Verarbeitung eines Ausgangssignals der Schaltung nach Fig. 4,

Fig. 6 ein Schaltbild einer Impulsphasen-Meßschaltung in einer APC-Regelschleife,

Fig. 7 ein Zeitsteuerdiagramm zur Erläuterung -der Arbeitsweise der digitalen Servovorrichtung,

Fig. 8 ein Schaltbild einer Ausführungsform eines Blind-(dummy) bzw. Pseudovertikalsynchronisiersignal-Generators,

Fig. 9 ein Schaltbild einer anderen Ausführungsform des Rechenschaltungsabschnitts ,

Fig.10 ein Zeitsteuerdiagramm zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 9,

Fig.11 ein Signalwellenformdiagramm zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 9,

909812/1093

Fig. 12 ein Blockschaltbild einer anderen Ausführungsform des Pseudovertikalsynchronisiersignal-Generators,

Fig. 13 ein Blockschaltbild mit Platten- und Bandrollen-AFC- und -APC-Regelschleifen bei einer Servovorrichtung für ein Videobandgerät unter Anwendung des Rechenschemas nach Fig. 5 und

Fig. 14 ein Blockschaltbild eines in den Platten-AFC- und -APC-Regelschleifen einer Videobandgerät-Servovorrichtung verwendeten .Zeitdifferenz-Datenverarbei tungssystems.

Die Figuren 1 bis 3 sind eingangs bereits erläutert worden.

Figur 4 veranschaulicht eine Scheiben- bzw. Platten-Servovorrichtung für den Magnetkopf eines Bild- bzw. Videobandgeräts. Bei dieser Servovorrichtung wird das Zeitintervall der Tachosignale zur Steuerung oder Regelung der Drehzahl des Plattenmotors gemessen. Diese Messung stützt sich auf die Tatsache, daß bei niedriger Drehzahl des Motors ein größeres Zeitintervall vorliegt und umgekehrt. Um daher die Drehzahl des Motors konstant zu halten, braucht nur das Zeitintervall gesteuert bzw. geregelt zu werden. Dabei wird ein Taktimpuls an eine Eingangsklemme 41 angelegt, und ein Platten-Tachosignal wird einer Eingangsklemme 42 zugeführt. An die Eingangsklemme 41 ist ein Binärzähler 45 angeschlossen, welcher die Taktimpulse zählt und einen Zählausgang in vorbestimmter Zeit- oder Taktsteuerung liefert. Die Eingangsklemme 42 ist über Umsetzer 43 und 44 mit den Verriegelungsimpuls-Eingangsklemmen zweier Verriegelungsschaltungen 46 bzw. 47 verbunden. Die erste Verriegelungsschaltung 46 besitzt eine Konfiguration mit derselben Bitzahl wie die Ausgangsbitzahlen des Binärzählers 45, und sie vermag die am Binärzähler 45 gezählten Takt-

909812/1093

impulse bei Eingang eines Verriegelungsimpulses zu verriegeln bzw. verklinken (to latch). Die zweite Verriegelungsschaltung 47 besitzt eine Konfiguration mit einer Bitzahl entsprechend derjenigen der ersten Verriegelungsschaltung 46, und sie vermag die an letzterer verriegelten Daten bei bei Eingang eines Verriegelungsimpulses zu verriegeln bzw. verklinken. Wenn das Tachosignal als Verriegelungsimpuls an die beiden Verriegelungsschaltungen 46 und 47 angelegt wird/ werden der Speicherinhalt der ersten Verriegelungsschaltung 46 zur zweiten Verriegelungsschaltung 47 verschoben und der Inhalt des Zählers 45 zur ersten Verriegelungsschaltung 46 übertragen. Wenn somit ein ersten Tachosignal an die beiden Verriegelungsschaltungen 46 und 47 angelegt wird, wird der Inhalt des Zählers 45 in der ersten Verriegelungsschaltung 46 verriegelt bzw. verklinkt. Wenn sodann ein zweites Tachosignal den beiden Verriegelungsschaltungen 46 und 47 zugeführt wird, wird der anfängliche Zählwert des Zählers 45 in der zweiten Verriegelungsschaltung 47 und der augenblickliche oder derzeitige Zählwert des Zählers 45 in der ersten Verriegelungsschaltung 46 verriegelt. Wenn die Daten oder Größen (data) der zweiten Verriegelungsschaltung 47 von denen der ersten Verriegelungsschaltung 46 subtrahiert werden, wird ein Zeitintervall zwischen den Tachosignalen in Form von Digitaldaten

iU_Qf a_r a₂, a₃ , _&n) - (b_Q, b₁ , b,,, h_y , bj*

erhalten, vorausgesetzt, der Zähler 45 setzt seinen Zählvorgang fort, bis sein Zählwert überfließt und ohne Zwischenlöschung zu Null gelöscht wird. Der Zähler 45 und die beiden Verriegelungsschaltungen 46 und 47 sind von üblicher Bauart und bestehen aus einem D-Typ-Flip-Flop.

Figur 5 veranschaulicht eine Datenverarbeitungsschaltung zur Verarbeitung der Ausgangsdaten der beiden Verriegelungsschaltungen 46 und 47. Die Binärdaten A (a_Q, a.. a )

der ersten Verriegelungsschaltung 46 und die Binärdaten

909812/1093

B(b_Q, b. ... b ) der zweiten Verriegelungsschaltung 47 werden einem ersten Subtrahierwerk 50 zugeliefert, in welchem eine Berechnung

durchgeführt wird. Das Ergebnis der Subtraktion durch das Subtrahierwerk 50 wird zu einem zweiten Subtrahierwerk 51 geliefert, dem außerdem eine Konstante K (k„, k. ... k ) eingegeben wird. Das zweite Subtrahierwerk 51 vermag die Konstante K vom Ergebnis der Berechnung (A-B) zu subtrahieren. Die Konstante K wird zur Relativverschiebung einer gemessenen Datengröße oder -menge (data amount) benutzt, weil eine tatsächliche Regelgröße durch eine Bitzahl dargestellt wird, die kleiner ist als diejenige des ersten Subtrahierwerks 50. Es sei angenommen, daß das erste Subtrahierwerk 50 eine 15-Bit-Konfiguration besitzt. In diesem Fall kann ein endgültiger (final) Regelgrößenbereich durch 10 Bits ausgedrückt werden. Infolgedessen wird die Konstante K benutzt, um die Meßdatengröße so umzusetzen, daß eine Soll- oder Zielgröße (target value) in der Mittel eines Regelgrößenbereichs von 0 - 1023, d.h. bei 512 erhalten wird. Die vom zweiten Subtrahierwerk 51 gelieferten Daten D (d„, d.. .. . d ) = A (a_Q ... a ) - B (b_Q ... b ) - K (k_ ... k ) stellen einen vorbestimmten Dateninhalt dar. Eine Anzahl der obersten bzw. höchsten Bits, z.B. die fünf höchsten Bits, werden durch eine bedingte (conditional) Diskriminierschaltung 53 diskriminiert. Die Diskriminierung geschieht dabei wie folgt:

0 wenn D <; 0 _E ^ ₂m-l wenn D > 2^m

A-B-K wenn 0< D < 2^m (sofern D = A-B-K, Modus 2ⁿ)

Bei D £ 0 ist das Zeitintervall des Tachosignals eng bzw. klein. Die Motordrehzahl ist daher höher, und sie weicht vom unteren Grenzwert eines vorgegebenen Regelbereichs

90 98 12/1093

(AFC-Bereich) ab. Das Ausgangssignal der Verriegelungsschaltung 52 wird somit zu E (e_Q ... e ) = (0 ... 0), und wenn die Analogumsetzung erfolgt, geht der Gleichspannung spegel auf den unteren Grenzwert über.

Bei D ^. 2^m ist das Zeitintervall des Tachosignals groß. Die Drehzahl des Motors ist daher niedrig und vom oberen Grenzwert des vorgegebenen Regelbereichs (AFC-Bereich) abgewichen. Das Ausgangssignal der Verriegelungsschaltung 52 wird daher zur E (e_Q ... e ) = 1 ... 1), und bei Durchführung der Analogumsetzung geht der Gleichspannungspegel auf den oberen Grenzwert über.

Bei 0<D< 2 liegt die Drehzahl des Motors innerhalb des AFC-Bereichs, wobei das Rechenergebnis die Reglerdaten darstellt.

Die oberen Bits des genannten Zählwerts D werden der Bedings-Diskriminierschaltung zur Diskriminierung eingegeben. Es sei angenommen, daß die Ausgangs-Bitzahl des zweiten Subtrahierwerks 51 15 Bits (Bits 0 bis 14) umfasst. In diesem Fall werden die Bits 10 bis 14 diskriminiert. Wenn dabei Bit 14 eine logische "1" ist, ist der Zählwert D negativ, so daß die Bits 0 bis 9 sämtlich eine logische "0" darstellen. Dies bedeutet: E=O (zu beachten ist, daß Bit 14 ein Vorzeichenbit ist). Wenn eines der Bits 10 bis 14 eine logische "1" ist, übersteigt der Zählwert D 2¹⁰-1, auch wenn die unteren Bits (0 bis 9) sämtlich eine logische "0" darstellen. Somit gilt E = (e_n ... e ) sämtlich ent-

Om

sprechend einer logischen "1". Wenn die oberen Bits (10 bis 14) sämtlich den logischen Null-Pegel besitzen, liegt der Zählwert D im Bereich von 0 bis 1023. Dabei werden die Bits 0 bis 9 als Ausgang geliefert.

909812/1093

Bei der Schaltung gemäß Fig. 4 und 5 wird das Zeitintervall des Tachosignals vom Phasendetektor des Magnetkopfmotors als Unterschied der Zählgrößen dargestellt und in Form von Digitaldaten in der Verriegelungsschaltung gespeichert, worauf die Digitaldaten in Analogdaten für die Zufuhr zum Antriebskreis des Gleichstrommotors umgesetzt werden. Die dargestellte Schaltungsanordnung ist für die AFC-Regelschleife des Plattenservosystems vorgesehen, während die APC-Regelschleife dieses Servosystems auf dieselbe Weise ausgelegt sein kann. In der APC-Regelschleife wird jedoch das Zeitintervall zwischen dem Tachosignal und den Bezugssignalen etwa dem Vertikalsynchronisiersignal des Fernsehsignals usw., gemessen.

Figur 6 veranschaulicht eine Schaltungsanordnung zur Verwendung bei einer APC-Regelschleife des Platten-Servosystems

Bei dieser Schaltungsanordnung zählt ein Zähler 61 Taktimpulse, wobei der Zählwert des Zählers 61 durch ein an eine Eingangsklemme 64 angelegtes Vertikalsynchronisiersignal an bzw. in einer ersten Verriegelungsschaltung 62 verriegelt bzw. verklinkt wird. Wenn das Tachosignal an die Eingangsklemme 65 angelegt wird, wird ein bis zu diesem Zeitpunkt hochgezählter Zählwert einer zweiten Verriegelungsschaltung 63 eingegeben. Wenn die in erster und zweiter Verriegelungsschaltung 62 bzw. 63 festgelegten Daten (b„ ... b ) und (a₀ ... a ) der Datenverarbeitungsschaltung gemäß Figur 5 zugeführt werden, wird eine vorbestimmte Regelgröße erhalten. Der Zähler 61 sowie die beiden Verriegelungsschaltungen 62 und 63 sind vom selben allgemeinen Typ wie bei der Ausführungsform gemäß Fig. 4; sie bestehen beispielsweise aus D-Flip-Flops.

Im folgenden ist eine praktisch anwendbare Ausführungsform der digitalen Servovorrichtung erläutert.

909812/1093

Zunächst sei angenommen, daß die Schwingfrequenz f_Q eines Kristallschwingers 3.579.140 Hz beträgt, der Zyklus von C₀ gleich T₀ = 4/f_fi = 1,117 (μεβο) ist, die Ausgangsdaten des Zählers 15 Bits (n = 14) umfassen und die Ausgangsdaten der Verriegelungsschaltung 52 10 Bits (m = 9) betragen. In diesem Fall liegen die größte vom Zähler

1 5
zählbare Zahl bei 2-1 = 32.767, der maximale Zyklus (bzw. Periode) bei 36,62 ms (= 27,30 Hz), wobei der Zyklus (16,66 ms) der Vertikalsynchronisierung durch einen Zählwert von 14.928 wiedergegeben wird. Weiterhin sei angenommen, daß die Wiederholungsfrequenz (der Zielwert der AFC-Regelung) des Tachosignals der Band(transport)rolle 60 Hz und der Phasenunterschied zwischen dem Tachosignal und dem Vertikalsynchronisiersignal 180° betragen, d.h. daß der Zeitunterschied zwischen dem Tachosignal und dem Vertikalsynchronisiersignal 8,33 ms (Zielwert der APC-Regelung) beträgt. In diesem Fall ist der Zielwert 14.928 für AFC und 7.464 für APC. Figur 7 veranschaulicht die entsprechende Zeitfolge. Da der Inhalt des Zählers in einer Periode von 32.767 Schritten bzw. 36,6 ms umläuft, stellt er die in Fig. 7A angegebene (Gesamt-)Zeit dar. Die Ausgangsdaten (Zählgröße) werden durch das Tachosignal (Fig. 7B) und den Vertikalsynchronisierimpuls (Fig. 7C) zur Ableitung eines Unterschieds an den Verriegelungsschaltungen verriegelt bzw. verklinkt. Für die AFC-Regelschleife gilt daher: D = A-B-(14928-512) (gemäß Figur 7G: D = 900), während für die APC-Regelschleife gilt: D=A-B- (7464-512) (gemäß Fig. 71: D = 300). Die Figuren 7F und 7H veranschaulichen eine Beziehung zwischen einer Betriebsgröße und einer Analoggröße bei AFC- und APC-Regelung.

Figur 8 veranschaulicht einen als Kompensierschaltung dienenden, im folgenden einfach als Signalgenerator bezeichneten Blind- bzw. Pseudovertikalsynchronisiersignal-Generator. Dieser Signalgenerator kompensiert ein Fehlen des Vertikalsynchronisiersignals, was aus bestimmten Gründen

909812/1093

dann der Fall sein kann, wenn das Vertikalsynchronisiersignal als Verriegelungsimpuls benutzt wird. Ein Vertikalsynchronisiersignal, das später zu einem Verriegelungsimpuls wird, wird über ein ODER-Glied 81 einer Verriegelungsschal· tung 62 eingegeben. Da der Zykius bzw. die Periode des Vertikalsynchronisiersignals konstant ist, wird zu den durch das erste Vertikalsynchronisiersignal· an die Verriegelungsscha^ung 82 angekMnkten Daten eine feste Größe (1_Q ... l· ) hinzuaddiert, um Daten abzuieiten, die vom zweiten Vertikalsynchronisiersignal abgeleitet werden würden. Dies bedeutet, daß der feste Wert L an einem Addierwerk 82 zu den Daten addiert wird, die durch das erste Vertikalsynchronisiersignal· verriegelt bzw. verkiinkt sind. Die Ausgangsdaten des Addierwerks 82 können ais Zählwerk vorausgesetzt werden, der durch das nächste Vertikaisynchronisiersignai verriegeit bzw. versinkt werden soil·. Die Ausgangsgröße des Addierwerks 82 sowie die Ausgangsgröße des Zähiers 62 werden und-mäßig verknüpft. Wenn zwischen beiden Ausgangsgrößen bzw. -Signalen Koinzidenz auftritt, liefert eine Vergl·eichsschal·tung 83 einen Impuis al·s Pseudovertikal·- synchronisiersignal·. Da dieser Impuis an das 00ΕΙΙ-6^βα 81 angelegt wird, wird die Zähigröße in vorbestimmter Zeitsteuerung an die Verriegeiungsscha^ung 62 angekMnkt, auch wenn das Vertikalsynchronisiersignal verloren gegangen sein so^te.

Figur 9 veranschauiicht eine andere Ausführungsform einer Datenverarbeitungsschaitung zur Verarbeitung des Ausgangssignais der Verriegeiungsschalung gemäß Figuren 4 oder

Mit dieser Schaitung können sowohl· die Periode des Taktimpuises al·s auch die Bitzahl· η des Zählers gewählt werden, so daß ein integrales Verhältnis zwischen der Periode des Vertikalsynchronisiersignals und der Zeitperiode erzielt wird, in welcher der Zähler einen umlauf durchführt.

909812/1093

Da bei einer solchen Schaltungsanordnung eine Konstantwertregelung (d.h. die Werte bzw. Größen der 10 unteren Bits (0 bis 9) der Datengrößen Ά, Β werden so bestimmt, daß ein Zeitintervall des Tachosignals und ein Zeitunterschied zwischen dem Tachosignal und dem Vertikalsynchronisiersignal gleich groß, d.h. konstant gemacht werden) auf der Basis eines Vertikalsynchronisiersignals mit einer Zeitperiode herbeigeführt wird, in welcher die Scheibe bzw. Platte des Videobandgeräts und die Bandrolle stabil sind, sind dann, wenn die verriegelte bzw. verklinkte Zählung (Regelgröße) mit einem Zielwert (Regelgröße = 0) koinzidiert, die Ausgangssignale A (a_n ... a ) und B (b_n ... b ) der Verriegelungsschaltungen mit Ausnahme ihrer verschiedenen höheren Bits jeweils einander gleich. In diesem Fall werden die unteren m-Bits der Ausgangssignale A (a~ ... a ) und B (b« ... b ) der betreffenden Verriegelungsschaltung 46, 47 bzw. 62, 63 als Eingangsdaten für einen Zeitunterschied-Datenverarbeitungsabschnitt 91 zur Durchführung einer Impulsbreitenmodulation benutzt, während die restlichen höheren Bits als Daten benutzt werden, die einer Bedingungs-Diskriminierschaltung 97 eingegeben werden sollen. Bei dieser Ausführungsform entspricht die Bitzahl der Zahl 15 (Bits 0 bis 14), während die Periode, in welcher das Bit 13 (Zählungshöchstwert; 16.383) einen Verschiebungsumlauf durchführt, bei 16,66 ms liegt und damit der Periode des Vertikalsynchronisiersignals entspricht und die Taktfrequenz des Zählers 1,01827 \isec beträgt. Wenn im Zeitunterschied-Datenverarbeitungsabschnitt 91 Koinzidenz zwischen den Daten A (a_Q ... a_g) und der Zählgröße C (C_Q ... C-) der Taktimpulse auftritt, wird ein Setzimpuls an ein Flip-Flop 98 angelegt. Infolgedessen wird ein Ausgangssignal erhalten, das eine Impulsbreitenmodulation auf der Periode von Bit 9 (1,01827 χ 1024 = 1,0427 ms) des Zählers unterworfen ist. Um in diesem Fall die Impulsbreite auf ein

909812/1093

Tastverhältnis von 50 % einzustellen, wenn ein Zielwert gegeben ist, d.h. wenn der Unterschied zwischen den Daten A (a_Q ... a^) (m ^ i< n) und den Daten B (b_Q ... b.) (m <_ i'n) gleich 0 ist, werden die mit den Daten B (bo . . bg) zu vergleichenden Daten des Zählers unter Umsetzung der höchsten Stelle C_q invertiert und dann eingespeist. Dies bedeutet, daß die Zählerdaten um 512 verschoben werden. Wenn von den Ausgangsbits des Zählers 61 gemäß Fig. 1OA die Bits (C₀ ... C_g) und (C_Q ... C_g) Null betragen, werden sie in einem Intervall von 1/2 h gemäß Fig. 1OB und 10C verschoben. Es sei angenommen, daß die Daten A (a„ ... a_) und B (b_ ... b_q) beide einen Koinzidenzwert von z.B. 300 besitzen. Da in diesem Fall der Zählungsanfangspunkt aus den genannten Gründen verschoben ist, werden dem Flip-Flop 98 ein Setzimpuls (vergl. 10D) und ein Rückstellimpuls (vergl. Fig. 10E) mit einem Versatz von 50 % eingegeben. Infolgedessen wird ein Ausgangsimpuls mit einer halben Breite gemäß Fig. 10F vom Flip-Flop 98 geliefert.

In der genannten Diskriminierschaltung 97 wird andererseits eine Subtraktion zwischen den Daten A (a„ ... a₁₄) und B (bg ... b..) in einem Subtrahierwerk 92 durchgeführt, um eine Differenzgröße G (g_g ... 9* λ) zu liefern. Die Differenzgröße G wird logischen Schaltkreisen 94, 95 und zugeführt, in denen die betreffenden logischen Operationen durchgeführt werden. Durch die Ergebnisse der genannten logischen Operationen werden Torschaltungen 99 und 100 angesteuert. Auf diese Weise wird an einer Ausgangsklemme 101 eine "1" oder "0" bzw. eine impulsbreitenmodulierte Welle (vom Flip-Flop 98) erhalten.

Figur 11A veranschaulicht eine Variation bzw. Änderung der Daten oder Größe 9*-,· Genauer gesagt: Das Resultat der Subtraktion des Subtrahierwerks 92 ist eine negative

909812/1093

Zahl, wenn die Größe mit einem logischen "1"- Pegel vorliegt, und eine positive Zahl, wenn die Größe g..., einen logischen Pegel "0" besitzt. Die Fig. 11B bis 11F veranschaulichen das Ausgangssignal des UND-Glieds 93, das Ausgangssignal des NOR-Glieds 94 das Ausgangssignal des ODER-Glieds 95, das Ausgangssignal des ODER-Glieds 96 bzw. den durchschnittlichen Gleichspannungspegel an der Ausgangsklemme 101. Wenn in den Diskriminierschaltungen ein einer logischen "1" entsprechendes Signal an eine Eingangsklemme jedes NAND-Glieds 99 und 100 angelegt wird, liegt der durchschnittliche Gleichspannungspegel an der Ausgangsklemme 101 gemäß Fig. 11F innerhalb eines Regelbereichs X.. . Wenn das Ausgangs signal des Subtrahierwerks 92 im Bereich X„ liegt, werden ein logisches "0"-Signal und ein logisches "1"-Signal gemäß Fig. 11D und Fig. 11E an die Eingangsklemmen der NAND-Glieder 99 .bzw. 100 angelegt. Infolgedessen erscheint an der Ausgangsklemme 101 ein Ausgangssignal niedrigen Pegels. Wenn das Ausgangssignal des Subtrahierwerks 92 im Bereich X- gemäß Fig. 11F liegt, werden ein logisches "1"-Signal und ein logisches "0"-Signal an die Klemmen der NAND-Glieder 99 bzw. 100 angelegt. Infolgedessen wird an der Ausgangsklemme 101 ein Ausgangssignal hohen Pegels abgegeben.

Wenn daher das Ausgangssignal des Subtrahierwerks 92 kleiner als 2¹⁴-512, gleich 2¹⁴-512 bis 2¹⁴+512 und grosser als 2 +512 ist, wird es auf Null, auf einen Pegel entsprechend einer impulsbreitenmodulierten Welle bzw. auf 1023 eingestellt. Die Genauigkeit des Ausgangssignals kann in der Größenordnung von 512 liegen. Wenn 512 von den Bitpositionen (Bit 9, Bit 10, Bit 11, Bit 12, Bit 13, Bit 14) über 10 Bits von A und B subtrahiert wird, kann bei Diskriminierung der Bits höherer Ordnung der Regelbereich unterschieden bzw. abgegrenzt werden. Die folgende Tabelle 1 verdeutlicht das Bitschema der Bits höherer Ordnung (Bits 9 bis 14) für jeden Dezimalziffernwert.

909812/1093

Tabelle 1

Dezimal	512	Binär	2⁹	₂10	1 1 2	2¹²	₂13	2¹⁴
-2048	1024	0	0	1	1	1	0
-1536	1536	1	0	1	1	1	0
-1024	2048	0	1	1	1	1	0
- 512	1	1	1	1	1	0
0	0	0	0	0	0	1
1	0	0	0	0	1
0	1	0	0	0	1
1	1	0	0	0	1
0	0	1	0	0	1

Wenn die Bits 9 (2⁹) bis 13 (2¹³) sämtlich "1en" oder sämtlich "Oen" sind, kann vom Impulsbreitenmodulationsabschnitt eine impulsbreitenmodulierte Welle abgenommen

9 werden. Wenn nämlich die Bits höherer Ordnung (2 bis 2 )

sämtlich "Oen" sind, können die restlichen, niedrigeren

Bits (2 bis 2 ) eine Größe bzw. einen Wert von 0 bis

9 13 (Dezimal) besitzen. Wenn die höheren Bits (2 bis 2 )

sämtlich "1en" sind, können die restlichen niedrigeren Bits

Π 8
(2 bis 2 ) eine Größe von -512 bis -1 (Dezimal) besitzen.

Da diese Bits im digitalen Regelbereich liegen, der 1023 Schritte nicht überschreitet, kann eine impulsbreitenmodulierte Welle unmittelbar ausgegeben werden. Unter den

anderen Bedingungen wird das Bit-Vorzeichen diskriminiert

1 (es wird als negativer Wert betrachtet, wenn das Bit 2

1 3 eine "1" ist, und als positive Größe, wenn das Bit 2

eine "0" ist), wobei bei einem negativen Vorzeichen eine

909812/1093

"O" und bei einem positiven Vorzeichen die Größe 1023 ausgegeben werden.

Die Schaltung gemäß Fig. 9 ist so abgestimmt, daß ein (m) integrales Verhältnis zwischen der Periode des Vertikalsynchronisiersignals und der ümlaufperiode der Zählerschaltung erzielt wird. Die unteren 10 Bits werden einer Impulsbreitenmodulation durch Abtastung des Taktzählers unterzogen, und die Berechnung wird nur unter Verwendung der höchsten 6 Bits (Bits 9 bis 14) durchgeführt, worauf die Bestimmungs- oder Bedingungs-Diskriminierung durchgeführt wird. Da hierbei die impulsbreitenmodulierte Welle etwa 1 kHz beträgt, wird ein Gleichspannungsansprechverhalten des Motors erzielt, so daß auf einem Rechenschaltungsabschnitt gemäß Fig. 5 verzichtet werden kann.

Die in Verbindung mit Fig. 9 und Tabelle 1 beschriebene Ausführungsform verdeutlicht ein Beispiel für eine Schaltung, die einen Zeitunterschied von 16,66 ms als Zielwert bzw. Zielgröße (oder den Zählwert des Zeitunterschieds

14
g = 0 (Modus 2 )) besitzt, wobei Tabelle 1 beispielhaft von der Schaltung gelieferte Größen angibt.

Die Schaltung 91, 97 gemäß Fig. 9 ist somit verschiedenen Abwandlungen zugänglich und die Werte oder Größen gemäß Tabelle 1 können ebenfalls verschiedenartig geändert werden.

Figur 12 veranschaulicht eine Pseudovertikalsynchronisiersignal-Generatorschaltung in einer Zeitintervall-Meßschaltung zur Bestimmung eines Zeitintervalls zwischen dem Vertikalsynchronisiersignal und dem Tachosignal. Diese Generatorschaltung dient als Kompensierschaltung zum Ausgleich für ein fehlendes Vertikalsynchronisie.rsignal, wenn

909812/1093

ORIGINAL INSPECTED

eine dem Zeitunterschied entsprechende Lauf- bzw. Regelvariable gebildet wird.

Bei dieser Schaltung ist die Umlaufperiode des Zählers 61 auf ein ganzzahliges Vielfaches der Periode des Vertikalsynchronisiersignals eingestellt, so daß ein vorbestimmtes Verhältnis zwischen dem Zeitpunkt, zu welchem das Vertikalsynchronisiersignal über einen Umsetzer 124 zu einer Verriegelungsschaltung 125 geliefert wird, und eine durch den Zähler 61 gezählten Augenblicksgröße (present time data) besteht. Die an der Verriegelungsschaltung 125 verklinkte Größe wird durch eine Datenverarbeitungsschaltung gemäß Fig. 5 und 9 verarbeitet, um gleichzeitig einer Komparator- bzw. Vergleichsschaltung 121 zugeführt zu werden. Die Ausgangsgröße des Zählers 61 wird der Vergleichsschaltung 121 eingegeben. Wenn beide Daten bzw. Größen koinzidieren, gibt die Vergleichsschaltung 121 ein Ausgangssignal ab. Das Ausgangssignal der Vergleichsschaltung 121 wird über NOR-Glieder 122 und 123 geleitet, wobei ein Pseudovertikalsignal erzeugt wird. Die Zählbits zur Durchführung eines Verschiebeumlaufs mit derselben Periode wie derjenigen des Vertikalsynchronisiersignals können durch letzteres gelöscht werden, so daß die Ausgangsdaten auf den Daten (0 ... 0) basieren. Hierdurch entfällt die Notwendigkeit für die Vergleichsschaltungen 121, 122 gemäß Fig. 12, so daß die Zahl der Teile bzw. Bauelemente verkleinert werden kann.

Figur 13 ist ein Blockschaltbild einer Schaltungsanordnung unter Verwendung von Platten-AFC-Regelschleifen sowie Bandrollen-AFC- und -APC-Regelschleifen bei der Videobandgerät-Servovorrichtung unter Verwendung der Recheneinheit gemäß Fig. 5. Ein Zähler 61 zählt die an die Eingangsklemmen angelegten Taktimpulse, wobei die Daten des Zählers 61 an Verriegelungsschaltungen 131, 132, 133, 134, 135, 136 und 137 verklinkt bzw. verriegelt werden. Die Verriegelungs-

909812/1093

schaltungen 131 und 132 sind in der Schaltung gemäß Fig. angeordnet, wobei die von ihnen verklinkten Daten einem Rechenschaltungsabschnitt 139 zugeführt werden. Letzterer besitzt die in Verbindung mit Fig. 5 beschriebene Anordnung. Das Ausgangssignal des Rechenschaltungsabschnitts 139 wird als Ausgangssignal der Bandrollen-AFC-Regelschleife benutzt. Während der Aufzeichnungszeit messen die Verriegelungsschaltungen 133 und 134 ein Zeitintervall zwischen·dem Bandrollen-Tachosignal und dem Vertikalsynchronisiersignal (Pseudovertikalsynchronisiersignal). Bei Wiedergabe wird ein Schalter 138 umgeschaltet, so daß die Verriegelungsschaltungen 133 und 134 ein Zeitintervall zwischen dem (Pseudo-) Vertikalsynchronisiersignal und dem Steuerimpuls bzw. -signal messen. Die Ausgangssignale der auf die in Fig. 6 gezeigte Weise geschalteten Verriegelungsschaltungen 133 und 134 werden auf die in Verbindung mit Fig. 5 beschriebene Weise an einen Rechenschaltungsabschnitt angelegt, dessen Ausgangssignal als Ausgangssignal der Bandrollen-APC-Regelschleife benutzt wird. Die in der Konfiguration gemäß Fig. 4 angeordneten Verriegelungsschaltungen 135 und 136 messen ein Zeitintervall des Platten-Tachosignals. Die Ausgangssignale dieser Verriegelungsschaltungen 135 und 136 werden einem Rechenschaltungsabschnitt 141 eingegeben, dessen Ausgangssignal als das Ausgangssignal der Platten-AFC-Regelschleife benutzt wird. Die Verriegelungsschaltungen 136 und 137 dienen zur Messung eines Zeitintervalls zwischen dem Platten-Tachosignal und dem (Pseudo-)Vertikalsynchronisiersignal. Die Ausgangssignale der in der Konfiguration gemäß Fig.6 angeordneten Verriegelungsschaltungen 136 und 137 werden einem Rechenschaltungsabschnitt 142 mit der Konfiguration gemäß Fig. 5 eingespeist. Das Ausgangssignal dieses Abschnitts 142 wird als (Ausgangssignal der) Platten-AFC-Regelschleife benutzt. Die Verriegelungsschaltungen 136 und

909812/1093

137 dienen zur Messung eines Zeitintervalls zwischen dem Platten-Tachosignal und dem (Pseudo-)Vertikalsynchronisiersignal. Die Ausgangssignale der in der Konfiguration gemäß Fig. 6 angeordneten Verriegelungsschaltungen 136 und 137 werden einem Rechenschaltungsabschnitt 142 der Anordnung gemäß Fig. 5 eingegeben. Das Ausgangssignal dieses Rechenschaltungsabschnitts 142 wird als Ausgangssignal der Platten-APC-Regelschleife benutzt. Die das Pseudovertikalsynchronisiersignal erzeugende Schaltung 144 addiert eine Konstante L zum Ausgangssignal der Verriegelungsschaltung 137, vergleicht das Resultat der Addition mit dem Ausgangssignal des Zählers 61 und liefert ein Ausgangssignal, wenn zwischen dem Additionsergebnis und dem Ausgangssignal des Zählers 61 Koinzidenz besteht.

Figur 14 ist ein Blockschaltbild zur Veranschaulichung einer Zeitdifferenzdaten-Verarbeitungseinheit für die Platten-AFC- und -APC-Regelschleifen sowie die Bandrollen-AFC- und -APC-Regelschleifen der Videobandgerät-Servovorrichtung. Der Zähler 61 zählt dabei die an die Eingangsklemme angelegten Taktimpulse, wobei die Zählbits zur Durchführung eines Verschiebeumlaufs mit derselben Periode wie derjenigen des Vertikalsynchronisiersignals durch letzteres gelöscht werden. Die Zählgröße des Zählers 61 wird durch einen willkürlichen Verriegelungsimpuls an die Verriegelungsschaltungen 151 bis 156 angeklinkt. Die Zähldaten werden Zeitdifferenzdaten-Verarbeitungs- und Impulsbreitenmodulations-Schaltungsabschnitten 158 bis 161 zugeführt. Die VerriegelungsSchaltungen 151 und 152 messen dabei ein Zeitintervall des Bandrollen-Tachosignals. Die Ausgangssignale der Verriegelungsschaltungen 151 und 152 werden dem Schaltungsabschnitt 158 zugeführt. Letzterer führt die in Verbindung mit Fig. 9 beschriebene Operation durch. Infolgedessen wird das Ausgangssignal des Schaltungsabschnitts 158 als Ausgangssignal der Bandrollen-AFC-Regelschleife benutzt. Die Verriegelungsschaltungen 153 und

9098 12/109 3

messen während der Aufzeichnung ein Zeitintervall zwischen dem Bandrollen-Tachosignal und dem Vertikalsynchronisiersignal (PseudovertiRalsynchronisiersignal). Bei Wiedergabe ist ein Schalter 157 umgelegt, wobei die Verriegelungsschaltungen 153 und 154 ein Zeitintervall zwischen dem Steuersignal und dem (Pseudo-)Vertikalsynchronisiersignal messen. Das Ausgangssignal der Verriegelungsschaltungen 153 und 154 wird der Zeitdifferenzdaten-Verarbeitungs- und Impulsbreitenmodulations-Schaltung 159 zugeführt. Das Ausgangssignal dieser Schaltung 159 wird als Bandrollen-APC-Regelschleifen-Ausgangssignal benutzt. Die Verriegelungsschaltungen 155 und 156 messen andererseits das Zeitintervall des Platten-Tachosignals. Die Ausgangssignale dieser Verriegelungsschaltungen 155 und 156 werden dem genannten Schaltungsabschnitt 160 zugeführt, dessen Ausgangssignal als Platten-AFC-Regelschleifen-Ausgangssignal benutzt wird. Die Verriegelungschaltung 156 und der Zähler 61 dienen zur Messung eines Zeitintervalls zwischen dem Platten-Tachosignal und dem Vertikalsynchronisiersignal. Die Ausgangssignale der Verriegelungsschaltung 156 und des Zählers 61 werden dem genannten Schaltungsabschnitt 161 eingespeist, dessen Ausgangssignal als Platten-AFC-Regelschleifen-Ausgangssignal benutzt wird. Da der Zähler durch das Vertikalsynchronisiersignal gelöscht bzw. freigemacht wird, kann diese Zeitspanne als Referenz benutzt werden.

Eine Pseudovertikalsynchronisiersignal-Generatorschaltung 162 vermag vom Zähler eines der Bits mit einer Periode entsprechend derjenigen des Vertikalsynchronisiersignals abzunehmen und ein Pseudovertikalsynchronisiersignal zu erzeugen, wenn das Bit von 1 auf 0 übergeht.

Bei der erfindungsgemäßen digitalen Servovorrichtung wird eine Regelgröße durch einen Zähler in Bezug auf eine Anzahl von Regelschleifen abgeleitet. Ein erstes und ein

909812/1093

C^O¹MAL INSPECTED

zweites Meßsignal (Tachosignal, Vertikalsynchronisiersignal usw.) in jeder Regelschleife können dabei als Verriegelungsimpulse bzw. -signale benutzt werden. Wenn von den zu messenden Signalen ein Signal (Vertikalsynchronisiersignal) fehlt, wird durch die betreffenden Generatorschaltungen ein Pseudovertikalsynchronisiersignal erzeugt. Auf diese Weise wird eine einwandfreie bzw. genaue Arbeitsweise gewährleistet. Die entsprechende Generatorschaltung gemäß Fig. 8 vermag im voraus die konstanten Daten entsprechend einem Zyklus bzw. einer Periode des Vertikalsynchronisiersignal-Addierwerks 82 zu berechnen, diese Daten zu den unmittelbar vorher verklinkten Zeitdaten zu addieren, das Additionsergebnis mit der Zahl der Zähler zu vergleichen und ein Pseudovertikalsynchronisiersignal zu liefern, wenn Koinzidenz zwischen beiden besteht. Das Pseudovertikalsynchronisiersignal wird über das ODER-Glied 81 zur Verriegelungsschaltung 62 geliefert, so daß der Zählerausgang verriegelt bzw. verklinkt wird.

Die Pseudovertikalsynchronisiersignal-Generatorschaltung gemäß Fig. 12 ist so eingestellt, daß die Umlaufperiode des Zählers ein ganzzahliges Vielfaches der Periode des Vertikalsynchronisiersignals darstellt. Bei dieser Schaltung wird das Ausgangssignal der Verriegelungsschaltung der Vergleichsschaltung eingegeben, wobei die (bei Anlegung des Vertikalsynchronisiersignals) erhaltenen Zählerausgangsdaten der Vergleichsschaltung zugeführt werden. Wenn Koinzidenz zwischen den Daten der Verriegelungsschaltung und den Daten des Zählers vorhanden ist, wird ein Pseudovertikalsynchronisiersignal erzeugt. Da die Ausgangsdaten bzw. -größen von erster und zweiter Verriegelungsschaltung mit Ausnahme der verschiedenen höchsten Bits jeweils einander gleich sind, wird eine Vereinfachung der Rechenschaltung erreicht. Die Zeitdifferenzdaten-Verarbeitungs- und Impulsbreitenmodulationsschaltung gemäß Fig. 9 vermag diese höheren Bits der Zähldaten, die durch den η-Bitzähler gezählt worden

9 0 9 8 12/1093 O^Q\K£L INSP

sind, an die Bedingungs-Diskriminier-Schaltung anzulegen und die restlichen m unteren Bits einer unmittelbaren Impulsbrextenmodulation zu unterwerfen. Hierdurch entfällt die Notwendigkeit für die Anordnung eines Digital/ Analog-Wandlers. Auf diese Weise wird eine Verkleinerung der Zahl von Bauteilen mit entsprechender Kostensenkung erreicht. Um die Ausgangsimpulsbreite auf ein Tastverhältnis von 50 % einzustellen, wenn die m-Bits der Ausgangsdaten von erster und zweiter Verriegelungsschaltung miteinander koinzidieren (d.h. wenn die Differenz zwischen beiden gleich Null ist) , werden die Ausgangsdaten (a_ ... a ..) , (b_. ... b ..) des Zählers so modiu m— ι υ m~" ι

fiziert, daß sie zu (C ~ C .), (C_n^C .) werden.

υ m~ ι υ m— ι

Die digitale Servovorrichtung kann somit so eingestellt werden, daß sich ihre Betriebsgröße in der Mitte zwischen oberem und unterem Grenzwert befindet, wenn der Zielwert und die Regelgröße gleich Null sind.

Der Additions/Subtraktions-Verarbeitungsabschnitt, der Bedingungs-Diskriminierabschnitt und der Datenvergleichsabschnitt können programmäßig durch einen Mikroprozessor realisiert werden.

Die erfindungsgemäße digitale Servovorrichtung verwendet im Servosystem ein Digitalsignal, so daß sie als hochintegrierter Schaltkreis ausgelegt werden kann. Der Zeitdifferenz-Berechnungs- und Impulsbreitenmodulationsabschnitt vermag die Datenverarbeitung unter Verwendung eines Mikroprozessors oder dergleichen zu vereinfachen. Die digitale Servovorrichtung kann daher kompakter gebaut sein als die bisherige Analogvorrichtung. Da die Daten auf der G^ndlage eines Phasenunterschieds oder eines Frequenzunterschieds in Binärform dargestellt werden können, ist die Vorrichtung für Änderungen der Temperatur oder der Stromversorgung unempfindlich, wobei die Positions operation der Abtast/Halteschaltung gewährleistet wird.

909812/1093

Außerdem sind keine Bauelemente mit hoher Kapazität, wie Gleichstromverstärker, Multivibratoren usw., erforderlich, so daß weder eine Drift des Betriebspunkts noch eine Änderung des Verstarkungsgrads im Spiel ist. Infolgedessen wird eine stabile Arbeitsweise gewährleistet.

909812/1093

Leerseite

Claims

Patentansprüche yinsbesondere für Videobandgeräte

1. Digitale Servovorrichtung> gekennzeichnet durch einen

auf Taktsignale ansprechenden Binärzähler zur Lieferung einer binären Zählgröße, durch zwei Speicherschaltungen zur Speicherung der Zählgröße des Binärzählers aufgrund eines Vertikalsynchronisiersignals für eine Bezugsphase oder eines von einem zu regelnden Motor abhängenden Verriegelungsimpulses, und durch Datenverarbeitungsschaltungen zur Berechnung einer Regelgröße anhand eines Unterschieds zwischen den Ausgangsdaten der beiden Speicherschaltungen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Pseudosynchronisiersignal-Generatorschaltung vorgesehen ist, die ein als Verriegelungsimpuls zu verwendendes Pseudosynchronisiersignal liefert, wenn ein als Verriegelungsimpuls an eine der beiden Speicherschaltungen anzulegendes Vertikalsynchronisiersignal nicht vorhanden ist und daß diese Generatorschaltung eine Speicherschaltung zur Aufnahme eines Vertikalsynchronisiersignals als Verriegelungsimpuls über eine logische Schaltung und zur Speicherung der Ausgangsdaten des Zählers, ein an die Speicherschaltung angeschlossenes (Vollweg-)Addierwerk zum Addieren einer vorbestimmten Konstante zu den Ausgangsdaten der Speicherschaltung und eine an dieses Addierwerk angeschlossene Vergleichsschaltung zum Vergleichen der Ausgangsdaten des Addierwerks mit denjenigen des Zählers und zur Lieferung eines Pseudovertikalsynchronisiersignals an die logische Schaltung aufweist, wenn zwischen den Ausgangsdaten des Addierwerks und denjenigen des Zählers Koinzidenz besteht.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die zu den Ausgangsdaten der Speicherschaltung zu

" 909812/1093

addierende Konstante eine numerische Größe auf der Grundlage der Zeit eines als nächstes zu erzeugenden Vertikalsynchronisiersignals ist, das im voraus anhand der Periode des Vertikalsynchronisiersignals berechnet worden ist.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Pseudovertikalsynchronisiersignal-Generatorschaltung zur Lieferung eines als Verriegelungsimpuls zu benutzenden Pseudovertikalsynchronisiersignals vorgesehen ist, wenn ein als Verriegelungsimpuls an eine der beiden Speicherschaltungen anzulegendes Vertikalsynchronisiersignal nicht vorhanden ist und daß diese Generatorschaltung eine Speicherschaltung zur Speicherung von Ausgangsdaten bzw. einer Ausgangsgröße ■ des Zählers in Abhängigkeit von einem ein Vertikalsynchronisiersignal darstellenden Verriegelungsimpuls, eine auf den nächsten Verriegelungsimpuls ansprechende Vergleichsschaltung zum Vergleichen der Ausgangsdaten der Speicherschaltung mit denjenigen des Zählers, eine erste logische Schaltung zur Ableitung einer logischen Summe aufgrund der Ausgangsdaten der Vergleichsschaltung und eine zweite logische Schaltung zur Ableitung einer logischen Summe aus den Ausgangsdaten der ersten logischen Schaltung und dem Vertikalsynchronisiersignal aufweist.

5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Datenverarbeitungsschaltung ein erstes (Vollweg-) Subtrahierwerk zur Bestimmung einer Differenz zwischen den AusgangsSignalen von erster und zweiter Speicherschaltung, ein an das erste Subtrahierwerk angeschlossenes zweites Subtrahierwerk zum Subtrahieren einer vorbestimmten Konstante von den Ausgangsdaten des ersten Subtrahierwerks, so daß dessen Ausgangsdaten zum Ver-

909812/109 :<

-3- 28 A11

gleich mit einem vorbestimmten Regelbereich berechnet werden, eine Bedingungs-Diskriminierschaltung (conditional discrimination circuit) aus einer logischen Schaltung, die mit dem zweiten Subtrahierwerk verbunden ist und die höchsten Bits der Ausgangsdaten des zweiten Subtrahierwerks zu unterscheiden vermag, um dadurch zu berechnen, ob die Ausgangsdaten des zweiten Subtrahierwerks in einem vorbestimmten Regelbereich liegen oder nicht, und vorbestimmte Ausgangsdaten auf der Grunlage des Ergebnisses dieser Unterscheidung zu liefern, und eine Verriegelungsschaltung zur Speicherung der Ausgangsdaten des zweiten Subtrahierwerks oder derjenigen der Bedingungs-Diskriminierschaltung auf der Basis des Ergebnisses der durch letztere durchgeführten Unterscheidung aufweist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Bedingungs-Diskriminierschaltung durch eine logische Schaltung gebildet ist, welche die höchsten Bits der Ausgangsdaten des zweiten Subtrahierwerks diskriminiert, um einer Verriegelungsschaltung einen oberen Grenzwert zu liefern, wenn die Ausgangsdaten des zweiten Subtrahierwerks vom oberen Grenzwert des Regelbereichs abweichen, der Verriegelungsschaltung einen unteren Grenzwert zu liefern, wenn die Ausgangsdaten des zweiten Subtrahierwerks vom unteren Grenzwert des Regelbereichs abweichen, und der Verriegelungsschaltung für die unteren oder niedrigeren Bits des zweiten Subtrahierwerks repräsentative Ausgangsdaten zu liefern, wenn die Ausgangsdaten des zweiten Subtrahierwerks innerhalb des Regelbereichs liegen.

7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Datenverarbeitungsschaltung eine Bedingungs-Diskriminierschaltung zum Diskriminieren bzw. Unterscheiden der höchsten Bits der Ausgangssignale oder -daten der beiden Speicherschaltungen, um festzustellen, ob die Daten innerhalb eines vorbestimmten Regelbereichs

~^- 284112:

liegen oder nicht, und zur Lieferung vorbestimmter Daten auf der Grundlage dieser Prüfung, einen Zeitdifferenz-Datenverarbeitungsabschnitt zur Aufnahme der unteren bzw. niedrigeren Bits der Ausgangsdaten beider Speicherschaltungen zum Vergleichen der Ausgangsdaten des Binärzählers mit den betreffenden Ausgangsdaten für die Lieferung eines Ausgangssignals bei Koinzidenz zwischen diesen Daten, so daß die Ausgangsimpulse der beiden Speicherschaltungen einer Impulsbreitenmodulation unterworfen werden, ein an diesen Datenverarbeitungsabschnitt angeschlossenes Flip-Flop zur Aufnahme eines Ausgangssignals dieses Abschnitts zwecks Lieferung eines Ausgangssignals mit einem unterschiedlichen Tastverhältnis, und eine Torschaltung aufweist, deren eines Ende an das Flip-Flop und deren anderes Ende an die Bedingungs-Diskriminierschaltung angeschlossen ist und welche anhand des Ergebnisses der Unterscheidung durch die Bedingungs-Diskriminierschaltung selektiv ein Ausgangssignal vom Flip-Flop zu liefern vermag.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Bedingungs-Diskriminierschaltung ein Subtrahierwerk, das auf die höchsten Bits der Ausgangsdaten von erster und zweiter Speicherschaltung anspricht, und eine Differenz zwischen ihnen ableitet, sowie eine an das Subtrahierwerk angeschlossene logische Schaltung aufweist, welche die Torschaltung ein Signal eines mittleren Pegels, wenn das Subtraktionsergebnis innerhalb eines Regelbereichs liegt, ein Signal hohen Pegels, wenn das Subtraktionsergebnis vom oberen Grenzwert des Regelbereichs abweicht, und ein Signal niedrigen Pegels liefern läßt, wenn das Subtraktionsergebnis vom unteren Grenzwert des Regelbereichs abweicht.

909812/1 09

9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Zeitdifferenz-Datenverarbeitungsabschnitt eine erste logische Schaltungsgruppe zur Ableitung einer logischen Summe aus den Ausgangsdaten einer ersten Speicherschaltung und den Ausgangsdaten eines Zählers sowie eine zweite logische Schaltungsgruppe zur Ableitung einer logischen Summe aus den Ausgangsdaten einer zweiten Speicherschaltung und den Ausgangsdaten des Zählers aufweist.

10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß das höchste Bit nach dem Invertieren an eine der beiden logischen Schaltungen anlegbar ist, um ein Tastverhältnis von etwa 50 % zu erzielen.

11. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Taktimpulsfrequenz und die Bitzahl des Zählers so gewählt sind, daß ein integrales Verhältnis zwischen der Periode des Vertikalsynchronisiersignals und der Zeit, in welcher der Zähler einen Umlauf durchführt, erhalten wird.

Ö09812/1093