DE2746700A1 - Integrierte halbleitervorrichtung - Google Patents
Integrierte halbleitervorrichtungInfo
- Publication number
- DE2746700A1 DE2746700A1 DE19772746700 DE2746700A DE2746700A1 DE 2746700 A1 DE2746700 A1 DE 2746700A1 DE 19772746700 DE19772746700 DE 19772746700 DE 2746700 A DE2746700 A DE 2746700A DE 2746700 A1 DE2746700 A1 DE 2746700A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- isolation
- conductivity type
- type
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000002955 isolation Methods 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000010849 ion bombardment Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000011109 contamination Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910021645 metal ion Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 cold Chemical compound 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Electroluminescent Light Sources (AREA)
- Bipolar Transistors (AREA)
Description
Anmelderin: international Business Machine
Corporation, Armonk,N.Y. 10504
In integrierten Schaltungen wird die Hinderhcitsträgerlebensdauer
häufig durch Verunreinigungen von Metallionen verkürzt. Die Erscheinung wird allgemein auf gleichmässige Verteilung der metallischen Verunreinigung
im Halbleiter zurückgeführt. In der Literatur wurde aucli
schon auf die Getterung verunreinigender Metallionen in mit ßor hoch
dotierten Halbleiterzonen hingewiesen. Vergleiche dazu J.E. Lawrence,
Trans. AIME 242,484 (1968). Auch wurde schon festgestellt, dass ionisiertes Kupfer durch einen PN-Uebergang hindurch diffundiert,
wenn dieser durch eine Vorspannung leitend wird, vgl. F. Barson et al,
Fall Meeting of Electrochem. Society, October 1969, Abstract 196. Dabei wurden zwei Arten von Kupfer festgestellt: Interstitial-Kupfer
in der P-Zone und Substitions-Kupfer in der N-Zone der Vorrichtung.
Es ist allgemein bekannt, dass Zink als Akzeptor-Dotierung zur Herstellung von PN-Uebergängen in GaAs-Halbleitern unbrauchbar ist.
Das Zink in der P-Zone wandelt sich unter bestimmten Dotierungsbedingungen zu einen interstitiellen Donor. Dieses interstitielle
Zink hat eine sehr hohe Diffusionsrate, weshalb es unter Einfluss des
elektrischen Feldes den PN-Uebergang durchwandert. Durch diese unerwünschte Zinkdiffusion in GAAS werden allzu hohe Leckströme sowohl
bei Vorwärts- als auch bei Rückwärtsvorspannung erzeugt, vgl. Longini, Solid State Electronics, 5, 127 (1962).
Es wurde auch festgestellt, dass in Leitrichtung vorgespannte Uebergänge,
wie der Isolations-Kollektor-Uebergang eines Nl'N-Transistors
809819/0623
ΜΛ9-76-006 - 3 -
durch die Diffusion von Schwermctallionen, insbesondere Kupfer,
beschädigt wurden. Dies wird besonders durch die hohe Konzentration von Kupferionen in der Isolationszone verursacht und es ist bekannt,
dass die Zone wegen der hohen Löslichkeit von Kupfer als Getter für dieses Metall wirkt. Dazu kommt die hohe Versetzungsdichte im
Kristall, die mechanische Spannungen erzeugt. Die Verunreinigungen diffundieren unter dem Einfluss des elektrischen Feldes, das sich
durch Verkleinerung der natürlichen Uebergangsspannung bildet und das in den P- und N-Zonen infolge des ohmschen Spannungsabfalls
herrscht, der entsteht, wenn der Uebergang leitet.
Fig. IA ist ein Querschnitt einer P-Isolationszone 2, die üblicherweise
19 3
mit mehr als 10 Atomen/cm Bor dotiert ist. Die Zone liegt in der epitaktischen Siliciumschicht A, die mit 10 Atomen/cm Arsen dotiert ist. Eine metallische Verunreinigung, z.B. Kupfer, wird in der Isolationszone 2 gegettert.
mit mehr als 10 Atomen/cm Bor dotiert ist. Die Zone liegt in der epitaktischen Siliciumschicht A, die mit 10 Atomen/cm Arsen dotiert ist. Eine metallische Verunreinigung, z.B. Kupfer, wird in der Isolationszone 2 gegettert.
Fig. IB zeigt das Konzentrationsprofil für Bor, Arsen und die Kupferverunreinigung
in Fig. IA. Die Kupferverunreinigung liegt etwa zwei
Grössenordnungen unter der Bor-Dotierung, vgl. Hall et al, Journal of Applied Physics, 35, 379 (1964).
Fig. IC zeigt das Uebergangsverhalten bei der Dotationsverteilung
gemäss Fig. IB im Fall eines stark leitend vorgespannten Uebergangs,
der ein vernachlässigbares, natürliches Feld in der Entleerungszone
MA9-76-006 -A-
809819/0623
2 7 4 B 7 Ü
und keine elektrischen Felder in den P- oder N-Zonen aufweist. Unter stetigen Verhältnissen und solange kein inneres elektrisches
Feld besteht, ist die Verunreinigungskonzentration gleichmäßig über allen Zonen.
Fig. 1D zeigt das Übergangs verhalten bei einer lieuver teilung
der metallischen Verunreinigung gemäß Fig. 1B bei geringerer
Vorwärtsspannung als Fig. 1C, wenn das natürliche Übergangsfeld ετ wesentlich ist. Die Verunreinigung diffundiert nun in
geringem Maß als bei Fig. 1C wegen der kompensierenden Wirkung
von ε,. Eine Verteilung der Verunreinigung, wie sie sich unter
j
verschiedenen Vorspannungen ergab, ist in Fig. 1E gezeigt.
Fig. 1F zeigt den übergang unter Vorwärtsspannung, wenn die
Entleerungszone ein leicht verzögerndes Feld und die P-Zone
ein beschleunigendes Feld aufweist. Wie ersichtlich, haben beide Zonen noch eine ungleiche Konzentrationsverteilung, die
durch die Drift- und Diffusionskräfte bedingt sind. Unter diesen
Bedingungen diffundieren mehr metallische Verunreinigungen über den Übergang als gemäß Fig. 1D, jedoch weniger als bei dem
stark vorgespannten Übergang gemäß Fig. 1C. j
Es ist die der Erfindung zugrundeliegende Aufgabe die dargestellten
Probleme zu vermeiden. Die Lösung dieser Aufgabe ist j
in den Ansprüchen niedergelegt.
Wachfolgend wird die Erfindung anhand von Ausführungsbeispie- ι
len im einzelnen erläutert. 809819/0623
MA J-76-ÜO6 - 5 -
Die schon erwähnte Fig. 1 zeigt'eine diffundierte Isolationszone 2
innerhalb einer Epitaxiezone 4, die Teil eines bipolaren Treibertransistors bildet. Wenn der Transistor Strom liefert, wird die
Isolationszone in Bezug auf die Epitaxiezone nach vorwärts vorgespannt. Verunreinigende Metallionen, wie Kupfer, Cold, Nickel und Eisen,
innerhalb der Isolatiunszonen 2 diffundieren dadurch in die Epitaxiezone
4. Wenn die Isolationszone 2 in Sperrichtung vorgespannt ist, erzeugen die Verunreinigungen Generations- oder Rekombinationszentren
in der Entleerungszone 6. Dadurch entsteht Leckstrom zwischen der Epitaxiezone 4 und der Isolationszone 2.
Gemäss der Erfindung wird die Leckstrombildung verhindert durch einen
Isolationsring 8, der die Isolationszone 2 umgibt und dieselbe Leitfähigkeit wie diese aufweist, vgl. Fig. 2A. Dazu wird eine
Diffusion geringerer Oberflächenkonzentration als für die Isolationszone 2 eingebracht. Dies kann in Bipolartechnik z.B. eine Basisdiffusion sein, die die Isolation 2 überlappt, so dass das durch
ohmschen Spannungsabfall erzeugte Feld sich nicht bis in die Isolationszone erstreckt, welche stärker verunreinigt ist. Die Basisdiffusionszone
8 ist infolge der geringen Borkonzentration nur geringfügig verunreinigt. Die Dotierungskonzentrationsprofile sind
in Fig. 2B angegeben. Die Zone 8 kann auch durch Ionenbeschuss erzeugt werden.
ΜΛ9-76-006 - 6 -
809819/0623
Wenn die Epitaxiezone aus Silicium besteht, mit 10 Atomen/cm Arsen
dotiert ist und eine Dicke von 12 ym aufweist, wenn ferner die bordotierte Isolationszone 2 einer Oberflächenkonzentration von
20 3
2 χ 10 Atomen/cm und eine Breite von 32 ym aufweist, kann der
18 1
Isolationsring 8 mit 10 Atomen/cm bordotiert sein und sich etwa
Isolationsring 8 mit 10 Atomen/cm bordotiert sein und sich etwa
3 ym breit ausserhalb' des Randes der Isolationszone 2 erstrecken.
Die Oberflächenkonzentration im Isolationsring 8 wird etwa zwischen
die der Isolationszone 2 und der epitaktischen Zone U gelegt. Sie muss so hoch sein, dass ein merklicher ohmscher Spannungsabfall in
der Isolationszone 2 vermieden und der PN-Ucbergang 61 mit seinem
Spannungsfeld e aus der Isolationszone 2 hinausverschoben wird.
J
Die Konzentration soll aber nicht so gross sein, dass dadurch die metallischen Verunreinigungen während der Diffusionsoperation in den
Isolationsring selbst eindringen.
Da das durch ohmschen Spannungsbfall erzeugte elektrische Feld sich
nicht bis in die Zone hoher Verunreinigung erstreckt, wandern die Verunreinigungen nur in geringem Mass bis zum Uebergang 6' und nennenswerte
Leckströme können darum nicht entstehen. ILs genügt dazu, die Diffusion 8 nur seicht auszuführen, da die Verunreinigungskonzentration
mit der Tiefe von der Oberfläche sehr rasch abnimmt und die Zone unterhalb des Isolationsringes 8 nur wenige Metallionen enthält.
Der Isolationsring 8 löst ein wesentliches Problem bei der Herstellung
integrierter Schaltungen mit Treibertransistoren. Ohne Isolationsring
MA9-76-006 - 7 -
809819/0623
muss zusätzlicher Schaltungsaufwand getrieben werden, wenn Treibertransistoren in integrierten Schaltungen angeordnet werden sollen.
Das Problem der unerwünschten Beeinflussung von IsolationsUbergängen
durch Diffusion metallischer Verunreinigungen unter Vorspannung konnte bisher nicht gelöst werden. Die hier aufgezeigte Lösung ist
besonders vorteilhaft, wenn lineare Schaltungen zur Verarbeitung analoger Signale integriert werden sollen.
MA9-76-006 - 8 -
809819/0623
Claims (7)
1. Integrierte ilalblei tervorrich tung mit einer die erforderlichen
Zonen aufnehmenden Halbleiterschicht
dines ersten Leitfähigkeitstyps und wenigstens einer
Isolationszone des zweiten Leitfähigkeitstyps, gekennzeichnet durch einen Isolationsring (3) zweiten Leitfähigkeitstyps,
dar die Isolationszone (2) umgibt und eine Diffusion von Verunreinigungen aus der Isolationszone verhindert, wenn der übergang zwischen Isolationszone und Halbleiterschicht in Durchlaßrichtung vorgespannt
ist.
2. Vorrichtung gemäß Anspruch 1, dadurch gekennzeichnet,
daß die erste Leitfähigkeit vom P-Typ und die zweite
vom N-Tyρ ist.
j. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Leitfähigkeit vom M-Typ und die zweite vom P-Typ ist.
4. Verfahren zur Herstellung der Vorrichtung nach Anspruch 1, 2 oder 3 gekennzeichnet durch Bilden von Isolationszonen
ersten Leitfähigkeitstyps in einer epitaktischen Scnicht zweiten Leitfähigkeitstyps und Bilden
eines Isolationsringes ersten Leitfähigkeitstyps, der
jede Isolationszone umgibt.
B 0 9 8 I g / 0 6 2 3
•ΙΛ 1I-TG-UOG
ORIGINAL INSPECTED
2 7 4 ü 7 U (J
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Isolationsring zusammen mit der Basiszone eines
Bipolartransistors hergestellt wird.
Bipolartransistors hergestellt wird.
6. Verfahren nach Anspruch 1 oder 5, dadurch gekennzeichnet,
daß der Isolatiorisriruj durch thermische Diffusion
Hergestellt wird.
7. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Isolationsring durch Ionenbeschuß hergestellt
wird.
HO 9819/0623
ΜΛ 9-76-006 - 2 -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/736,646 US4113512A (en) | 1976-10-28 | 1976-10-28 | Technique for preventing forward biased epi-isolation degradation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2746700A1 true DE2746700A1 (de) | 1978-05-11 |
| DE2746700C2 DE2746700C2 (de) | 1988-12-22 |
Family
ID=24960699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772746700 Granted DE2746700A1 (de) | 1976-10-28 | 1977-10-18 | Integrierte halbleitervorrichtung |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4113512A (de) |
| JP (1) | JPS5354490A (de) |
| BR (1) | BR7706777A (de) |
| CA (1) | CA1057419A (de) |
| CH (1) | CH619072A5 (de) |
| DE (1) | DE2746700A1 (de) |
| ES (1) | ES463621A1 (de) |
| FR (1) | FR2369687A1 (de) |
| GB (1) | GB1584990A (de) |
| IT (1) | IT1114162B (de) |
| NL (1) | NL7711278A (de) |
| SE (1) | SE431272B (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4178190A (en) * | 1975-06-30 | 1979-12-11 | Rca Corporation | Method of making a bipolar transistor with high-low emitter impurity concentration |
| US5041896A (en) * | 1989-07-06 | 1991-08-20 | General Electric Company | Symmetrical blocking high voltage semiconductor device and method of fabrication |
| TW274628B (de) * | 1994-06-03 | 1996-04-21 | At & T Corp | |
| JP3408098B2 (ja) * | 1997-02-20 | 2003-05-19 | キヤノン株式会社 | 固体撮像装置及びｘ線撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1437276A (fr) * | 1964-06-23 | 1966-04-29 | Ncr Co | Circuit semi-conducteur intégré |
| US3551760A (en) * | 1966-03-28 | 1970-12-29 | Hitachi Ltd | Semiconductor device with an inversion preventing layer formed in a diffused region |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3653988A (en) * | 1968-02-05 | 1972-04-04 | Bell Telephone Labor Inc | Method of forming monolithic semiconductor integrated circuit devices |
| US3631311A (en) * | 1968-03-26 | 1971-12-28 | Telefunken Patent | Semiconductor circuit arrangement with integrated base leakage resistance |
| US3964705A (en) * | 1970-12-23 | 1976-06-22 | Bassani S.P.A. | Frame for the mounting of interchangeable electrical units |
| US3697827A (en) * | 1971-02-09 | 1972-10-10 | Unitrode Corp | Structure and formation of semiconductors with transverse conductivity gradients |
| US3760239A (en) * | 1971-06-09 | 1973-09-18 | Cress S | Coaxial inverted geometry transistor having buried emitter |
| DE2241600A1 (de) * | 1971-08-26 | 1973-03-01 | Dionics Inc | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung |
| US3921199A (en) * | 1973-07-31 | 1975-11-18 | Texas Instruments Inc | Junction breakdown voltage by means of ion implanted compensation guard ring |
| US4021270A (en) * | 1976-06-28 | 1977-05-03 | Motorola, Inc. | Double master mask process for integrated circuit manufacture |
-
1976
- 1976-10-28 US US05/736,646 patent/US4113512A/en not_active Expired - Lifetime
-
1977
- 1977-08-31 JP JP10373377A patent/JPS5354490A/ja active Granted
- 1977-09-09 FR FR7727688A patent/FR2369687A1/fr active Granted
- 1977-09-20 IT IT27706/77A patent/IT1114162B/it active
- 1977-09-26 CA CA287,528A patent/CA1057419A/en not_active Expired
- 1977-09-30 GB GB40835/77A patent/GB1584990A/en not_active Expired
- 1977-10-05 CH CH1215777A patent/CH619072A5/de not_active IP Right Cessation
- 1977-10-07 BR BR7706777A patent/BR7706777A/pt unknown
- 1977-10-14 NL NL7711278A patent/NL7711278A/xx not_active Application Discontinuation
- 1977-10-18 DE DE19772746700 patent/DE2746700A1/de active Granted
- 1977-10-25 SE SE7711985A patent/SE431272B/sv unknown
- 1977-10-27 ES ES463621A patent/ES463621A1/es not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1437276A (fr) * | 1964-06-23 | 1966-04-29 | Ncr Co | Circuit semi-conducteur intégré |
| US3551760A (en) * | 1966-03-28 | 1970-12-29 | Hitachi Ltd | Semiconductor device with an inversion preventing layer formed in a diffused region |
Non-Patent Citations (4)
| Title |
|---|
| F. Barson et al., Fall Meeting of Electrochem. Society, Oct. 1969, Abstract 196 * |
| Hall et al., Journal of Applied Physics, Bd. 35, 1964, S. 379 * |
| J.E. Lawrence, Trans. AIME 242, 1968, S. 484 * |
| Longini, Solid State Electronics, Bd. 5, 1962, S. 127 * |
Also Published As
| Publication number | Publication date |
|---|---|
| BR7706777A (pt) | 1978-08-22 |
| GB1584990A (en) | 1981-02-18 |
| US4113512A (en) | 1978-09-12 |
| SE7711985L (sv) | 1978-04-29 |
| FR2369687A1 (fr) | 1978-05-26 |
| FR2369687B1 (de) | 1980-08-01 |
| NL7711278A (de) | 1978-05-03 |
| CH619072A5 (de) | 1980-08-29 |
| ES463621A1 (es) | 1978-07-01 |
| CA1057419A (en) | 1979-06-26 |
| JPS5354490A (en) | 1978-05-17 |
| IT1114162B (it) | 1986-01-27 |
| JPS5424270B2 (de) | 1979-08-20 |
| SE431272B (sv) | 1984-01-23 |
| DE2746700C2 (de) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
| DE112019001738T5 (de) | Halbleitervorrichtung und herstellungsverfahren | |
| DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
| DE2823967C2 (de) | ||
| DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
| DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
| DE68908281T2 (de) | Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung. | |
| DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
| DE69428407T2 (de) | Rauscharmer bipolarer Transistor | |
| CH704689A1 (de) | Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors. | |
| DE2342637A1 (de) | Zenerdiode mit drei elektrischen anschlussbereichen | |
| DE68910169T2 (de) | Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind. | |
| DE112020002227T5 (de) | Halbleitervorrichtung | |
| DE1614852C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen | |
| DE1948921A1 (de) | Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung | |
| DE3038571C2 (de) | Zenerdiode | |
| DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
| DE69531783T2 (de) | Herstellungsverfahren für Leistungsanordnung mit Schutzring | |
| DE112021000055T5 (de) | Halbleitervorrichtung | |
| DE2632448A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE1229650B (de) | Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik | |
| DE2746700A1 (de) | Integrierte halbleitervorrichtung | |
| DE2442926A1 (de) | Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen | |
| DE1914745A1 (de) | Halbleiterbauelement mit mindestens einem UEbergang |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8339 | Ceased/non-payment of the annual fee |