DE2746700C2 - - Google Patents

Info

Publication number
DE2746700C2
DE2746700C2 DE2746700A DE2746700A DE2746700C2 DE 2746700 C2 DE2746700 C2 DE 2746700C2 DE 2746700 A DE2746700 A DE 2746700A DE 2746700 A DE2746700 A DE 2746700A DE 2746700 C2 DE2746700 C2 DE 2746700C2
Authority
DE
Germany
Prior art keywords
zone
insulation
isolation
ring
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2746700A
Other languages
English (en)
Other versions
DE2746700A1 (de
Inventor
Robert Lee Manassas Va. Us Ayers
Raymond Weaver Catharpin Va. Us Hamaker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2746700A1 publication Critical patent/DE2746700A1/de
Application granted granted Critical
Publication of DE2746700C2 publication Critical patent/DE2746700C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electroluminescent Light Sources (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft die Verwendung eines Isolationsringes in einer integrierten Halbleiter­ vorrichtung gemäß dem Patentanspruch.
Aus der FR-PS 14 37 276 ist eine integrierte Halbleitervorrichtung mit einer Halbleiterbereiche trennenden Isolationszone des entgegengesetzten Leitungstyps bekannt, wobei ein zusätzlicher Isolationsring vorgesehen ist, der die Isolationszone umgibt, aber eine geringere Störstellenkonzentration als diese aufweist.
Der dort verwendete Isolationsring dient dazu, die durch die Isolationszone hervorgerufene Kapazität herabzusetzen.
Es ist bekannt, daß in integrierten Schaltungen die Minoritätsträgerlebensdauer häufig durch Verunreini­ gungen durch Metallionen verkürzt wird. Die Erschei­ nung wird allgemein auf die gleichmäßige Verteilung der metallischen Verunreinigungen im Halbleiter zurück­ geführt. In der Literatur wurde auch schon auf die Getterung verunreinigender Metallionen in mit Bor hoch dotierten Halbleiterzonen hingewiesen. Vergleiche dazu J. E. Lawrence, Trans. AIME 242, 484 (1968). Auch wurde schon festgestellt, daß ionisiertes Kupfer durch einen PN-Übergang hindurch diffundiert, wenn dieser durch eine Vorspannung in Durchlaßrichtung leitend wird, vgl. F. Barson et al, Fall Meeting of Electrochem. Society, October 1969, Abstract 196. Dabei wurden zwei Arten von Kupfer festgestellt: Interstitial-Kupfer in der P-Zone und Substitutions-Kupfer in der N-Zone der Vorrichtung.
Es ist allgemein bekannt, daß Zink als Akzeptor-Dotierung zur Herstellung von PN-Übergängen in GaAs-Halbleitern unbrauchbar ist. Das Zink in der P-Zone wandelt sich unter bestimmten Dotierungsbedingungen zu einem interstitiellen Donator. Dieses interstitielle Zink hat eine sehr hohe Diffusionsrate, weshalb es unter Einfluß eines elektrischen Feldes den PN-Übergang durchwandert. Durch diese unerwünschte Zinkdiffusion in GaAs werden allzu hohe Leckströme bei Vorspannungen sowohl in Durchlaß- als auch in Sperrichtung erzeugt, vgl. Longini, Solid State Electronics, 5, 127 (1962).
Es wurde auch festgestellt, daß in Durchlaßrichtung vorgespannte Übergänge, wie der Isolations-Kollektor- Übergang eines NPN-Transistors durch die Diffusion von Schwermetallionen, insbesondere Kupfer, beschädigt werden. Dies wird besonders durch die hohe Konzentra­ tion von Kupferionen in der Isolationszone verursacht und es ist bekannt, daß die Zone wegen der hohen Löslichkeit von Kupfer als Getter für dieses Metall wirkt. Dazu kommt die hohe Versetzungsdichte im Kristall, die mechanische Spannung erzeugt.
Die Verunreinigungen diffundieren aufgrund des elektrischen Feldes, das hervorgerufen wird durch eine Reduzierung des übergangsinternen Feldes und durch das Feld, das in der P- und N-Zone aufgrund des ohmschen Spannungsabfalls auftritt, wenn der Übergang in Durchlaßrichtung betrieben wird.
Fig. 1a ist ein Querschnitt einer P-Isolationszone 2, die üblicherweise mit mehr als 1019 Atomen/cm3 Bor dotiert ist. Die Zone liegt in der epitaktischen Halbleiterschicht 4, die mit 1015 Atomen/cm3 arsen­ dotiert ist. Eine metallische Verunreinigung, z. B. Kupfer, wird in der Isolationszone 2 gegettert.
Fig. 1b zeigt das Konzentrationsprofil für Bor, Arsen und die Kupferverunreinigung in Fig. 1a. Die Kupferver­ unreinigung liegt etwa zwei Größenordnungen unter der Bor-Dotierung, vgl. Hall et al, Journal of Applied Physics, 35, 379 (1964).
Fig. 1c zeigt das Übergangsverhalten bei einem Konzen­ trationsprofil gemäß Fig. 1b im Fall eines stark leitend vorgespannten Übergangs, der ein vernachlässig­ bares, übergangsinternes Feld ε J in der Verarmungszone und keine elektrischen Felder e J in den P- oder N-Zonen aufweist. Im stationären Zustand (Zeit t → ∞) und solange kein übergangsinternes elektrisches Feld besteht, ist die Verunreinigungskonzentration gleich­ mäßig über allen Zonen.
Fig. 1d zeigt das Übergangsverhalten bei einer Neuver­ teilung der metallischen Verunreinigung gemäß Fig. 1b bei geringerer Vorspannung in Durchlaßrichtung als in Fig. 1c, wenn das übergangsinterne Feld ε J wesentlich ist. Die Verunreinigung diffundiert nun in geringerem Maße als Fig. 1c wegen der kompensierenden Wirkung von ε J . Eine Verteilung der Verunreinigung, wie sie sich im stationären Zustand nach einer Zeit t ss unter ver­ schiedenen Vorspannungen V ergibt, ist in Fig. 1e gezeigt.
Fig. 1f zeigt den Übergang unter Vorspannung in Durchlaßrichtung, wenn die Verarmungszone ein leicht verzögerndes Feld und die P-Zone ein beschleunigendes Feld aufweist. Wie ersichtlich, haben beide Zonen nach Erreichen des stationären Zustandes noch eine ungleiche Konzentrationsverteilung, die durch die Drift- und Diffusionskräfte bedingt sind. Unter diesen Bedingungen diffundieren mehr metallische Verunreinigungen über den Übergang als bei dem gemäß Fig. 1d, jedoch weniger als bei dem stark vorgespannten Übergang gemäß Fig. 1c.
Es ist die der Erfindung zugrundeliegende Aufgabe, die Ausdiffusion metallischer Verunreinigungen aus Isolationszonen zu verhindern, wenn Vorspannungen zwischen den Isolationszonen und den von diesen getrennten Halbleiterbereichen in Durchlaßrichtung auftreten. Die Lösung dieser Aufgabe ist im Anspruch niedergelegt.
Die schon erwähnte Fig. 1 zeigt eine diffundierte Isolationszone 2 innerhalb einer epitaktischen Halb­ leiterschicht 4, die Teil eines bipolaren Treiber­ transistors ist. Wenn der Transistor Strom liefert, wird die Isolationszone 2 in bezug auf die Halb­ leiterschicht 4 in Durchlaßrichtung vorgespannt. Ver­ unreinigende Metallionen, wie Kupfer, Gold, Nickel und Eisen, innerhalb der Isolationszone 2 diffundieren dadurch in die Halbleiterschicht 4. Wenn die Isolations­ zone 2 in Sperrichtung vorgespannt ist, erzeugen die Verunreinigungen Rekombinationszentren in der Ver­ armungszone 6. Dadurch entsteht Leckstrom zwischen der Halbleiterschicht 4 und der Isolationszone 2.
Gemäß der Erfindung wird die Leckstrombildung verhindert durch einen Isolationsring 8, der die Isolationszone 2 umgibt und dieselbe Leitfähigkeit wie diese aufweist, vgl. Fig. 2a. Dazu wird ein Dotierstoff mit geringerer Oberflächenkonzentration als in der Isolationszone 2 eingebracht. Dies kann in Bipolartechnik z. B. eine Basisdiffusion sein, die die Isolation 2 überlappt, so daß das durch ohmschen Spannungsabfall erzeugte Feld sich nicht bis in die Isolationszone 2 erstreckt, welche stärker verunreinigt ist. Der Isolationsring 8 ist infolge der geringen Borkonzentration nur gering­ fügig verunreinigt. Die Dotierungskonzentrationsprofile sind in Fig. 2b angegeben. Der Isolationsring 8 kann auch durch Ionenbeschuß erzeugt werden.
Wenn die Epitaxiezone aus Silicium besteht, mit 1015 Atomen/cm3 arsendotiert ist und eine Dicke von 12 µm aufweist, wenn ferner die bordotierte Isolationszone 2 eine Oberflächenkonzentration von 2 × 1020 Atomen/cm3 und eine Breite von 32 µm aufweist, kann der Iso­ lationsring 8 mit 1018 Atomen/cm3 bordotiert sein und sich etwa 3 µm breit außerhalb des Randes der Iso­ lationszone 2 erstrecken. Die Oberflächenkonzentration im Isolationsring 8 wird etwa zwischen die der Iso­ lationszone 2 und der Halbleiterschicht 4 gelegt. Sie muß so hoch sein, daß ein merklicher ohmscher Span­ nungsabfall in der Isolationszone 2 vermieden und der PN-Übergang 6′ mit seinem übertragungsinternen Feld ε J aus der Isolationszone 2 hinausverschoben wird. Die Konzen­ tration soll aber nicht so groß sein, daß dadurch die metallischen Verunreinigungen während des Einbringens des Isolationsringes in diesen selbst eindringen.
Da das durch ohmschen Spannungsabfall erzeugte elek­ trische Feld sich nicht bis in die Zone hoher Do­ tierungskonzentration erstreckt, wandern die Ver­ unreinigungen nur in geringem Maß bis zum Übergang 6′ und nennenswerte Leckströme können darum nicht ent­ stehen. Es genügt dazu, den Isolationsring 8 nur flach auszuführen, da die Dotierungskonzentration mit der Tiefe von der Oberfläche sehr rasch abnimmt und die Isolationszone 2 unterhalb des Isolationsringes 8 nur wenige Metallionen enthält.
Der Isolationsring 8 löst ein wesentliches Problem bei der Herstellung integrierter Schaltungen mit Treiber­ transistoren. Ohne Isolationsring muß zusätzlicher Schaltungsaufwand getrieben werden, wenn Treiber­ transistoren in integrierten Schaltungen angeordnet werden sollen. Das Problem der unerwünschten Beein­ flussung von Isolationsübergängen durch Diffusion metallischer Verunreinigungen unter Vorspannung konnte bisher nicht gelöst werden. Die hier aufgezeigte Lösung ist besonders vorteilhaft, wenn lineare Schaltungen zur Verarbeitung analoger Signale inte­ griert werden sollen.

Claims (1)

  1. Verwendung eines Isolationsringes (8) in einer integrierten Halbleitervorrichtung mit durch wenigstens eine Isolationszone (2) voneinander getrennten Halbleiterbereichen, wobei der Isolationsring (8) und die Isolationszone (2) den entgegengesetzten Leitungstyp zu dem der Halbleiterbereiche aufweisen, zur Verhinderung der Ausdiffusion metallischer Verunreinigungen aus der Isolationszone (2) bei Auftreten einer Vorspannung am Übergang zwischen Isolationszone (2) und Halbleiterbereich in Durchlaufrichtung, wobei die Störstellenkonzentration und die laterale Ausdehnung des die Isolationszone (2) umgebenden und überlappenden Isolationsringes (8) so gewählt sind, daß das durch ohmschen Spannungsabfall erzeugte elektrische Feld sich nicht bis in die Isolationszone (2) erstreckt.
DE19772746700 1976-10-28 1977-10-18 Integrierte halbleitervorrichtung Granted DE2746700A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/736,646 US4113512A (en) 1976-10-28 1976-10-28 Technique for preventing forward biased epi-isolation degradation

Publications (2)

Publication Number Publication Date
DE2746700A1 DE2746700A1 (de) 1978-05-11
DE2746700C2 true DE2746700C2 (de) 1988-12-22

Family

ID=24960699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772746700 Granted DE2746700A1 (de) 1976-10-28 1977-10-18 Integrierte halbleitervorrichtung

Country Status (12)

Country Link
US (1) US4113512A (de)
JP (1) JPS5354490A (de)
BR (1) BR7706777A (de)
CA (1) CA1057419A (de)
CH (1) CH619072A5 (de)
DE (1) DE2746700A1 (de)
ES (1) ES463621A1 (de)
FR (1) FR2369687A1 (de)
GB (1) GB1584990A (de)
IT (1) IT1114162B (de)
NL (1) NL7711278A (de)
SE (1) SE431272B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19519533B4 (de) * 1994-06-03 2009-05-28 Agere Systems, Inc. Multi-Layer-Wafer mit einer Getterschicht und Verfahren zu dessen Herstellung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
US5041896A (en) * 1989-07-06 1991-08-20 General Electric Company Symmetrical blocking high voltage semiconductor device and method of fabrication
JP3408098B2 (ja) * 1997-02-20 2003-05-19 キヤノン株式会社 固体撮像装置及びx線撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB377311I5 (de) * 1964-06-23 1900-01-01
US3551760A (en) * 1966-03-28 1970-12-29 Hitachi Ltd Semiconductor device with an inversion preventing layer formed in a diffused region
US3653988A (en) * 1968-02-05 1972-04-04 Bell Telephone Labor Inc Method of forming monolithic semiconductor integrated circuit devices
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US3964705A (en) * 1970-12-23 1976-06-22 Bassani S.P.A. Frame for the mounting of interchangeable electrical units
US3697827A (en) * 1971-02-09 1972-10-10 Unitrode Corp Structure and formation of semiconductors with transverse conductivity gradients
US3760239A (en) * 1971-06-09 1973-09-18 Cress S Coaxial inverted geometry transistor having buried emitter
DE2241600A1 (de) * 1971-08-26 1973-03-01 Dionics Inc Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
US3921199A (en) * 1973-07-31 1975-11-18 Texas Instruments Inc Junction breakdown voltage by means of ion implanted compensation guard ring
US4021270A (en) * 1976-06-28 1977-05-03 Motorola, Inc. Double master mask process for integrated circuit manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19519533B4 (de) * 1994-06-03 2009-05-28 Agere Systems, Inc. Multi-Layer-Wafer mit einer Getterschicht und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
BR7706777A (pt) 1978-08-22
GB1584990A (en) 1981-02-18
DE2746700A1 (de) 1978-05-11
US4113512A (en) 1978-09-12
SE7711985L (sv) 1978-04-29
FR2369687A1 (fr) 1978-05-26
FR2369687B1 (de) 1980-08-01
NL7711278A (de) 1978-05-03
CH619072A5 (de) 1980-08-29
ES463621A1 (es) 1978-07-01
CA1057419A (en) 1979-06-26
JPS5354490A (en) 1978-05-17
IT1114162B (it) 1986-01-27
JPS5424270B2 (de) 1979-08-20
SE431272B (sv) 1984-01-23

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69321822T2 (de) Photodiodenstruktur
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE2837028C2 (de)
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE112019001738T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2634500A1 (de) Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung
DE69428407T2 (de) Rauscharmer bipolarer Transistor
DE2317577A1 (de) Monolithisch integrierte halbleiteranordnung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE112020002227T5 (de) Halbleitervorrichtung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE1614852C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE1162488B (de) Halbleiterbauelement mit zwei Elektroden an einer Zone und Verfahren zum Betrieb
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE69324003T2 (de) Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
DE2746700C2 (de)
DE112021000055T5 (de) Halbleitervorrichtung
DE3738494A1 (de) Rauscharme halbleitereinrichtung und verfahren zu ihrer herstellung
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee