CH619072A5 - - Google Patents
Download PDFInfo
- Publication number
- CH619072A5 CH619072A5 CH1215777A CH1215777A CH619072A5 CH 619072 A5 CH619072 A5 CH 619072A5 CH 1215777 A CH1215777 A CH 1215777A CH 1215777 A CH1215777 A CH 1215777A CH 619072 A5 CH619072 A5 CH 619072A5
- Authority
- CH
- Switzerland
- Prior art keywords
- zone
- isolation
- insulation
- diffusion
- concentration
- Prior art date
Links
- 238000002955 isolation Methods 0.000 description 19
- 238000009413 insulation Methods 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 11
- 238000011109 contamination Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Description
619072
PATENTANSPRÜCHE
1. Integrierte Halbleitervorrichtung mit Treibertransistor, mit einer epitaktischen Schicht ersten Leitfähigkeitstyps und wenigstens einer Isolationszone zweiten Leitfähigkeitstyps, gekennzeichnet durch einen Isolationsring (8) zweiten Leitfähigkeitstyps zur Vermeidung der Diffusion von Verunreinigungen, wenn die Isolationszone gegenüber der epitaktischen Schicht in Leitungsrichtung vorgespannt ist, welcher Ring die Isolationszone (2) umgibt.
2. Vorrichtung gemäss Anspruch 1, dadurch gekennzeichnet, dass die erste Leitfähigkeit vom P-Typ und die zweite vom N-Typ ist.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Leitfähigkeit vom N-Typ und die zweite vom P-Typ ist.
4. Verfahren zur Herstellung der Vorrichtung nach Anspruch 1, gekennzeichnet durch Erzeugen von Isolationszonen ersten Leitfähigkeitstyps in einer epitaktischen Schicht zweiten Leitfähigkeitstyps und Erzeugen eines Isolationsringes ersten Leitfähigkeitstyps, der die Isolationszone umgibt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Isolationsring zusammen mit der Basiszone eines Bipolartransistors hergestellt wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Isolationsring durch thermische Diffusion hergestellt wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Isolationsring durch Ionen-Implantation hergestellt wird.
In integrierten Schaltungen wird die Minderheitsträgerlebensdauer häufig durch Verunreinigungen in Form von Metallionen verkürzt. Die Erscheinung wird im allgemeinen auf gleichmässige Verteilung der metallischen Verunreinigung im Halbleiter zurückgeführt. In der Literatur wurde auch schon auf die Getterung verunreinigender Metallionen in mit Bor hoch dotierten Halbleiterzonen hingewiesen. Vergleiche dazu J. E. Lawrence, Trans. AIME 242,484 (1968). Auch wurde schon festgestellt, dass ionisiertes Kupfer durch einen PN-Übergang hindurch diffundiert, wenn dieser durch eine Vorspannung leitend wird, vgl. F. Barson et al., Fall Meeting of Electrochem. Society, October 1969, Abstract 196. Dabei wurden vor allem Kupferionen festgestellt, die in Zwischengitterplätzen der P-Zone gelagert waren, und solche, die in der N-Zone durch Substitution frei wurden.
Es ist bekannt, dass auch Zink als Akzeptor-Dotierung zur Herstellung von PN-Übergängen in GaAs-Halbleitern brauchbar ist Das Zink in der P-Zone wandelt sich unter bestimmten Dotierungsbedingungen zu einem interstitiell angeordneten Donor. Dieses interstitielle Zink hat eine sehr hohe Diffusionsrate, weshalb es unter Einfluss des elektrischen Feldes den PN-Übergang durchwandert. Durch diese unerwünschte Zinkdiffusion in GaAs werden allzu hohe Leckströme sowohl bei Vorwärts- als auch bei Rückwärtsvorspannung erzeugt, vgl. Longini, Solid State Electronics, 5,127 (1962).
Es wurde auch festgestellt, dass in Leitrichtung vorgespannte Übergänge, wie der Isolations-Kollektor-Übergang eines NPN-Transistors, durch die Diffusion von Schwermetallionen, besonders Kupfer, beschädigt wurden. Dies wird hauptsächlich durch die hohe Konzentration von Kupferionen in der Isolationszone verursacht, und es ist bekannt, dass die Zone wegen der hohen Löslichkeit von Kupfer als Getter für dieses Metall wirkt. Dazu kommt die hohe Versetzungsdichte im Kristall, die mechanische Spannungen erzeugt. Die Verunreinigungen diffundieren unter dem Einfluss des elektrischen Feldes, das durch Verkleinerung der natürlichen Übergangsspannung und in den P- und N-Zonen infolge des ohmschen Spannungsabfalls entsteht, wenn der Übergang leitet.
Fig. la ist ein Querschnitt einer P-Isolationszone 2, die üblicherweise mit mehr als 1019 Atomen/cm3 Bor dotiert ist. Die Zone liegt in der epitaktischen Siliziumschicht 4, die mit 1015 Atomen/cm3 Arsen dotiert ist. Eine metallische Verunreinigung, z. B. durch Kupfer, wird in der Isolationszone 2 gegettert.
Fig. lb zeigt das Konzentrationsprofil für Bor, Arsen und die Kupferverunreinigung in Fig. la. Die Kupferverunreinigung liegt etwa zwei Grössenordnungen unter der Bor-Dotierung, vgl. Hall et al., Journal of Applied Physics, 35,379 (1964).
Fig. lc zeigt das Übergangsverhalten bei der Neuverteilung der metallischen Verunreinigung gemäss Fig. lb im Fall eines stark leitend vorgespannten Übergangs, der ein vernachlässigbares, natürliches Feld in der Sperrschicht und keine elektrischen Felder in den P- oder N-Zonen aufweist. Unter stetigen Verhältnissen und solange kein inneres elektrisches Feld besteht, wird die Verunreinigungskonzentration in allen Zonen gleich gross sein.
Fig. ld zeigt das Übergangsverhalten bei einer Neuverteilung der metallischen Verunreinigung gemäss Fig. lb bei geringerer Vorwärtsvorspannung als in Fig. lc, wenn das natürliche Feld 8j in der Sperrschicht von Bedeutung ist. Die Verunreinigung diffundiert nun in geringerem Mass als bei Fig. lc wegen der kompensierenden Wirkung von £j. Eine Verteilung der Verunreinigung, wie sie sich unter verschiedenen Vorspannungen ergibt, ist in Fig. le gezeigt.
Fig. lf zeigt den Übergang unter Vorwärtsvorspannung, wenn die Sperrschicht ein leicht verzögerndes Feld und die P-Zone ein beschleunigendes Feld aufweist. Wie ersichtlich, haben beide Zonen noch eine ungleiche Konzentrationsverteilung, die durch die Drift- und Diffusionskräfte bedingt sind. Unter diesen Bedingungen diffundieren mehr metallische Verunreinigungen über den Übergang als gemäss Fig. ld, jedoch weniger als bei dem stark vorgespannten Übergang gemäss Fig. lc.
Nachfolgend wird die im Patentanspruch 1 definierte Erfindung anhand von Ausführungsbeispielen im einzelnen erläutert, durch welche unerwünschte Leckströme in solchen Halbleiterelementen unterdrückt werden. Die schon erwähnte Fig. la zeigt eine diffundierte Isolationszone 2 innerhalb einer Epitaxiezone 4, die Teil eines bipolaren Treibertransistors bildet. Wenn der Transistor Strom liefert, wird die Isolationszone in Bezug auf die Epitaxiezone nach vorwärts vorgespannt. Verunreinigende Metallionen, wie Kupfer, Gold, Nickel und Eisen, innerhalb der Isolationszonen 2 diffundieren dadurch in die Epitaxiezone 4. Wenn die Isolationszone 2 in Sperrichtung vorgespannt ist, bilden die Verunreinigungen Générations- oder Rekombinationszentren in der Sperrschicht 6. Dadurch entsteht Leckstrom zwischen der Epitaxiezone 4 und der Isolationszone 2.
Gemäss der Erfindung wird die Leckstrombildung verhindert durch einen Isolationsring 8, der die Isolationszone 2 umgibt und dieselbe Art Leitfähigkeit wie diese aufweist, vgl. Fig. 2a. Dazu wird eine Diffusion geringerer Oberflächenkonzentration als für die Isolationszone 2 eingebracht. Dies kann in Bipolartechnik z. B. eine Basisdiffusion sein, die die Isolation 2 überlappt, so dass das durch ohmschen Spannungsabfall erzeugte Feld sich nicht bis in die Isolationszone erstreckt, welche stärker verunreinigt ist Die Basisdiffusionszone 8 ist infolge der geringen Borkonzentration nur geringfügig verunreinigt. Die Dotierungskonzentrationsprofile sind in Fig. 2b angegeben. Die Zone 8 kann auch durch Ionen-Implantation erzeugt werden.
Wenn die Epitaxiezone aus Silicium besteht, mit 1015 Atomen/cm3 Arsen dotiert ist und eine Dicke von 12 jxm aufweist,
2
5
10
15
20
25
30
35
40
45
50
55
60
65
3 619072
wenn ferner die bordotierte Isolationszone 2 eine Oberflächen- bis zum Übergang 6' und nennenswerte Leckströme können konzentration von 2 x 102 Atomen/cm3 und eine Breite von 32 darum nicht entstehen. Es genügt dazu, die Diffusion 8 nur mit
(im aufweist, kann der Isolationsring 8 mit 1018 Atomen/cm3 geringer Tiefe auszuführen, da die Verunreinigungskonzentra-
bordotiert sein und sich etwa 3 (im breit ausserhalb des Randes tion mit der Tiefe von der Oberfläche sehr rasch abnimmt und der Isolationszone 2 erstrecken. Die Oberflächenkonzentration 5 die Zone 2 unterhalb des Isolationsringes 8 nur wenige Metall-
im Isolationsring 8 wird etwa zwischen die der Isolationszone 2 ionen enthält.
und der epitaktischen Zone 4 gelegt. Sie muss so hoch sein, dass Der Isolationsring 8 löst ein wesentliches Problem bei der ein merklicher ohmscher Spannungsabfall in der Isolations- Herstellung integrierter Schaltungen mit Treibertransistoren,
zone 2 vermieden und der PN-Übergang 6' mit seinem Span- Ohne Isolationsring muss zusätzlicher Schaltungsaufwand nungsfeld ej aus der Isolationszone 2 hinausverschoben wird. i o getrieben werden, wenn Treibertransistoren in integrierten
Die Konzentration soll aber nicht so gross sein, dass dadurch Schaltungen angeordnet werden sollen. Das Problem der uner-
die metallischen Verunreinigungen während der Diffusionsope- wünschten Beeinflussung von Isolationsübergängen durch Dif-
ration in den Isolationsring selbst eindringen. fusion metallischer Verunreinigungen unter Vorspannung
Da das durch ohmschen Spannungsabfall erzeugte elektri- konnte bisher nicht gelöst werden. Die hier aufgezeigte Lösung sehe Feld sich nicht bis in die Zone hoher Verunreinigung 15 ist besonders vorteilhaft, wenn lineare Schaltungen zur Verar-
erstreckt, wandern die Verunreinigungen nur in geringem Mass beitung analoger Signale integriert werden sollen.
G
2 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/736,646 US4113512A (en) | 1976-10-28 | 1976-10-28 | Technique for preventing forward biased epi-isolation degradation |
Publications (1)
Publication Number | Publication Date |
---|---|
CH619072A5 true CH619072A5 (de) | 1980-08-29 |
Family
ID=24960699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH1215777A CH619072A5 (de) | 1976-10-28 | 1977-10-05 |
Country Status (12)
Country | Link |
---|---|
US (1) | US4113512A (de) |
JP (1) | JPS5354490A (de) |
BR (1) | BR7706777A (de) |
CA (1) | CA1057419A (de) |
CH (1) | CH619072A5 (de) |
DE (1) | DE2746700A1 (de) |
ES (1) | ES463621A1 (de) |
FR (1) | FR2369687A1 (de) |
GB (1) | GB1584990A (de) |
IT (1) | IT1114162B (de) |
NL (1) | NL7711278A (de) |
SE (1) | SE431272B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4178190A (en) * | 1975-06-30 | 1979-12-11 | Rca Corporation | Method of making a bipolar transistor with high-low emitter impurity concentration |
US5041896A (en) * | 1989-07-06 | 1991-08-20 | General Electric Company | Symmetrical blocking high voltage semiconductor device and method of fabrication |
TW274628B (de) * | 1994-06-03 | 1996-04-21 | At & T Corp | |
JP3408098B2 (ja) * | 1997-02-20 | 2003-05-19 | キヤノン株式会社 | 固体撮像装置及びx線撮像装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1050805A (de) * | 1964-06-23 | 1900-01-01 | ||
US3551760A (en) * | 1966-03-28 | 1970-12-29 | Hitachi Ltd | Semiconductor device with an inversion preventing layer formed in a diffused region |
US3653988A (en) * | 1968-02-05 | 1972-04-04 | Bell Telephone Labor Inc | Method of forming monolithic semiconductor integrated circuit devices |
US3631311A (en) * | 1968-03-26 | 1971-12-28 | Telefunken Patent | Semiconductor circuit arrangement with integrated base leakage resistance |
US3964705A (en) * | 1970-12-23 | 1976-06-22 | Bassani S.P.A. | Frame for the mounting of interchangeable electrical units |
US3697827A (en) * | 1971-02-09 | 1972-10-10 | Unitrode Corp | Structure and formation of semiconductors with transverse conductivity gradients |
US3760239A (en) * | 1971-06-09 | 1973-09-18 | Cress S | Coaxial inverted geometry transistor having buried emitter |
DE2241600A1 (de) * | 1971-08-26 | 1973-03-01 | Dionics Inc | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung |
US3921199A (en) * | 1973-07-31 | 1975-11-18 | Texas Instruments Inc | Junction breakdown voltage by means of ion implanted compensation guard ring |
US4021270A (en) * | 1976-06-28 | 1977-05-03 | Motorola, Inc. | Double master mask process for integrated circuit manufacture |
-
1976
- 1976-10-28 US US05/736,646 patent/US4113512A/en not_active Expired - Lifetime
-
1977
- 1977-08-31 JP JP10373377A patent/JPS5354490A/ja active Granted
- 1977-09-09 FR FR7727688A patent/FR2369687A1/fr active Granted
- 1977-09-20 IT IT27706/77A patent/IT1114162B/it active
- 1977-09-26 CA CA287,528A patent/CA1057419A/en not_active Expired
- 1977-09-30 GB GB40835/77A patent/GB1584990A/en not_active Expired
- 1977-10-05 CH CH1215777A patent/CH619072A5/de not_active IP Right Cessation
- 1977-10-07 BR BR7706777A patent/BR7706777A/pt unknown
- 1977-10-14 NL NL7711278A patent/NL7711278A/xx not_active Application Discontinuation
- 1977-10-18 DE DE19772746700 patent/DE2746700A1/de active Granted
- 1977-10-25 SE SE7711985A patent/SE431272B/sv unknown
- 1977-10-27 ES ES463621A patent/ES463621A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5354490A (en) | 1978-05-17 |
GB1584990A (en) | 1981-02-18 |
IT1114162B (it) | 1986-01-27 |
ES463621A1 (es) | 1978-07-01 |
FR2369687A1 (fr) | 1978-05-26 |
SE7711985L (sv) | 1978-04-29 |
DE2746700A1 (de) | 1978-05-11 |
DE2746700C2 (de) | 1988-12-22 |
SE431272B (sv) | 1984-01-23 |
BR7706777A (pt) | 1978-08-22 |
JPS5424270B2 (de) | 1979-08-20 |
US4113512A (en) | 1978-09-12 |
FR2369687B1 (de) | 1980-08-01 |
NL7711278A (de) | 1978-05-03 |
CA1057419A (en) | 1979-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3509899C2 (de) | MOS-Transistoranordnung mit veränderlicher Leitfähigkeit | |
DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
DE2823967C2 (de) | ||
DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
DE1207014C2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung | |
DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE1162488B (de) | Halbleiterbauelement mit zwei Elektroden an einer Zone und Verfahren zum Betrieb | |
DE1948921A1 (de) | Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung | |
DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
DE1614852B2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen | |
DE2558925C2 (de) | Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung | |
DE1229650B (de) | Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik | |
CH619072A5 (de) | ||
DE2236897B2 (de) | ||
DE2442926A1 (de) | Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen | |
DE1914745A1 (de) | Halbleiterbauelement mit mindestens einem UEbergang | |
DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
DE1564170C3 (de) | Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2439535A1 (de) | Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien | |
DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE19752052A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE2559001C2 (de) | Integrierte Injektions-Halbleiterschaltungsanordnung | |
DE2558975C2 (de) | Integrierte Injektions-Halbleiterschaltungsanordnung | |
DE3539208C2 (de) | Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |