DE2631276A1

DE2631276A1 - Anordnung zur korrektur der zeitbasis von informationen in form periodischer signale, insbesondere von videosignalen

Info

Publication number: DE2631276A1
Application number: DE19762631276
Authority: DE
Inventors: Takeshi Ninomiya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1975-07-11
Filing date: 1976-07-12
Publication date: 1977-01-13
Also published as: AU501232B2; JPS555956B2; IT8447875A0; AT344799B; IT1192138B; SE408251B; SE7808490L; IT1213268B; SE7607898L; NL7607708A; GB1554908A; FR2317838B1; JPS529319A; DE2660984C2; DE2631276C2; SU1718744A3; AU1570276A; FR2317838A1; ATA512576A; GB1554907A

Description

Dipi.-Ing. H. MITSCHERUCH D-8000 MDNCHEN 22

Dipl.-Ing. K. GUNSCHMANN Steinsdorfstraße 10

Dr.rer.nal. W. KÖRBER ^ ⁽⁰⁸⁹⁾ * ^{29 66 84}

Dipl.-Ing. J. SCHMIDT-EVERS Ο R QI ?7 R

PATENTANWÄLTE Δ0 J I Z /D

12. JuIi 1976

Sony Corporation

7-35 Kitashinagawa 6-chome

Shinagawa-ku

Tokyo, Japan

Patentanmeldung

Anordnung zur Korrektur der Zeitbasis von Informationen in Ροπή periodischer Signale, insbesondere von Videosignalen

Die Erfindung betrifft eine Anordnung zur Korrektur der Zeitbasis von Informationen in Form periodischer Signale, insbesondere von Videosignalen der im Gattungsbegriff des Patentanspruchs 1 beschriebenen Art. Sie befaßt sich insbesondere mit einer Anordnung, mittels derer Zeitbasisfehler, die während der Aufnahme und/oder Wiedergabe solcher Signale entstehen, beseitigt werden können.

Videosignale v/erden häufig auf Magnetband aufgenommen und anschließend zum Zwecke einer späteren Sendung oder zur Betrachtung wiedergegeben. Während der Wiedergabe aufgezeichneter Videosignale entstehen üblicherweise Zeitbasis- oder Frequenzfehler. Sie sind die Folge einer Expansion oder einer Kontraktion des Aufzeichnungsmediums während oder nach der Aufzeichnung, eine Änderung der Relativgeschwindigkait zwischen dem

60 9882/1108

Magnetband und dem Magnetkopf bzw. den Magnetköpfen während der Aufnahme oder der Wiedergabe oder auch einer Änderung zwischen der Aufnahmegeschwindigkeit und der Wiedergabegeschwindigkeit des Magnetbandes und dgl. Wenn solche Zeitbasisfehler in den reproduzierten Videosignalen auftreten, verursachen sie eine Frequenzverschiebung des letzteren, aus welcher eine Vielzahl unerwünschter sichtbarer Effekte resultieren. Solche Wirkungen treten insbesondere dann auf, wenn die reproduzierten Videosignale von einem Sender ausgestrahlt und mit Liveaufnahmen gemischt werden, die keine Zeitbasisfehler aufweisen. Die genannten unerwünschten Effekte, die schon bei vergleichsweise kleinen Zeitbasisfehlern auftreten, sind eine "verschmierte" oder flimmernde Bildwiedergabe mit fehlerhaften Intensitätsänderungen sowie - im Falle von !Farbbildvideosignalen - unsaubere Farbwiedergabe. Palls die Zeitbasisfehler groß sind, kann die horizontale oder vertikale Synchronisierung des reproduzierten Bildes gestört werden.

In der US-PS 3 860 952 ist eine Zeitbasis-Korrekturschaltung zur Beseitigung von Zeitbasisfehlern aus Videosignalen offenbart. Bei dieser werden die ankommenden Videosignale aus ihrer analogen in eine digitale Form umgewandelt und vorübergehend in einem Speicher gespeichert. Die Zeitbasisfehler werden aus den Videosignalen eliminiert, indem die digitalisierten Signale in den Speicher mit einem laktmaß eingeschrieben werden, das sich im wesentlichen proportional mit den Zeitbasisfehlern ändert und indem diese gespeicherten Signale mit einem Standard-Taktmaß wieder ausgelesen werden. Nach dem Auslesen der digitalisierten Videosignale werden letztere wieder in ihre analoge Form zurückgewandelt und einerAusgangsklemme zugeführt. Der bei dieser bekannten Schaltungsanordnung zur Zeitbasiskorrektur verwendete Speicher umfaßt eine Vielzahl von Speichereinheiten, deren jede eine oder mehrere Zeilen der Video-

609882/110 8

2 G 3127-6

information zu speichern vermag. Eine Folgesteuereinriehtung steuert die Auswahl jeder Speichereinheit zum Einschreiten und Auslesen derart, daß die abgetastete Videoinformation sequentiell eingespeichert wird, indem die Vielzahl der Speichereinheiten zyklisch vorbereitet wird und eine oder mehrere Zeilen der digitalisierten Videoinformation in geder der ausgewählten Speichereinheiten seriell eingespeichert werden. Die Steuerung erfolgt ferner so, daß die lOlgesteuereinrichtung gleichzeitig mit der Einspeicherung der abgetasteten Videoinformation in einer ausgewählten Speichereinheit das sequentielle Auslesen der in einer anderen Speichereinheit gespeicherten Videoinformation ermöglicht, wobei die Aktivierung der Speichereinheiten für das Auslesen der in ihnen gespeicherten Informationen auch zyklisch erfolgen kann. Die in der genannten US-PS 3 860 952 beschriebene Anordnung zur Verhinderung der sogenannten "Doppeltaktung" einer einzelnen Speichereinheit, d.h. des Versuchs, infolge eines besonders großen Zeitbasisfehlers in ein und derselben Speichereinheit gleichzeitig einzuschreiben und auszulesen, bringt es mit sich, daß wenigstens ein unvollständiges Zeilenintervallsignal entsteht, möglicherweise auch zwei unvollständige und gestörte Zeilenintervallsignale, die nicht mehr miteinander horizontalsynchronisiert sind und am Ausgang der Zeitbasis-Korrekturschaltung anstehen. Die beschriebene Zeitbasis-Korrekturschaltung ist außerdem nicht in der Lage, aus ihrem Ausgangssignal solche Zeilenintervalle der ankommenden Videosignale zu eliminieren, bei denen sogenannte drop-outs, das sind Zeilen mit Signalausfall, auftreten.

Zur Beseitigung dieser Nachteile wurde von der Anmelderin bereits vorgeschlagen (US-Patentanmeldung 642 197, 18. Dezember 1975) eine Anordnung zur Korrektur einer Zeitbasis der oben beschriebenen Art vorzusehen, bei der solche Zeilenintervalle

- 4 609882/ 1 108

des ankommenden Videosignals, in denen drop-outs auftreten, aus dem Ausgangssignal der Korrekturschaltung entfernt und durch vorher gespeicherte Zeilenintervalle ersetzt werden, die eine ähnliche Videoinformation "beinhalten. In einer solchen Zeitbasis-Korrekturschaltung werden die Videosignale, die drop-outs enthalten, dadurch eliminiert, daß lediglich die Einschaltperiode einer Speichereinheit in Abhängigkeit von der Feststellung eines drop-outs in dem ankommenden Videosignal so ausgewählt wird, daß in dieser Speiehereinheit das nächste auftretende Zeilenintervall gespeichert wird, das keine drop-outs aufweist und daß anschließend während des Auslesens der gespeicherten Signale dasjenige Zeilenintervall, das dem ausgelassenen Zeilenintervall vorangeht, zweimal ausgelesen wird, wodurch das ausgelassene Zeilenintervall ersetzt wird. Die vorangehend beschriebene Anordnung arbeitet im allgemeinen zufriedenstellend, außer in dem Fall,.in welchem in zwei oder mehr aufeinanderfolgenden Zeilenintervallen des ankommenden Videosignals Ausfälle auftreten, in diesem Fall wird das Zeilenintervall, das dem Einsetzen der dropouts vorangeht, dreimal oder noch öfter im Ausgangssignal der Zeitbasis-Korrekturschaltung wiederholt werden. Eine derartige Wiederholung eines einzelnen Zeilenintervalls ist jedoch in dem aus dem korrigierten Videosignal reproduzierten Bild erkennbar. Wenn außerdem zur Vermeidung der oben beschriebenen Doppeltaktung einer Speichereinheit infolge sehr großer Zeitbasisfehler in dem ankommenden Videosignal die Einschreiboder Ausleseperiode einer Speiehereinheit von beispielsweise einem Zeilenintervall auf zwei Zeilenintervalle gedehnt wird, können die erwähnten mit der Eliminierung von drop-outs verbundenen Probleme noch vergrößert werden.

Bei den vorangehend beschriebenen Zeitbasis-Korrekturschaltungen werden die in digitalisierter Form gespeicherten Video-

6 0 9 8 8 2/1108

signale in einem festen Standardtaktmaß ausgelesen, so daß Geschwindigkeit oder Phasenfehler, die innerhalb eines Zeilenintervalls der ankommenden Videosignale auftreten, nicht' kompensiert werden können.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Korrektur der Zeitbasis zu schaffen, die sich insbesondere zur Verarbeitung von Videosignalen eignet und die vorstehend Mangel nicht aufweist. Insbesondere soll auch die Anordnung zur Unterdrückung von Videoinformationen mit drop-outs in dem Ausgangssignal verbessert werden. Ferner soll das Auslesen der Videoinformation aus dem Speicher in einem Standardlaktmaß stattfindet, das in Abhängigkeit von Geschwindigkeitsfehlern veränderbar ist, die bei der Einspeicherung der Videoinformation auftreten können. Esist ferner Aufgabe der Erfindung, die Schaltungsanordnung zur Korrektur der Zeitbasis so zu gestalten, daß die Kompensation von Geschwindigkeitsfehlern mit der Eliminierung von drop-outs in dem Ausgangssignal der Schaltungsanordnung derart koordiniert ist, daß sie durch letztere nicht störend beeinflußt wird.

Die der Erfindung zugrundeliegende Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale gelöst.

Gemäß einer Weiterbildung der Erfindung besitzt die Schaltungsanordnung zur Zeitbasiskorrektur einen Speicher zur Speicherung von Informationen, welche Geschwindigkeitsfehler, beispielsweise Geschwindigkeitsfehler in den in den Speichereinheiten des Hauptspeichers eingespeicherten ankommenden Videosignalen kennzeichnen, wobei diese Informationen über Geschwindigkeitsfehler sequentiell und gleichzeitig mit dem Auslesen der Videoinformation aus der betreffenden Hauptspeicher-

6098 8 2/1108

einheit ausgelesen werden und das Taktmaß, mit dem das Auslesen erfolgt, entsprechend modulieren. Wenn eine Videoinformation in eine der Hauptspeichereinheiten wieder eingeschrieben wird, um drop-outs zu eliminieren, wechselt der Speicher die der neu eingeschriebenen Videoinformation zugeordnete G-eschwindigkeitsfehler-Information gegen die der ursprünglich in der entsprechenden Hauptspeichereinheit eingeschriebenen Videoinformation zugeordnete Geschwindigkeitsfehler-Information aus.

Im folgenden sei die Erfindung anhand der Zeichnungen näher beschrieben:

Pig. 1 zeigt das Blockschaltbild einer Zeitbasis-Korrekturschaltung gemäß einem -- Ausführungsbeispiel der Erfindung;

Pig. 2 zeigt in schematischer Darstellung den zeitlichen Verlauf eines Videosignals, das der Zeitbasis-Korrektur schaltung nach Pig. 1 zugeführt wird;

Pig. 3 zeigt ein Zeitdiagramm, welches die zyklische Ordnung veranschaulicht, in der die Signalinformation normalerweise in die verschiedenen Speichereinheiten der Zeitbasis-Korrekturschaltung nach Pig. 1 eingeschrieben und ausgelesen wird;

Pig. 4 zeigt ein Blockschaltbild, in dem Einzelheiten eines Taktgenerators zur Einspeicherung und eines Speichers für G-eschwindigkeitsabweichungen dargestellt sind und die Bestandteil der in Pig. 1 gezeigten Zeitbasiskorrekturschaltung ist;

609882/1 108

Pig. 5 zeigt ein Blockschaltbild, in dem Einzelheiten eines in der Zeitbasis-Korrekturschaltung nach Pig. 1 enthaltenen Steuersystems dargestellt sind;

Pig. 6 zeigt ein Blockschaltbild mit Schaltungseinzelheiten eines Hauptspeichers und eine Hauptspeicher-Steuerschaltung für die Zeitbasis-Korrekturschaltung nach Fig. 1;

Pig. 7 zeigt ein Blockschaltbild mit Schaltungseinzelheiten eines drop-out-Speichers, der Bestandteil der Zeitbasis-Korrekturschaltung nach Pig. 1 ist;

Pig· 8 zeigt ein Blockschaltbild mit Schaltungseinzelheiten eines Auslese-Taktgenerators für die Zeitbasis-Korrektur schaltung nach Pig. 1;

Pig. 9A-W zeigen den zeitlichen Signalverlauf an verschiedenen Schaltungspunkten der in Pig. 4 dargestellten Schaltung;

Pig. 10A-1 und 11A-N zeigen den zeitlichen Verlauf weiterer Signalspannungen und dienen zur Erläuterung der Arbeitsweise des in Pig. 5 dargestellten Steuersystems während des Einschreibens bzw. Auslesens von Informationen.

Zunächst sei das in Pig. 1 dargestellte Blockschaltbild näher erläutert. Die Zeitbasis-Korrekturschaltung ist in ihrer Gesamtheit mit 10 bezeichnet. Sie besitzt eine Eingangsklemme zum Empfang von Informationen in Porm periodischer Signale, beispielsweise zusammengesetzter Parbvideosignale, die von einem sogenannten Videorekorder wiedergegeben werden und Zeitbasisfehler aufweisen. Wenn das der Klemme 11 zugeführte wie-

6090 8 2/1108

dergegebene Farbvideosignal nicht bereits die Standard-NTSC-lOrm besitzt, wird es einem Demodulator 12 zugeführt, der beispielsweise einen NTSC-Encoder beinhalten kann. Die resultierenden NISC-Farbvideosignale werden übereinen Pufferverstärker 13 einer Abtastschaltung 14 und von dieser über einen Verstärker 15 einem Analog-Digital-Wandler 16 zugeführt. Von dem Verstärker 15 führt ein Rückkopplungszweig 17 zur Schwarzwertsteuerung zu dem Pufferverstärker 13, so daß die NTSC-Farbvideosignale in einer Porm abgetastet werden, die den Schwarzwert enthält.

Die von dem Pufferverstärker 13 gelieferten NTSC-Farbvideosignale mit wiedergewonnenem Schwarzwert, wenlen außerdem einer Abtrennschaltung 18 zugeführt, welche die Horizontal-Synehronisiersignale abtrennt, sowie einer Abtrennschaltung 19, die durch die abgetrennten Horizontal-Synchronisiersignale derart getastet wird, daß sie die Burst-Signale aus den FTSC-Farbvideosignalen heraustrennt. Die abgetrennten Horizontal-Synchronisiersignale und die Burst-Signale werden einem Einsehreib-Taktgenerator 20 zugeführt, der - wie weiter unten ausführlich erläutert wird -, Einspeichertaktimpulse WRCK mit einer vergleichsweise hohen Frequenz von beispielsweise 10,74 MHz liefert. Diese Frequenz von 10,74 MHz ist dreimal größer als die Frequenz f des Farbträgers eines NTSC-Signals. Die Frequenz bzw. Wiederholfrequenz der Einspeicher-Taktimpulse WRCK und ihre Phase ist in Abhängigkeit von Frequenz- und Phasenänderungen der Horizontal-Synchronisiersignale und der aus dem ankommenden Farbvideosignal extrahierten Burst-Signale zur Regeneration des Farbträgers derart veränderbar, daß sie Zeitbasisfehlern in diesen ankommenden Signalen genau folgen bzw. von diesen abhängig sind.

Die von dem Generator 20 gelieferten Einspeicher-Taktimpulse WRCK, deren Frequenz - wie erwähnt - etwa 10,74 MHz beträgt, werden einem Analog-Digital-Wandler 16 und der Abtastschaltung 14 zugeführt und steuern das Zeitmaß, mit welchem letztere

6098 8 2/1108

die demodulierten Videosignale abtastet bzw. das Zeitmaß, mit welchem der Wandler 16 die abgetasteten Signale aus ihrer originalen Analogform in die digitale Form umwandelt. Und zwar wird der Analog-Digital-Wandler 16 bei jedem Einspeicher-Taktimpuls des Generators 20 wirksam, tastet das demodulierte Videosignal ab und wandelt es in eine Vielzahl paralleler Bit-Signale, beispielsweise in eine Digitalinformation mit acht parallelen Bits.

Die parallelen Bits des digitalisierten Signals werden von dem Wandler 16 über eine im folgenden auch als Bus bezeichnete digitale Informationsleitung I6a einem Hauptspeicher 21 zugeführt. Zur Vereinfachung der Darstellung ist Bus 16a als Doppellinie dargestellt. Der Hauptspeicher 21 ist in Fig. 6 näher dargestellt. Er beinhaltet Speichereinheiten I-1U-1, MU-2, MU-3 und MU-4, deren jede eine Mehrzahl von Schieberegistern umfaßt, deren Zahl der Anzahl der parallelen Bits entspricht, aus denen jedes einzelne "Wort" der digitalisierten Videosignale gebildet ist. So besteht in dem beschriebenen Ausführungsbeispiel jede der vier Speichereinheiten I¹TlJ-I, MU-2, MU-3 und MU-4 aus je acht Schieberegistern.

Jedes Schieberegister der Speichereinheiten MU-1, MU-2, MU-3 und MU-4 besitzt eine solche Speicherkapazität, daß in Anbetracht der Frequenz der von dem Generator 20 erzeugten Einspeicher-Taktimpulse eine digitalisierte Information, gespeichert werden kann, die einem oder mehreren, vorzugsweise einer geraden Anzahl (2,4,6,8 ....) Zeilenintervallen entspricht. Falls das Videosignal ein NTSC-Farbvideosignal ist, und die Einspeicher-Taktimpulsfrequenz etwa 10,74 MHz beträgt, entfallen auf jedes der in Fig. 2 mit H bezeichneten Zeilenintervalle 682,5 Wörter der entsprechenden digitalen Information. In der dargestellten Zeitbasis-Korrekturschaltung werden die Horizontal-Synchronisiersignale und die Burst-Signale, die während des Intervalls α in jeder Horizontalaustastperiode auftreten, vorzugsweise aus den ankommenden Videosignalen entfernt, bevor letztere in eine digitale Form umge-

609882/1108

wandelt werden, so daß die Register der Speichereinheiten MU-1, MU-2, MU-3 und MU-4 einer Zahl von nur 640 Wörtern der entsprechenden digitalen Information für jedes der zu speichernden Zeilenintervalle angepaßt sein müssen.

Die abgetrennten Horizontal-Synchronisiersignale werden ferner einem Einspeicher-Startgenerator 22 zugeführt, der in vorbestimmten Intervallen Einspeicher-Startimpulse WST erzeugt, falls die einem Zeilenintervall entsprechende digitale Information in jeder der Speichereinheiten eingespeichert werden soll. Die genannten vor "bestimmt en Intervalle liegen beispielsweise am Beginn jedes Zeilenintervalls der ankommenden Videosignale.

Die Einspeicher-Startimpulse WST des Generators 22 und die Einspeicher-Taktimpulse WRCK des Generators 20 werden einer Systemsteuerung 23 zugeführt, die - wie weiter unten im einzelnen erläutert werden wird - die Operationen einer Hauptspeichersteuerung 24 steuert und die selektiven Einspeicherund Ausspeicher-Operationen der Speichereinheiten MU-1, MU-2, MU-3 und MU-4 bewirkt. Unter normalen Umständen veranlasst die Systemsteuerung 23 die Erzeugung von Einspeicher-Steuersignalen, die mit einer zyklischen Wiederholung auftreten und den Speichereinheiten MU-1, MU-2, MU-3 bzw. MU-4 zugeführt werden. Sie bestimmen die Folge, in welcher diese Speichereinheiten ausgewählt oder die ausgewählte Speichereinheit zur Einspeicherung der der gewünschten Zahl von Zeilenintervallen des ankommenden Videosignals entsprechenden digitalen Information vorbereitet wird . Die Speichersteuerung 24 empfängt ebenfalls die Einspeicher-Taktimpulse WRCZ des Generators 20. Während der Einspeicherperiode, die durch jedes Einspeicher-Steuersignal bestimmt ist, liefert die Speichersteuerung 24 die Einspeicher-Steuerimpulse WRCK an die betreffende Speichereinheit MU-1, MU-2, MU-3 oder MU-4, die damit ausgewählt und zur Einspeicherung vorbereitet ist, so daß die digitale Information, die der genannten Anzahl von Zeilenintervallen des Videosignals entspricht, in

609882/1108

die ScMeReregister der ausgewählten Speichereinheit mit einem Taktmaß eingeschrieben wird, welches durch die Frequenz der Einspeicher-Takt impulse WRCK "bestimmt ist, wobei diese sich entsprechend der in dem ankommenden Tideosignal vorhandenen Zeitbasisfehler ändert.

Nach der vorübergehenden Speicherung in den Speichereinheiten MU-1, MU-2, MTJ-3 und MU-4 wird die das Tideosignal darstellende digitalisierte Information in einer vorbestimmten Folge an einen Informations- oder Datenbus 25 ausgelesen. Zur Bestimmung des Zeitmaßes, mit welchem die digitalisierte Information aus jeder der Speichereinheiten ausgelesen wird, besitzt die dargestellte Zeitbasis-Korrekturschaltung 10 einen Standard-Synchrongenerator 26, der ein Trägersignal mit einer festen oder Standardfrequenz von beispielsweise der Standardfrequenz f des Farbträgers liefert. Diese Frequenz f beträgt bei HTSG-Farbvideosignalen beispielsweise 3,58 MHz. Das von dem Generator 26 gelieferte Trägersignal wird einem Lese-Taktgenerator 27 zugeführt, der zumindest am Beginn ind am Ende jeder Ausspeicherperiode Lesetaktimpulse RCK mit einer Standardfrequenz von beispielsweise 10,74 MHz erzeugt. Der Standard-Synchrongenerator 26 erzeugt ferner Lese-Startimpulse RST in solchen Zeitabständen, die beispielsweise der gewünschten Anzahl der in jeder der Speichereinheiten zu speichernden Zeilenintervalle des TTTSC-Yideosignals entsprechen.

Die Lese-Startimpulse RST des Generators 26 v/erden der Systemsteuerung 23 zugeführt. Die Lese-Taktimpulse RCK werden von dem Generator 27 der Systemsteuerung 23 und der Hauptspeichersteuerung 24 zugeführt. Unter normalen Umständen veranlaßt die Systemsteuerung 23 die Hauptspeichersteuerung 24 zur Erzeugung von Lese-Steuersignalen, die in einer zyklischen Wiederholungsfolge auftreten und alternativ einer der Speichereinheiten MU-1, MU-2, MU-3 bzw. MU-4 zugeführt werden und die die Folge festlegen, in welcher diese Speichereinheiten ausgewählt und zum Auslesen der digitalisierten Information vorbereitet werden, welche der Anzahl der Zeilenintervalle

609882/1108

entspricht, die zuvor in der ausgewählten Speichereinheit abgespeichert wurden. Während der Lese- oder Ausspeicherperiode, die durch jedes der Lese-Steuersignale bestimmt ist, liefert die Speichersteuerung 24 die lese-Taktimpulse RCK an die ausgewählte oder vorbereitete Speichereinheit, so daß die einem oder mehreren Zeilenintervallen des Videosignals entsprechende digitalisierte Information aus den Schieberegistern der ausgewählten Speichereinheit mit dem Standardzeitmaß der Lese-Taktimpulse RCK ausgelesen wird.

Die Lesetaktimpulse RCK werden ferner einem Pufferspeicher zugeführt, der die aus dem Hauptspeicher 21 sequentiell ausgelesene digitalisierte Information empfängt. Die Lese-Taktimpulse RCK gelangen ferner zu einem Digital-Analogwandler 29, der das zwischengespeicherte digitale Ausgangssignal des Speichers 28 in die originale Analogform zurüekwandelt. Das Ausgangssignal des Digital-Analogwandlers 29 gelangt zu einer Schaltung 30, der außerdem das Standard-Trägerfrequenzsignal des Generators 26 zugeführt wird und die dem Ausgangssignal des ¥andlers 29 das Burst-Signal und die zusammengesetzten Synchronisiersignale zusetzt, die zuvor von dem ankommenden Videosignal abgetrennt wurden. An der Ausgangsklemme 31 der Schaltung 30 erhält man die resultierenden zusammengesetzten Farb-Videosignale. Zur Berichtigung von Geschwindigkeitsfehlern, die in den ankommenden Videosignalen enthalten sein können, ermittelt die Zeitbasis-Korrekturschaltung 10 gemäß der Erfindung die Geschwindigkeitsfehlter an dem Einspeicher-Taktgenerator 20 während jeder Einspeicherperiode und liefert die ermittelten Geschwindigkeitsfehler an einen Speicher 32, der im folgenden auch kurz als "Geschwindigkeitsfehlerspeicher" bezeichnet wird. Dieser Geschwindigkeitsfehlerspeicher 32, dem noch eine Geschwindigkeitsfehler-Halteschaltung 33 vorgeschaltet ist, speichert unter dem Steuereinfluß der Systemsteuerung 23 die während der Einspeicherperiode jeder der Speichereinheiten MU-1, MU-2, MU-3 und MÜ-4 ermittelten Geschwindigkeitsfehler und legt während der Ausspeicherperiode jeder dieser Speichereinrichtungen ein entsprechendes Ge-

6098H2/1108

- ¹3 - 2G31276

schwindigkeitsfehler-Korrektursignal an den Lese-Taktgenerator 27, wodurch, die von diesem erzeugten Le se taktimpuls e RCK in geeigneter Weise moduliert werden, derart, daß die Geschwindigkeitsfehler eliminiert "bzw. kompensiert werden,wie dies weiter unten noch ausführlich beschrieben wird. Auf diese Weise kann sich bei den Lesetaktimpulsen RCK, die am Beginn und am Ende jeder Ausspeicherperiode eine der Standardfrequenz entsprechende Taktfrequenz "besitzen, während einer solchen Leseperiode die Phasenlage ändern. Die Zeitbasis-Korrekturschaltung 10 gemäß der Erfindung besitzt ferner eine Schaltung 34 zur Ermittlung von Informationsausfällen, die im folgenden kurz als "Drop-out-Detektor" bezeichnet wird und die mit der Eingangsklemme 11 in Verbindung steht. Sie ermittelt Informationsausfälle - im folgenden als "Drop-out" bezeichnet in den ankommenden Videosignalen und liefert ein entsprechendes Drop-out-Signal DO an die Systemsteuerung 23. In einem Drop-out-Speicher 35 werden die Informationen gespeichert, die das Auftreten von Drop-outs in den ankommenden Videosignalen betreffen. Die gespeicherten Informationen dienen zur Beeinflussung der Ausspeicherungsfolge der Speichereinheiten und zur Einspeicherung von Videοinformationen, die frei von Drop-outs sind,in diese Speichereinheiten. Auf diese Weise v/erden Drop-outs aus den an der Ausgangsklemme 31 anstehenden Videosignalen mit korrigierter Zeitbasis eliminiert. Dies wird weiter unten im Detail beschrieben.

Aus Pig. 3 ist erkennbar, daß bei der dargestellten Zeitbasis-Korrekturschaltung 10 die zyklisch auftretenden Einspeichersteuersignale zum sequentiellen Einschreiben der einer gewünschten Anzahl von Zeilenintervallen entsprechenden digitalen Information in jede der S pe icher einheit en MU-1, MU-2, MU-3 und MU-4 normalerweise mit den ebenfalls zyklisch auftretenden Lese-Steuersignalen zum sequentiellen Auslesen der zuvor in die entsprechenden Speichereinheiten MU-3, MU-4, MU-1- bzw. MU-2 zusammenfallen.

6 09882/1108

Im folgenden sei anhand von Fig, 4 der Einspeicher-Impulsgenerator näher erläutert. Man erkennt, daß der Einspeicher-Impulsgenerator 20 der Zeitbasis-Korrekturschaltung 10 gemäß der Erfindung eine Schaltung 40 zur automatischen Frequenzregelung "beinhaltet, welche einen Oszillator 41 mit veränderbarer Frequenz umfaßt. Die S teuer spannung fiir diesen Oszillator 41 wird durch Vergleich seines in geeigneter Weise unterteilten Ausgangssignals mit den von der Abtrennschaltung 18 gelieferten Horizontal-Synchronisiersignalen gewonnen. Die Schaltung 40 zur automatischen Frequenzregelung umfaßt ferner eine automatische Phasensteuerschaltung 42, mit einem variablen Phasenschieber 43, dem ein in geeigneter Weise unterteiltes Ausgangssignal des Oszillators 41 zugeführt wird und der durch einen Phasenvergleicher 44 gesteuert wird, welcher ein in geeigneter Weise unterteiltes Ausgangssignal des Phasenschiebers 43 mit den von der Abtrennschaltung 19 gelieferten Burst-Signale miteinander vergleicht.

Das Ausgangssignal des Oszillators 41 besitzt eine Mittenfrequenz, die dem 2EF-fachen Wert der Frequenz des Farbträgers des Farbvideosignals entspricht. Die Mittenfrequenz beträgt also bei einem NTSC-Farbvideosignal und mit Έ = 3 6x3,58 MHz oder 21,48 MHz. Der Oszillator 41 liefert das Ausgangssignal mit dieser Frequenz an einen Zähler 45, der als Frequenzteiler arbeitet und die Frequenz um den Faktor 455xET teilt. Am Ausgang des Zählers 45 erscheint also ein Ausgangssignal mit der Zeilenfrequenz von 15,75 KHz. Dieses frequenzgeteilte Ausgangssjgnal wird einem der Eingänge eines Phasenvergleichers 46 zugeführt. Das Horizontal-Synchronisiersignal (Fig. 9B), das von dem ankommenden Videosignal (Fig. 9A) durch die Abtrennschaltung 18 separiert wurde, triggert einen monostabilen Multivibrator 47, der als Verzögerungsglied wirkt. Die Rückflanke des Ausgangssignals (Fig. 9E) des monostabilen Multivibrators 47 triggert einen monostabilen Multivibrator 48. Dieser liefert einen Ausgangsimpuls (Fig. 9F), der in einer vorbestimmten Zeitrelation zu dem Horizontal-Synchronisiersignal steht und der einem anderen

60988 2/110 8

Eingang des Phasenkomparators 46 zugeführt und in diesem mit dem von dem Zähler 45 gelieferten frequenzgeteilten Ausgangssignal des Oszillators 41 verglichen wird. Das Horizontal-Synchronisiersignal aus der Abtrennschaltung triggert ferner einen monostabilen Multivibrator 49, der einen Ausgangsimpuls (Fig. 9C) liefert, welcher mit seiner Rüekflanke einen Haltekreis 50 aktiviert. Dieser Haltekreis 50 hält den in dem betreffenden Zeitpunkt vorhandenen Zählerstand des Zählers 45 fest. Ein digitaler Komparator 51, dem dieser fixierte Zählerstand des Zählers 45 von dem Haltekreis 50 zugeführt wird, ermittelt die Differenz zwischen der Phase des ankommenden Horizontal-Synchronisiersignals bzw. -impulses und der Phase des von dem Zähler 45 dividierten Ausgangssignals, das durch den fixierten Inhalt dieses Zählers repräsentiert wird. Der digitale Komparator 51 liefert ein Ausgangssignal mit einem vergleichsweise hohen Pegel "1" wenn die von ihm ermittelte Phasendifferenz innerhalb vorbestimmter Grenzen, beispielsweise von i 0,5 ms liegt. Das Ausgangssignal des Komparators 51 hat hingegen einen niedrigen Pegel "0", wenn die ermittelte Phasendifferenz die vorbestimmten Grenzwerte überschreitet. Das Ausgangssignal des digitalen Komparators 51 dient zur Aktivierung eines Schalters oder Gatters 52, welches das Ausgangssignal des Phasenkomparators 56 an einen Haltekreis 53 weiterleitet, solange das Ausgangssignal des Komparators 51 seinen vergleichsweise hohen Wert "1" hat. Der Ausgang dieses Haltekreises 53 ist mit dem Oszillator 41 mit variabler Frequenz verbunden und liefert dessen Steuerspannung. Das Ausgangssignal des digitalen Komparators 51 wird ferner über einen Inverter 54 einem Schalter oder Gatter 55 als Aktivierungssignal zugeführt. Über dieses Gatter 55 gelangt das Ausgangssignal des monostabilen Multivibrators 58 selektiv zu dem Zähler 45 und stellt diesen mit der Hinterflanke bzw. dem Impuls des monostabilen Multivibrators 48 zurück. Der Schalter 45 befindet sich in seiner in Fig. 4 in ausgezogenen Linien dargestellten geöffneten Stellung, solange das Ausgangssignal des digitalen Komparators 51 seinen hohen Pegel "1" besitzt,

. nn?r^:-.^r-:>/ π ns

durch den der Schalter 52 geschlossen wird. Wenn hingegen das Aus gangs signal des !Comparators 51 den niedrigen Pegel "0" hat, wird der Schalter 55 gleichzeitig mit dem Öffnen des Schalters 52 geschlossen.

In der voran.'beschriebenen Schaltung 40 zur automatischen Frequenzregelung vergleicht der Phasenkomparator 56 normalerweise die Phasen der ankommenden Horizontal-Synchronsiersignale mit denen der geteilten Ausgangssignale des Oszillators 41, die von dem Frequenzteiler 45 geliefert werden. Auf der Basis dieses Vergleichs wird ein Steuersignal erzeugt, das über den geschlossenen Schalter 52 der Halteschaltung 53 zugeführt wird. Das resultierende Ausgangesignal der Halteschaltung 53 liegt als Steuerspannung an dem Oszillator 41 an und steuert dessen Ausgangsfrequenz auf einen Wert, der dann so lange gehalten wird, bis von der Abtrennschaltung das nächste Horizontal-Synchronisiersignal eintrifft. Solange die von dem Komparator 51 ermittelte Phasendifferenz innerhalb der vorbestimmten Grenzwerte liegt, ändert sich die Ausgangsfrequenz des Oszillators 41 in Übereinstimmung mit Frequenzänderungen der ankommenden Horizontal-Synchronisiersignale, d. h. in Übereinstimmung mit Zeitbasisfehlern in dem ankommenden Farbvideosignal. Wenn jedoch in den ankommenden Farbvideosignalen ein derart großer oder abrupter Zeitbasisfehler vorhanden ist, daß eine entsprechend große oder abrupte Abweichung in den Zeitlagen der Horizontal-Synchronisiersignale auftritt, wenn beispielsweise die ankommenden Signale aufgezeichnete Videosignale sind, die von einem Videorekorder reproduziert werden, der einen starken Bandschlupf oder ein starkes Bandflattern besitzt,bewirüdie entsprechende sehr große Phasendifferenz zwischen einem empfangenen Horizontal-Synchronisiersignal und dem Ausgangssignal des Zählers bzw. Frequenzteilers 45, daß der Komparator 51 ein Ausgangssignal mit niedrigem Pegel "0" liefert, so daß der Schalter 52 geöffnet und der Schalter 55 geschlossen wird. Das Öffnen des Schalters 52 trennt die Schleife der aus dem Zähler 45, dem Phasenkomparator 46 und der Halteschaltung 53 bestehenden

PLL-Schaltung für den Oszillator 41 auf, so daß die Halteschaltung 53 dem Oszillator 41 weiterhin die zuvor gewonnene Steuerspannung zuführt und die Ausgangsfrequenz des letzteren während eines weiteren Zeileninvertalls den Wert beibehält, den sie zuvor innehatte. Das Schließen des Schalters 45, das gleichzeitig mit dem Öffnen des Schalters 52 stattfindet, hat zur Folge, daß die Rückflanke des Ausgangssignals des monostabilen Multivibrators 48 wirksam wird und den Zähler 45 zurückstellt. Die von dem monostabilen Multivibrator 47 bewirkte Zeitverzögerung stellt sicher, daß dieses Rückstellen des Zählers 45 erst nach einer Zeitspanne stattfindet, die zur Betätigung der Schalter 52 und 55 ausreicht. Man erkennt aus der vorangehenden Beschreibung, daß die Schaltung 40 zur automatischen Frequenzregelung des Einspeicherimpulsgenerators 20 eine allzu große Änderung der Ausgangsfrequenz des Oszillators 41 infolge der erwähnten sehr großen oder abrupten Änderungen in den Zeitabständen der ankommenden Horizontal-Synchronisiersignale wirksam vermeidet.

In der Phasensteuerschaltung 42 des Einspeicherimpulsgenerators 20 wird das Ausgangssignal des Oszillators 41, das eine Mittenfrequenz von 21,48 MHz besitzt, über eüien Frequenzteiler 56 mit einem Teilerverhältnis von 2:1 einem variablen Phasenschieber 43 zugeführt, wobei dann die Bandmittenfrequenz infolge der Frequenzteilung also 10,74 MHz beträgt. Das Ausgangssignal des Phasenschiebers 43, welches die Einspeichertaktimpulse WECK bildet, die der Abtast-Halteschaltung 14, dem Analog-Digitalwandler 16, der Systemsteuerung 23 und der Hauptspeichersteuerung 24 zugeführt werden, gelangen ferner über einen Frequenzteiler«·57 mit dem Teilerverhältnis 3:1, d. h. mit einer Mittenfrequenz von 3,58 MHz zu dem Phasenkomparator 44. Diese Mittenfrequenz von 3,58 MHz entspricht der Frequenz der Burst-Signale (Fig. 9G), die dem Phasenkomparator 44 von der Abtrennschaltung 19 zugeführt werden. Der Phasenkomparator 44 ermittelt Geschwindigkeitsfehler in dem ankommenden Videosignal und steuert den variablen Phasenschieber 43. Dies geschieht im einzelnen folgender-

609882/ 1108

maßen: Ein Flip-Flop 58 wird durch jedes der von der Abtrennschaltung 18 gelieferten Horizontal-Synchronisiersignale gesetzt und beim Einsetzen des ersten der zugeordneten Burst-Signale, die von der A"btrennschaltung 19 geliefert werden, zurückgestellt, wie dies in Fig. 9H dargestellt ist. Die Rückflanke des Ausgangesignals (Fig. 9H) des Flip-Flops 58 triggert einen monostabilen Multivibrator 59, so daß dieser ein Ausgangssignal (Fig. 91) erzeugt, dessen Rückflanke etwa im Zentrum oder in der zweiten Hälfte des abgetrennten Burst-Signals (Fig. 9G-) liegt, in einem Zeitpunkt also, in welchem sich der durch das Ausgangssignal (Fig. 9K) des Phasenkomparator 44 angezeigte G-eschwindigkeitsfehler stabilisiert hat. Das Ausgangesignal des !Comparators 44 wird der G-eschwindigkeitsfehler-Halteschaltung 33 zugeführt, die außerdem das Ausgangssignal des monostabilen Multivibrators 59 empfängt, so daß an der Rückflanke des Ausgangssignals des monostabilen Multivibrators 59 die Halteschaltung 33 das Ausgangssignal des Komparators 44 abtastet und festhält (Fig. 9L), wobei dieses Ausgangssignal genau dem Geschwindigkeitsfehler des vorangehenden Zeilenintervalls entspricht. Das Ausgangssignal des monostabilen Multivibrators 59 wird ferner einem monostabilen Multivibrator 60 zugeführt und triggert diesen mit seiner Rückflanke (Fig. 91), so daß der monostabile Multivibrator 60 ein Ausgangssignal erzeugt, nach dem der Geschwindigkeitsfehler abgetastet und in dem Haltekreis 33 gespeichert ist. Das Ausgangssignal des monostabilen Multivibrators 60 schließt mit seinem hohen Pegel "1" den normalerweise geöffneten Schalter 61, über welchen das Ausgangssignal des Komparators 44 dem variablen Phasenschieber 43 zugeführt wird. Der variable Phasenschieber 43 wird durch das Ausgangssignal in einer solchen Richtung verstellt, daß das Ausgangssignal des Phasenkomparators zu Null wird. Die Zeitspanne, während der der Schalter 61 geschlossen ist, wird durch die Dauer des Ausgangssignals des monostabilen Multivibrators 60 bestimmt. Diese Zeitspanne ist unter Berücksichtigung der Zeitkonstanten der aus dem Frequenzteiler 57, dem Komparator 44 und dem Schalter 51 gebildeten Rückkopplungsschleife

6 0 9 8 8 2/1108

so gewählt, daß der Phasenschieber 43 die Phasenverschiebung, die einem von dem Komparator 44 beim Schließen des Schalters

61 empfangenen Fehlersignal entspricht, so lange hält, bis der Schalter 61 von neuem geschlossen wird und das nächste Fehlersignal von dem Phasenkomparator 44 an den Phasenschieber 43 anlegt.

Im folgenden sei anhand von Pig. 5 die Systemsteuerung 23 der Zeitbasis-Korrekturschaltung 10 gemäß der Erfindung erläutert: Die Systemsteuerung 23 besitzt einen Zähler 62 für die Aufnahme der Einspeicher-Taktimpulse WRCK des Einspeicher-Taktgenerators 20 sowie des Einspeicher-Startimpulses WST (Pig. 10C) von dem Generator 22. Jeder Einspeicher-Startimpuls WST bewirkt den Beginn eines Zählvorgangs des Zählers 62, der sodann 640 Einspeicher-Taktimpulse WRCK abzählt. Während des Zählvorgangs befindet sich das Ausgangssignal (Fig.10D) des Zählers 62 auf hohem Pegel "1" und bildet einen Einspeicherbefehl WCD. Dieser Einspeicherbefehl WCD steht also an, während der Zähler 62 eine Anzahl von 640 Einspeicher-Taktimpulsen WRCK abzählt. In den Intervallen zwischen den Zähloperationen befindet sich das Ausgangssignal des Zählers

62 auf vergleichsweise niedrigem Pegel "0". Der Einspeicherbefehl WCD wird der Hauptspeichersteuerung 24 (Pig. 1 und 6) und zwei monostabilen Multivibratoren 63 und 64 in der Systemsteuerung 23 zugeführt, die beide durch die Rückflanke jedes Einspeicherbefehls WCD (Pig. 1OE und 10K) getriggert werden. Das Aus gangs signal (Pig. 10E) des monostabilen Multivibrators

63 triggert mit seiner Rückflanke einen weiteren monostabilen Multivibrator 65, der einen entsprechenden Ausgangsimpuls (Pig. 10P) liefert. Die Ausgangsimpulse des monostabilen Multivibrators 65 werden in einem zwei-Bit-Binärzähler 66 gezählt, der ein binäres Ausgangssignal liefert, das ein Einspeichersteuersignal oder Adressensignal WRA (Pig.10G) zur Auswahl der Speichereinheit des Hauptspeichers 21 darstellt, in welcher die digitalisierte Information von dem Analog-Digitalwandler 16 eingespeichert werden soll. Das Ausgangssignal des monostabilen Multivibrators 65

6 fl')'-■'■■ > I 1 ι Π R

wird ferner einem monostabilen Multivibrator 67 zugeführt, derdureh die Rückflanke jedes Ausgangsimpulses (Pig. 10F) des monostabilen Multivibrators 65 getriggert wird und einen Impuls (10H) für die Rückstellung eines Flip-Flops 68 liefert, nach dem dieses durch ein von dem Drop-out-Detektor 34 (Fig.1) empfangenes Drop-out-Signal DO (Fig. 101) gesetzt wurde. Wenn also ein Drop-out ermittelt wird, welches den Detektor 34 zur Abgabe eines Drop-out-Signals DO veranlasst, was in Fig. 101 in gestrichelten Linien angedeutet ist, und das Flip-Flop 68 durch dieses Drop-out-Signal DO gesetzt wird, steigt das Ausgangssignal des Flip-Flops 68 auf einen relativ hohen Pegel "1", was durch die gestrichelten Linien in Fig. 1OJ angedeutet ist, und behält diesen Wert "1" bei, bis das Flip-Flop 68 durch die Rückflanke des Ausgangsimpulses (Fig. 10H) des monostabilen Multivibrators 67 zurückgestellt wird. Das Ausgangssignal des Flip-Flops 68 wird einem festen Kontakt A eines Schalters 69 zugeführt. Dieser Schalter besitzt ferner einen weiteren mit Massepotential verbundenen festen Kontakt B' sowie einenbeweglichenKontakt teil , d er mit dem Drop-out-Speicher 35 verbunden ist. Der Schalter 69 wird durch das Ausgangssignal (Fig. 10K) des monostabilen Multivibrators 64 gesteuert. Normalerweise steht der bewegliche Kontakt mit dem festen Kontakt B in Verbindung. Nur während der Dauer des Ausgangsimpulses des monostabilen Multivibrators 64 wechselt er zu dem festen Kontakt A. Wenn sich also das Ausgangssignal des Flip-Flops 68 während der Dauer des Ausgangsimpulses des monostabilen Multivibrators 64 auf seinem hohen Pegel "1" befindet, wird dieser hohe Pegel "1" als abgetastetes Drop-out-Signal SDO (Fig. 10L) über den Schalter 69 zu dem Drop-out-Speicher 35 übertragen. Der Zeitpunkt für die Erzeugung des Ausgangssignals des monostabilen Multivibrators ist so gewählt, daß er nach der Beendigung der Einspeicherung der digitalisierten Videoinformation in eine ausgewählte Speichereinheit, jedoch vor dem Wechsel der Einspeicheradresse WRA, die dieser ausgewählten Speichereinheit entspricht, liegt.

R 0 '·'"// 1 1 Π ^

Die Einspeicheradresse WRA wird von dem Zähler 66 ferner einem festen Kontakt A eines Schalters 70 zugeführt, der ebenfalls durch das Ausgangssignal des monostabilen Multivibrators 64 gesteuert wird und der einen weiteren festen Kontakt B sowie einen beweglichen Kontakt besitzt. Letzterer ist mit dem Drop-out-Speicher 35 verbunden. Der bewegliche Kontakt des Schalters 70 liegt normalerweise am festen Kontakt B an lind wechselt nur während der Impulsdauer des Ausgangssignals des monostabilen Multivibrators 64 zu der Kontaktseite A. Wenn ein abgetastetes Drop-out-Signal SDO dem Dropout-Speicher 35 über den Schalter 69 in der oben beschriebenen Weise zugeführt wird, wird die Speicheradresse WRA derjenigen Speichereinheit, in welche während eines solchen Drop-outs eingespeichert wurde, deshalb gleichzeitig über den Schalter 70 dem Drop-out-Speicher 35 als Drop-out-Speicheradresse DOMA zugeführt.

Die Systemsteuerung 23 umfaßt ferner einen Zähler 71, der die von dem Lese-Taktgenerator 27 erzeugten Lese-Taktimpulse RCK sowie die Lese-Startimpulse RST (Fig. 11A) des Generators 26 aufnimmt. Der Zähler 71 zählt 640 Lese-Taktimpulse RCK ab, nachdem sein Zählvorgang durch einen Lese-Startimpuls RST eingeleitet ist. Das Ausgangssignal (Pig. 11B) des Zählers 71 besitzt einen hohen Pegel "1" während jedes Lesevorgangs. Dieser hohe Pegel "1" bildet einen Lesebefehl RCD. Das Ausgangssignal des Zählers 71 hat während der zwischen den einzelnen Zählvorgängen liegenden Intervallen einen vergleichsweise niedrigen Pegel, z. B. den Pegel "0". Der Lese-Befehl RCD wird der Hauptspeichersteuerung 24 (Fig. 1 und 6) zugeführt. Außerdem wird jedes Ausgangssignal bzw. jeder Lese-Befehl RCD des Zählers 71 einem monostabilen Multivibrator 72 zugeführt, der durch die Rückflankedes Lese-Befehls RCD getriggert wird und einen Ausgangsimpuls (Fig. 11D) erzeugt. Die Rückflanken der Ausgangsimpulse des monostabilen Multivibrators 72 werden mittels eines zwei-Bit-Binärzählers 73 gezählt. Dieser liefert ein binäres zwei-Bit-Ausgangssignal, das ein Lese-Steuersignal bzw. ein Adressensignal RA(Fig.11E)

6 09882/1108

darstellt und das zur Auswahl derjenigen Speichereinheit des Hauptspeichers 21 dient, aus welcher die gespeicherte digitalisierte Videoinformation auszulesen ist.

Die Einspeicheradresse WRA des Zählers 66 und die Ausleseadresse RA des Zählers 73 werden einem digitalen Komparator 74 zugeführt, der durch das Hochpegel-Ausgangssignal (Pig.11D) des monostabilen Multivibrators 72 aktiviert wird. Er wird damit unmittelbar nach der Beendigung eines Ausspeichervorgangs wirksam und vergleicht die Einspeicheradresse WRA und die Leseadresse RA, die in diesem Zeitpunkt dem Komparator 74 zugeführt werden. Auf der Basis dieses Vergleichs steuert er den Zähler 73 und "beeinflusst damit die von diesem gelieferten Leseadressen RA in einer Weise, die weiter unten "beschrieben wird.

Normalerweise werden die Einspeicheradresse WRA und die Leseadresse RA durch die Portschaltung der Zähler 66 bzw. 73 gewechselt, derart, daß die Speichereinheiten des Hauptspeichers 21 in folgendem Wiederholungszyklus adressiert werden: Mü-1, MU-2, MU-3, MU-r, Mü-1 ... und daß eine Speichereinheit nicht aktiviert wird, d. h. in sie weder eingeschrieben noch aus ihr ausgelesen wird, die zwischen solchen Speichereinheiten des vorangehenden Zyklus liegt, die in Abhängigkeit von einem Einspeicherbefehl WCD und dem mehr oder weniger überlappenden Lese-Befehl RCD durch eine Einspeicheradresse WRA bzw. eine Leseadresse RA angesteuert wurden. Während also in ein ausgewähltes Exemplar der Speichereinheiten Mü-1, MU-2, MU-5 ader MU-4 eingespeichert wird, wählt die Leseadresse RA normalerweise eine Speichereinheit MU-3, MU-4, MU-1 bzw. MU-2 aus und veranlasst, daß aus dieser ausgespeichert wird. Zur Korrektur sehr großer Zeitbasisfehler in den ankommenden Videosignalen kann es bei dem normalen Ablauf der Zähler 66 und 73 jedoch vorkommen, daß die Leseadresse RA und die Einspeicheradresse WRA während der Überlappungsbereiche der Lese- bzw. Einspeicherbefehle RCD und WCD ein und dieselbe Speichereinheit kennzeichnen. In diesem

6 0 9 8 8 2/1108

Pall würde die Anordnung versuchen, in ein und dieselbe Speichereinheit gleichzeitig einzuspeichern und auszulesen, wobei die Einspeicher-Taktimpulse WRCK und die Lese-Taktimpuls RCK unterschiedliches Taktmaß besitzen, was offensichtlich nicht möglich ist.

Um dies zu vermeiden, liefert ein in der Systemsteuerung 23 angeordneter digitaler Komparator 74 mit der Rückflanke des Ausgangsimpulses des monostabilen Multivibrators 72 ein geeignetes Ausgangssteuersignal an den Zähler 73, durch welches dessen normaler Ablauf unterbrochen wird. Während der Impulsdauer des Ausgangssignals des monostabilen Multivibrators 72 werden die Einspeicher- und Leseadressen WRA bzw. RA - wie erwähnt - miteinander verglichen. Das genannte geeignete Ausgangssteuersignal zur Änderung des normalen Ablaufs des Zählers 73 wird dann erzeugt, wenn dieser Vergleich ergibt, daß der normale Ablauf des Zählers 73 im Zeitpunkt der Rückflanke des Ausgangssignals des monostabilen Multivibrators 72 eine neue leseadresse RA¹ ergibt, die mit der zum Vergleich stehenden Einspeicheradresse WRA übereinstimmt. Wenn hingegen der Vergleich zwischen Einspeieher- und Leseadresse während der Dauer des Ausgangsimpulses des monostabilen Multivibrators 72 ergibt, daß die normale Ablauffolge des Zählers 73 im Zeitpunkt der Rückflanke des genannten Ausgangssignals eine neue Leseadresse RA' liefert, die lediglich um eine Ordnung weiter liegt, als die damit verglichene Einspeicheradresse WRA, so daß bei der Portschaltung des Zählers 66 die Rückflanke des nächsten Ausgangssignals des monostabi— len Multivibrators 65 wieder Übereinstimmung in der Einspeicher- und Leseadresse bringen würde, erzeugt der digitale Komparator 74 ein geeignetes Ausgangssteuersignal für den Zähler 73, durch welches dieser bei dem Eintreffen der Rückflanke des Ausgangssignals des monostabilen Multivibrators 72, während dessen Impulsdauer die Adressen miteinander verglichen werden, zusätzlich zu dem normalen Ablauf fortgeschaltet wird.

Wenn beispielsweise während der Dauer des Ausgangsimpulses des monostabilen Multivibrators 72 die die Speichereinheit MU-1 repräsentierende Leseadresse RA mit einer Einspeicheradresse WRA verglichen wird, welche die Speichereinheit MU-3 oder MJ-4 repräsentiert, liefert der Komparator 74 kein Ausgangssteuersignal an den Zähler 73. Die normale Fortschaltung dieses Zählers 73 durch die Rückflanke des Ausgangssignals des monostabilen Multivibrators 72 führt also zu einer neuen Leseadresse RA¹, welche die Speichereinheit MÜ-2 kennzeichnet. Die Fortschaltung des Zählers 66 durch die Rückflanke des folgenden Ausgangsimpulses des monostabilen Multivibrators 65 führt zu einer Einspeicheradresse WRA, die entweder die Speichereinheit MU-4 oder MÜ-1 kennzeichnet, die von der durch die Leseadresse RA' repräsentierten Speichereinheit MÜ-2 verschieden sind. Hieraus ergibt sich, daß der Komparator 74 kein Ausgangssteuersignal an den Zähler 73 liefert, solange nicht die Gefahr besteht, daß Lese- und Einspeicheradresse RA bzw. WRA in dem zwischen zwei aufeinander folgenden Ausgangssignalen des monostabilen Multivibrators 72 liegenden Intervall ein und dieselbe Speichereinheit bezeichnen.

Wenn hingegen während eines Ausgangsimpulses des monostabilen Multivibrators 72 die Leseadresse beispielsweise die Speichereinheit MU-1 bezeichnet, und diese Leseadresse mit der Einspeicheradresse verglichen wird, welche dieselbe Speichereinheit MU-1 bezeichnet, liefert der Komparator 74 ein Ausgangssteuersignal, welches den Zähler 73 zusätzlich zu der normalen Fortschaltung durch die Rückflanke des Ausgangssignals des monostabilen Multivibrators 72 weiterschaltet. Das hat zur Folge, daß der Zähler 73 zweimal fortgeschaltet wird und dadurch eine neue Leseadresse RA¹ liefert, die der Speichereinheit MU-3 entspricht. Während des Auslesens der Speichereinheit MU-3 bewirkt ein Ausgangsimpuls des monostabilen Multivibrators 65, daß der Zähler 66 die Einspeicheradresse WRA für die Speichereinheit MU-2 angibt. Deshalb besteht keine Gefahr einer sogenannten Doppeltaktung

π) π

ein und derselben Speichereinheit, die Gefahr also, daß gleichzeitig in diese Speichereinheit eingespeichert und aus ihr ausgelesen wird.

Wenn die Leseadresse RA und die Einspeicheradresse WRA, die mit Hilfe des Komparators 74 während der Dauer des Ausgangssignals des monostaMlen Multivibrators 72 miteinander verglichen werden, die Speichereinheit MÜ-1 "bzw. MÜ-2 kennzeichnen, verhindert das von dem Komparator 74 erzeugte Ausgangssteuersignal die normale Weiterschaltung des Zählers 73 mit der Rüekflanke dieses Ausgangssignals des monostabilen Multivibrators 72, so daß die neue Leseadresse RA' dieselbe ist, wie die zum Vergleich anstehende Leseadresse RA und die Speichereinheit Mü-1 während des nächsten Lesebefehls RCD von neuem ausgelesen wird. Daher besteht unabhängig davon, ob der Zähler 66 während dieser erneuten Ausspeicherung aus der Speiehereinheit MU-T fortgeschaltet wird oder nicht, keine Gefahr, daß in diese Speichereinheit MU-1 während der Ausspeicherung bereits wieder eingespeichert wird.

Die Systemsteuerung 23 umfaßt ferner einen digitalen Addierer

75, der zu der von dem Zähler 73 gelieferten Leseadresse RA die Zahl -1 hinzufügt und damit als Ausgangssignal die Adresse RA-1 liefert. Wenn also die Leseadresse RA der Speichereinheit MU-1 entspricht, kennzeichnet die von dem Addierer 75 gelieferte Adresse RA-1 die Speichereinheit MU-4. Diese von dem Addierer 75 gelieferte Adresse RA-1 wird in einem digitalen Komparator 76 mit der von dem Zähler 66 gelieferten Einspeicheradresse WRA verglichen. Der Komparator 76 liefert ein Ausgangssignal mit hohem Pegel 'M", wenn die verglichenen Adressen RA-1 und WRA ein und dieselbe Speichereinheit kennzeichnen. Das Ausgangssignal des Komparators 76 hat hingegen einen niedrigen Pegel "0", wenn die miteinander verglichenen Adressen RA-1 und WRA unterschiedliche Speichereinheiten kennzeichnen. Das Ausgangssignal des Komparators

76, d. h. das Ergebnis des Vergleichs der Adressen WRA und RA-1, wird in einem D-Flip-Flop 77 gespeichert, welches

B 0 9 H ί; ? / 1 1 Π 8

- wie in Fig. 11F dargestellt - mit der Anstiegsflanke jedes Ausgangsimpulses (Fig. 11D) des monostabilen Multivibrators getriggert wird. Diese Triggerung findet also statt, beror der Komparator 74 eine Änderung der von dem Zähler 73 gelieferten Leseadresse RA bewirken kann und bevor die normale Fortschaltung des Zählers 73 durch die Rückflanke des Ausgangsimpulses des monostabilen Multivibrators 72 stattfindet. Die von dem Zähler 73 gelieferte Leseadresse RA wird außerdem einem zweiten digitalen Addierer 78 zugeführt, der der Ordnungszahl der Leseadresse RA den Wert +1 hinzufügt und damit ein Ausgangssignal erzeugt, das der Leeeadresse RA+1 entspricht. Die Ausgangssignale der Addierer 78 und 75, welche die Leseadressen RA+1 bzw. RA-1 kennzeichnen, werden den Festkontakten A bzw. B eines Schalters 79 zugeführt, dessen beweglicher Kontakt durch das Ausgangssignal (Fig. 11F) des Flip-Flops 77 gesteuert wird. Wenn das Ausgangssignal des Komparators 76 und damit das Aus gangs signal des Flip-Flops 77 einen hohen Pegel "1" hat, steht der bewegliche Kontakt mit dem festen Kontakt A in Verbindung, so daß die Adresse RA+1 als Ersatz-Leseadresse SRA durchgeschaltet ist. Wenn das Ausgangssignal des Flip-Flops 77 hingegen niedrigen Pegel "0" hat, liegt der bewegliche Kontakt an dem festen Kontakt B an, so daß die Adresse RA-1 als Ersatzadresse SRA durchgeschaltet ist.

Das Ausgangs signal des monostabilen Multivibrators 72 wird ferner einem monostabilen Multivibrator 80 zugeführt, der wie in Fig. 11G- dargestellt, durch die Rückflanke des Ausgangsimpulses des monostabilen Multivibrators 72 getriggert wird und dabei einen Impuls erzeugt, durch dessen Rückflanke ein Flip-Flop 81 sowie ein monostabiler Multivibrator 82 getriggert werden. Das Ausgangssignal des monostabilen Multivibrators 82 wird weiteren monostabilen MuIt!vibratoren 83 und 84 zugeführt, die - wie in Fig. 11L und 11J dargestellt - beide durch die Rückflanke des Ausgangsimpulses des monostabilen Multivibrators 82 getriggert werden. Die Rückflanke des Ausgangsimpulses (11 L) des monostabilen Multivibrators 83 triggert ein Flip-Flop 85. Wie weiter

609882/1108

- 27 - 2G3127G

unten im einzelnen "beschrieben wird, liefert der Drop-out-Speicher 35 eine Drop-out-Information DOI, die dem Flip-Flop 81 und dem Flip-Flop 85 zugeführt wird, so daß diese die von dem Speicher 35 gelieferte Drop-out-Information in den Zeitpunkten speichern, wenn die Flip-Flops 81 bzw. 85 durch die Rückflanken der von den monostabilen Multivibratoren 80 bzw. 83 gelieferten Ausgangsimpulse getriggert werden.

Der Ausgangsimpuls (Fig. IU) des monostabilen Multivibrators 84 steuert einen Schalter 86. Dieser besitzt einen festen Kontakt A, dem die Ersatzadresse SRA, d. h. die Adresse RA-1 bzw. RA+1 von dem Schalter 79 zugeführt wird . Der Sehalter 86 besitzt ferner einen festen Kontakt B, dem die Adresse RA von dem Zähler 73 zugeführt wird. Während des Ausgangsimpulses (Fig. 11J) des monostabilen Multivibrators 84 ist der bewegliche Kontakt des Schalters 86 zu dem festen Kontakt A umgelegt, so daß die Ersatzadresse SRA zu dem Drop-out-Speicher 35 zugeführt wird und die von letzterem gelieferte Dropout-Information DOI anzeigt, ob während der Einspeieherung in die durch die Ersatz-Leseadresse SRA gekennzeichnete Speichereinheit Drop-outs in der Videοinformation aufgetreten sind. In den Intervallen zwischen den Ausgangsimpulsen des monostabilen Multivibrators 84 liegt der bewegliche Kontakt des Schalters 86 an dem festen Kontakt B an, so daß die Leseadresse RA von dem Zähler 73 an den Drop-out-Speicher weitergegeben wird. Dies hat zur Folge, daß die Drop-out-Information DOI anzeigt, ob während der Einspeicherung in die durch die Leseadresse RA gekennzeichnete Speichereinheit Drop-outs in der Videoinformation aufgetreten sind.

Wenn die von dem Zähler 73 für aufeinander folgende Leseintervalle gelieferten Leseadressen RA, RA¹, RA", .... sind, liegen die Rückflankender Ausgangssignale des monostabilen Multivibrators 80, mit denen das Flip-Flop 81 getriggert wird, jeweils später als die Zeitpunkleder Fortschaltung des Zählers 73, durch welche die Leseadresse von RA in RA¹ bzw. von RA' in RA" geändert wird, wie aus den entsprechenden

2G31276

Signalkurven in Fig. 11 erkennbar ist. Die genannten Rückflanken liegen- jedoch in einem früheren Zeitpunkt wie die Ausgangsimpulse des monostabilen Multivibrators 84, so daß das Flip-Flop 81 getriggert wird, während der Schalter seine Kontaktseite B geschlossen hält und damit die Leseadressen EA', RA", .... zu dem Drop-out-Speicher 35 passieren läßt. Das Flip-Flop 81 wird aus diesem G-runde jeweils vor einem Leseintervall getriggert und speichert die Drop-out-Information DOI, die der durch die Leseadresse RA', RA", gekennzeichneten Speichereinheit zugeordnet ist, aus welcher die Videoinformation normalerweise in dem nächsten Leseintervall ausgespeichert wird. Man erkennt außerdem, daß die Rückflanke des Ausgangsimpulses des monostabilen Multivibrators 83 zur Triggerung des Flip-Flops 85 in die Dauer des Ausgangsimpulses des monostabilen Multivibrators 84, d. h. in die Zeitspanne fällt, in welcher der Schalter 86 seine Kontaktseite A durchschaltet und damit die Ersatz-Leseadressen SRA', SRA", .... zu dem Drop-out-Speicher 35 passieren läßt . Deshalb speichert das Flip-Flop 85 ständig die Drop-out-Information DOI, die sich auf diejenige Speichereinheit bezieht, welche durch die jeweilige Ersatz-Leseadresse SRA', SRA", .... gekennzeichnet ist.

Da das Flip-Flop 85 in einem Zeitpunkt getriggert wird, der hinter der Rückflanke des Ausgangssignals des monostabilen Multivibrators 72 und damit später liegt als die Fortschaltung des Zählers 73, ist die Ersatz-Leseadresse SRA' offensichtlich entweder RA'-1 oder RA'+1 und die Ersatz-Leseadresse SRA" entweder RA"-1 oder RA"+1, wobei die Leseadressen RA' und RA" - wie erwähnt - diejenigen Speichereinheiten identifizieren, aus denen die Videoinformation normalerweise in dem folgenden Leseintervall ausgespeichert wird. Da das Flip-Flop 77 jedoch durch die Anstiegsflanke des Ausgangsimpulses des monostabilen Multivibrators 72 und damit vor der Fortschaltung des Zählers 73 getriggert wird, ist die Entscheidung, ob die Ersatz-Leseadresse SRA' der Leseadresse RA'-1 oder RA'+1 entspricht, von einem

Vergleich zwischen der Einspeicheradresse WEA und der Leseadresse RA-1 abhängig, wobei RA. die Leseadresse ist, die der Zähler 73 vor seiner Fortschaltung indiziert.

Die beiden Flip-Flops 81 und 85 liefern nur dann ein Ausgangssignal "1" mit hohem Pegel, wenn die in ihnen gespeicherte Drop-out-Information DOI anzeigt, daß während der Einspeicherung in die durch die Leseadressen RA', RA", .... bzw. durch die Ersatz-Leseadressen SRA¹, SRA", .... gekennzeichneten Speichereinheit ein Drop-out in der ankommenden Videoinformation aufgetreten ist. Während der übrigen Zeit, liefern die Flip-Flops 81 und 85 Ausgangssignale "0" mit niedrigem Pegel.

Das Ausgangssignal des Flip-Flops 81 dient zur Steuerung zweier Schalter 87 bzw. 88, die jeweils feste Kontakte A und B sowie einen beweglichen Kontakt besitzen. Letzterer steht mit dem festen Kontakt A in Verbindung, wenn das Ausgangssignals des Flip-Flops 81 seinen hohen Pegel "1" besitzt. Wenn der Ausgangspegel hingegen den niedrigen Wert "0" hat, liegt der bewegliche Kontakt an dem festen Kontakt B an. Der feste Kontakt A des Schalters 87 und der feste Kontakt B des Schalters 88 stehen mit dem Schalter 79 in Verbindung und empfangen von diesem die Ersatz-Leseadressen SRA, SRA¹, SRA¹¹,.. während die festen Kontakte B und A der Schalter 87 bzw. 88 mit dem Zähler 73 in Verbindung stehen und von diesem die Leseadressen RA, RA¹, RA", ... empfangen. Wenn das Ausgangssignal des Flip-Flops 81 den niedrigen Pegel "0" innehat und damit anzeigt, daß während der Einspeicherung in die durch die Leseadressen RA¹, RA", .... gekennzeichnete Speichereinheit keine Drop-outs in der ankommenden Videoinformation aufgetreten sind, liefert der Schalter 87 die entsprechende Leseadresse von dem Zähler 73 an die Hauptspeichersteuerung 24 als endgültig bestimmte Leseadresse FDRA, während der Schalter 27 die Ersatzleseadresse SRA¹, SRA", ... von dem Schalter 79 an.die Hauptspeichersteuerung 24 als mögliche "Wieder-EinSpeicheradresse" PRWRA weitergibt.

609882/ 1 1 OB

Venn das Ausgangssignal des Flip-Flops 81 hingegen den hohen Pegelwert "1" hat und damit anzeigt, daß während der Einspeicherung in die von dem Zähler 73 durch die Leseadresse BA', RA.", .... gekennzeichnete Speichereinheit in der ankommenden Videοinformation Drop-outs auftreten, liefern die Schalter 87 bzw. 88 die Adressen SRA' und RA', SRA" und RA",., als endgültige Leseadresse FDRA bzw. als mögliche Wiedereinschreibadresse PRWRA.

Aus Fig. 5 ist ferner erkennbar, daß die durch Schalter 88 erhaltene mögliche Wiedereinschreibadresse PRWRA auch dem festen Kontakt B des Schalters 70 zugeführt wird. Wenn daher das Ausgangssignal des monostabilen Multivibrators 64 auf seinem niederen Pegel "0" ist, v/ird die mögliche Wiedereinschreibadresse PRWRA des Schalters 88 durch Schalter 70 dem Drop-out-Speicher 35 zugeführt.

Aus Fig. 5 ist ferner erkennbar, daß die Ausgangssignale der Flip-Flops 81 und 85 (Fig. 111 und 11M) einer logischen Schaltung 89 zugeführt werden, die ein logisches Ausgangs-r signal LG mit hohem Pegel "1" abgibt, wenn die Ausgangssignale der Flip-Flops 81 und 85 unterschiedlich sind, also beispielsweise die Werte "0" und "1" oder "1" und "0" innehaben. Das logische Aus gangs signal LG- hat hingegen den niedrigeren Pegelwert "0", wenn die Ausgangssignale der Flip-Flops 81 und 85 gleich sind, also beispielsweise die Werte "0" und "0" bzw. "1" und "1" haben.

Das logische Ausgangssignal LG dient zur Steuerung eines Schalters 90 in der Systemsteuerung 23. Es wird ferner der Hauptspeichersteuerung 24 und dem Geschwindigkeitsfehler-Speicher 32 zugeführt. Die Gründe hierfür ergeben sich aus der folgenden detaillierten Beschreibung der letztgenannten Schaltungskomponenten. Der Schalter 90 ist so lange geöffnet, wie das logische Ausgangssignal LG den niedrigen Pegelwert "0" hat. Er ist hingegen geschlossen, wenn das logische Ausgangssignal LG den hohen Pegelwert "1" annimmt.

6098B2/1108

Ein monostabiler Multivibrator 91 wird durch jeden Lese-Startimpuls RST getriggert und liefert dabei einen Ausgangsimpuls (Pig. 11N), der über den Schalter 90 bei dessen Schließen zu einem festen Kontakt B eines Schalters 92 gelangt. Dieser Schalter 92 besitzt einen weiteren festen Kontakt A der mit dem Ausgang des monostabilen Multivibrators 63 verbunden ist. Der Schalter 92 wird durch das Ausgangssignal des monostabilen Multivibrators 64 (Pig. 10K) folgendermaßen gesteuert: Sein beweglicher Kontakt liegt im Ruhezustand an dem festen Kontakt B an und wird zu dem festen Kontakt A umgelegt, wenn das Ausgangssignal des monostabilen Multivibrators 64 einen hohen Pegelwert annimmt.

Während des Ausgangsimpulses des monostabilen Multivibrators 64, d. h. dann, wenn die Schalter 70 und 92 jeweils ihre Kontaktseiten A durchgeschaltet haben, gelangt das Ausgangssignal des monostabilen Multivibrators 63 über den Schalter 92 zu dem Drop-out-Speicher 35 als Drop-out-Einspeicherbefehl DOWCD, während der Schalter 70 die Einspeicheradresse WRA an den Drop-out-Speicher 35 als Drop-out-Speicheradresse DOMA weiterleitet, unter welcher das abgetastete Drop-out SDO - falls es in diesem Zeitpunkt existiert - in den Drop-out-Speicher 35 einzuschreiben ist. Dieser Einspeichervorgang wird weiter unten im einzelnen erläutert. In den zwischen aufeinander folgenden Ausgangsimpulsen des monostabilen Multivibrators 64 liegenden Intervallen schalten die Schalter 70 und 92 ihre Kontaktseiten B durch. Falls nun das logische Ausgangssignal LG der logischen Schaltung 89 den Pegelwert "1" hat, wodurch der Schalter 90 geschlossen wird, gelangt der Impuls, den der durch den Lese-Startimpuls RST getriggerte monostabile Multivibrator 91 liefert, über den Schalter zu dem Drop-out-Speicher 35 als Löschbefehl und löscht mit seiner Rückflanke das abgetastete Drop-out, das zuvor gegebenenfalls unter der von dem Schalter 88 über den Schalter 70 an den Drop-out-Speicher gelieferten Adresse PRWRA in diesen eingeschrieben wurde.

Im folgenden sei anhand von Fig. 6 der Hauptspeicher 21 beschrieben: Der.Analog-Digitalwandler 16 liefert die digitalisierte Yideoinformation über den Bus 16a an feste Kontate A von Schaltern 93, 94, 95 und 96, die mit den Speichereinheiten MU-1, MU-2, MU-3 und MU-4 verbunden sind. Die beweglichen Kontakte dieser Schalter 93, 94, 95 und 96 sind mit festen Kontakten B von weiteren Schaltern 97, 98, 99 bzw. verbunden, die ihrerseits über ihre beweglichen Kontakte mit den Eingängen der Speichereinheiten MU-1, MU-2, MU-3 bzw. MU-4 in Verbindung stehen. Die Ausgänge der Speichereinheiten MU-1, MU-2, MU-3 und MU-4 sind Über normalerweise geöffnete Schalter 101, 102, 103 bzw. 104 mit dem Bus 25 verbunden. Die aus einer der Speichereinheiten ausgelesene Videoinformation wird über eine Rückspeicherschleife 105 zu den festen Kontakten aller Schalter 97 - 100 zurückgekoppelt. Außerdem verlaufen individuelle Rückkopplungssohleifen 106, 107, 108 und 109 unmittelbar von den Ausgängen der Speichereinheiten MU-1, MU-2, MU-3 und MU-4 zu den festen Kontakten B der Schalter 93, 94, 95 bzw. 96. Die beweglichen Kontakte der Schalter 93 bis 96 und der Schalter 97 bis 100 stehen normalerweise mit den entsprechenden festen Kontakten B in Verbindung und werden nur dann zu den festen Kontaktseiten A umgelegt, wenn diese Schalter entsprechende Steuersignale empfangen, wie dies weiter unten im einzelnen beschrieben wird.

Im folgenden sei die Hauptspeicher-Steuerung 34 anhand von Fig. 6 erläutert: Ein Dekoder 110 empfängt die Einspeicher-

WRA
adresse von dem in der Systemsteuerung 23 angeordneten Zähler 66 und liefert ein geeignetes Ausgan'ssteuersignal an dasjenige ausgewählte Exemplar der Schalter 93 - 96, das der durch die von dem Dekoder 110 gelieferten Einspeicheradresse WRA entspricht. Durch dieses Ausgangssteuersignal wird der ausgewählte Schalter aktiviert und schaltet seine Kontaktseite A durch. Das Ausgangssteuersignal des Dekoders 110, welches die Einspeicheradresse WRA kennzeichnet, wird außerdem dem betreffenden Exemplar der vier UND-Glieder

' / 1 1 Γι Η

111, 112, 113 und 114 zugeführt und öffnet dieses. Ein weiteres UND-Glied 115 empfängt die Einspeicher-Taktimpulse WRCK des Einspeicher-Taktgenerators 20 sowie den Einspeicherbefehl WCD des Zählers 62 in der Systemsteuerung 23. Dieser Einspeicherbefehl WCD öffnet das UND-Glied 115 für die Einspeicher-Taktimpulse WRCK, so daß diese zu allen UND-Gliedern 111 - 114 durchgreifen können. Die Ausgänge der UND-Glieder 111 - 114 sind mit ODER-Gliedern 116, 117, 118 bzw. 119 verbunden, die ihrerseits mit ihren Ausgängen mit den Speichereinehiten MU-1, MU-2, MU-3 bzw. MU-4 in Verbindung stehen.

Wenn dem UND-Glied 115 ein Einspeicherbefehl WCD zugeführt wird, gelangen die Einspeicher-Taktimpulse WRCK über das ausgewählte Exemplar der UND-Glieder 111 - 114, das durch die von dem Dekoder 110 gelieferte Einspeicheradresse WRA bestimmt ist und über das betreffende Exemplar der ODER-Glieder 116-119 zu der durch die Einspeicheradresse WRA identifizierten Speichereinheit MU-1, MU-2, MU-3 bzw. MU-4. Der Dekoder 110 bewirkt gleichzeitig die Umschaltung des entsprechenden Exemplars der Schalter 93-96. Dadurch wird die über den Bus 16a empfangene digitalisierte Videoinformation über das betätigte Exemplar der Schalter 93-96 und über den betreffenden Schalter 97-100 an den Eingang der durch die Einspeicheradresse WRA bestimmten Speichereinheit angelegt und mit dem durch die Einspeicher-Taktimpulse WRCK gegebenen Taktmaß in diese eingespeichert.

Die Hauptspeicher-Steuerung 24 umfaßt ferner einen Dekoder 120, der von dem Schalter 87 der Systemsteuerung 23 die festgelegte Leseadresse FDRA empfängt und der demjenigen der Schalter 101-104, der mit der durch diese Leseadresse FDRA identifizierten Speiehereinheit verbunden ist, ein Schließsignal zuführt. Die Ausgänge des Dekoders 120, die den Speichereinheiten MU-1, MÜ-2, MU-3 und MU-4 zugeordnet sind, sind ferner mit Eingängen von ODER-Gliedern 121,122,123 und 124 verbunden, deren Ausgänge mit Eingängen von UND-Gliedern 125,126,127 und 128 in Verbindung stehen. Weitere Ein-

6 0 Ü - y. 7 I 1 1 0 8

gänge der UND-Glieder 125-128 sind gemeinsam mit dem Ausgang eines UND-Gliedes 129 verbunden, dem die Lese-Taktimpulse RCK des Lese-Taktgenerators 27 und der Lesebefehl RCD des Zählers 71 der Systemsteuerung 23 zugeführt werden. Die Ausgänge der UND-Glieder 125-128 sind außerdem mit Eingängen der ODER-Glieder 116-119 verbunden.

Wenn der Lesebefehl RCD das UND-Glied 129 öffnet, gelangen die Lese-Taktimpulse RCK durch dieses UND-Glied 129 und durch, ein ausgewähltes Exemplar der UND-Glieder 125-128, das durch ein Ausgangssignal des betreffenden ODER-Gliedes 121-124 von dem Dekoder 120 in Abhängigkeit von der zuletzt bestimmten Leseadresse IDRA geöffnet ist. Die Lese-Taktimpulse RCA, die durch das ausgewählte Exemplar der UND-Glieder 125-128 weitergeleitet werden, gelangen über das entsprechende ODER-Glied 116-119 zu einer der Speichereinheiten MU-1 - MU-4, deren zugeordneter Schalter 101-104 entsprechend dem Ausgangssignal des Dekoders 120 geschlossen ist. Somit wird die digitalisierte Videοinformation, die zuvor in der ausgewählten Speichereinheit gespeichert wurde, welche durch die zuletzt bestimmte Leseadresse PDRA identifiziert ist, aus dieser Speichereinheit ausgelesen und gemäß dem Lesebefehl RCD dem Bus 25 zugeführt. Das Taktmaß der Ausspeicherung wird durch die Lese-Taktimpulse RCK bestimmt. Während des Auslesens der gespeicherten Videoinformation aus einer der Speichereinheiten MU-1 - MU-4 wird die ausgelesene Information zu dem Eingang derselben Speichereinheit über die entsprechende Rückkopplungsschleife 106-109 zurückgekoppelt, wobei der zugeordnete Schalter 93-96 und der betreffende Schalter 97-100 ihre Kontaktseite B geschlossen haben.

Die Hauptspeicher-Steuerung 24 umfaßt weiterhin einen Dekoder 130. Dieser empfängt die möglichen Wiedereinspeicheradressen PRWRA von dem Schalter 88 der Systemsteuerung 23. Der Dekoder 130 führt einem ausgewählten Exemplar der UND-Glieder 131,132,133 und 134 ein Steuersignal zu. Die Ausgänge dieser

6 0 8 8 H 2 / 1 1 0 8

UND-Glieder sind mit ODER-Gliedern 121, 122, 123 bzw. 124 verbunden. Außerdem stehen die Ausgänge der. UND-Glieder 131-134 mit den Schaltern 97,98,99 bzw. 100 in Verbindung und liefern das Steuersignal für deren Betätigung. Diese Verbindung ist durch die mit 0,1,2 und 3 bezeichneten Leitungen angedeutet. Die anderen Eingänge der UND-Glieder 131-134 sind mit dem logischen Ausgang LG der Logikschaltung 89 der Systemsteuerung 23 verbunden.

Wenn das logische Ausgangssignal LG der Logikschaltung 98 seinen hohen Pegel "1" hat, gelangt dieses Ausgangssignal durch das ausgewählte Exemplar der UND-Glieder 131-134, welches der von dem Dekoder 130 gelieferten möglichen Wiedereinspeicheradresse PRWRA entspricht und das durch das entsprechende Steuersignal des Dekoders 130 geöffnet ist, zu dem entsprechenden Schalter 97-100 und schaltet diesen auf seine Kontaktseite A um. Gleichzeitig gelangt das logische Ausgangssignal LG mit dem Pegel "1" über das durchgeschaltete Exemplar der UND-Glieder 131-134 zu dem entsprechenden ODER-Glied 121-124 und öffnet über dieses das zugeordnete Exemplar der UND-Glieder 125-128. Dementsprechend gelangen die Lese-Taktimpulse RCK über das von dem Lesebefehl RCD geöffnete UND-Glied 129 und über das ausgewählte Exemplar der UND-Glieder 125-128, das durch das logische Ausgangssignal LG mit dem hohen Pegel "1" über das betreffende ODER-Glied 116-119 geöffnet ist, zu der Speichereinheit, die der möglichen Wiedereinspeieheradresse PRWRA entspricht. Wenn das logische Ausgangssignal LG den hohen Pegelwert "1" hat, wird deshalb die digitalisierte Videoinformation, welche aus einer ausgewählten Speichereinheit MU-1, ... MU-4, die der zuletzt bestimmten dem Dekoder 120 zugeführten Leseadresse FDRA entspricht, ausgespeichert "wird, über die Wiedereinspeicherschleife 105 zurückgekoppelt und in die Speichereinheit wieder eingespeichert, die durch die dem Dekoder 130 zugeführte Wiedereinspeicheradresse PRWRA bestimmt ist.

■·■ :■■· / 1 1 OB

Der im folgenden anhand von Fig. 7 beschriebene Drop-out-Speicher 35 -umfaßt vier D-Flip-Flops 135,136,137 und 138, die den Speichereinheiten MU-1, MU-2, Mü-3 bzw. MU-4 zugeordnet sind. Ein Dekoder 139 empfängt von dem Schalter der Systemsteuerung 23 die Drop-out-Speicheradresse DOMA und liefert ein Steuersignal, durch das eines der vier UND-Glieder 140,141,142 und 143 geöffnet wird. Diese UND-Glieder sind den genannten Flip-Flops 135-138 individuell zugeordnet. Der von dem Schalter 92 der Systemsteuerung 23 gelieferte Drop-out-Einspeicherbefehl DOWCD, d. h. der Ausgangsimpuls des monostabilen Multivibrators 63, der über den Schalter gelangt, wenn dieser durch einen Impuls des monostabilen Multivibrators 64 seine Kontaktseite A schließt, wird allen UND-Gliedern 140-143 als Eingangssignal zugeführt. Deshalb wird dasjenige der Flip-Flops 135-138, das der durch die Drop-out-Speicheradresse DOMA gekennzeichneten Speichereinheit entspricht, durch den Drop-out-Einspeicherbefehl DOWCD getriggert, der durch das entsprechende geöffnete Exemplar der UND-Glieder 140-143 durchgreift. Das jeweils getriggerte Flip-Flop 135-138 speichert das abgetastee Drop-out-Signal SDO, welches von dem Schalter 69 der Systemsteuerung 23 empfangen und allen Flip-Flops 135-138 zugeführt wird. Alle diese Flip-Flops 135-138 liefern ein Ausgangssignal mit hohem Pegel "1" wenn ein abgetastetes Drop-out SDO in ihnen gespeichert wird. Ihr Ausgangssignal hat hingegen den niedrigen Pegel "0" wenn in ihnen kein Drop-out gespeichert ist. Die Ausgänge der Flip-Flops 135-138 stehen über normalerweise geöffnete Schalter 144,145,146 bzw. 147 mit einer gemeinsamen Leitung 148 in Verbindung. Diese dient zur Übertragung von Drop-out-Kennzeichen DOI zu den Flip-Flops 81 und 85 der Systemsteuerung 23. Der Drop-out-Speicher 35 umfaßt ferner einen Dekoder 149, der von dem Schalter 86 der Systemsteuerung 23 die Leseadresse RA und dann die Ersatz-Leseadresse SRA empfängt und der bei seinem Wirksamwerden ein Steuersignal für das Schließen desjenigen der Schalter 144-147 erzeugt, der mit demjenigen Flip-Flop 135-138 verbunden ist, welches

- 37 - 2631278

der durch die jeweils von dem Dekoder 149 empfangenen Adresse gekennzeichneten Steuereinheit entspricht.

Die UFD-GIieder 140-143 in dem Drop-out-Speicher 35, die dureh die Ausgangssteuersignale des Dekoders 139 selektiv geöffnet und damit für den Drop-out-Speicherbefehl DOWCD durchlässig werden, können durch im Ruhezustand geöffnete Schalter ersetzt werden, die durch die Ausgangssteuersignale des. Dekoders 139 selektiv geschlossen werden. Umgekehrt können die normalerweise geöffneten Schalter 144-177, die durch die Ausgangssteuersignale des Dekoders 149 selektiv geschlossen werden, durch UND-Glieder ersetzt werden, die durch diese Ausgangssteuersignale selektiv geschlossen werden.

In dem Drop-out-Speicher 35 ist die Drop-out-Speicheradresse DOMA, die von dem Schalter 70 der Systemsteuerung 23 während des Ausgangsimpulses des monostabilen Multivibrators 64 zu dem Dekoder 139 geliefert wird, die Einspeicheradresse WRA, die von dem Zähler 66 dem Kontakt A des Schalters 70 zugeführt wird. Der Drop-out-Einspeieherbefehl DOWGD, der dann dem Dropout-Speicher 35 zugeführt wird, ist der Ausgangsimpuls des moncebabilen Multivibrators 63, der an dem Kontakt A des Schalters 92 anliegt. Somit wird ein abgetastetes Drop-out SDO, falls es existiert, während jeder Einspeicheroperation des Hauptspeichers 21 in demjenigen der Flip-Flops 135 bis 138 abgespeichert, das. der durch die Einspeicheradresse WRA identifizierten Speichereinheit entspricht, in welche die digitalisierte Videoinformation eingeschrieben wurde.

Falls das logische Ausgangssignal LG der logischen Schaltung 89 den Pegelwert "0" hat wird beim Auslesen des Hauptspeichers 21 die Leseadresse RA¹ der Speichereinheit, aus welcher die Yideoinformation ausgespeichert wird,- zunächst über den Schalter 86 dem Dekoder 149 zugeführt, so daß letzterer eine Übertragung der Drop-out-Information DOI von dem betreffenden Exemplar der Flip-Flops 135-138 zu dem Flip-Flop 81 der Systemsteuerung 23 bewirkt. Das Ausgangssignal des Flip-Flops

609B82/ 1 1 08

81 gibt an, ob in der in der durch die Speicheradresse RA' gekennzeichneten Speichereinheit gespeicherten Videoinformation ein Drop-out vorkommt oder nicht. Außerdem ist beim Auslesevorgang während der Impulsdauer des Ausgangssignals des monostabilen Multivibrators 84 der Schalter 86 auf seine Kontaktseite A umgelegt, so daß die Ersatz-Leseadresse SRA¹ dem Dekoder 149 zugeführt wird. Dies hat zur Folge, daß die Drop-out-Information DOI, die dann zu dem Flip-Flop 85 übertragen wird, angibt, ob bei der in der durch die Ersatz-Leseadresse SRA¹ gekennzeichneten Speichereinheit eingespeicherten Videoinformation ein Drop-out vorhanden ist oder nicht. Während des Auslesevorgangs verbleibt der Schalter in seiner Kontaktstellung B. Damit bildet die über den Schalter 70 an den Dekoder 139 des Drop-out-Speichers 35 gelieferte Adresse die von dem Schalter 88 empfangene mögliche Wiedereinspeicheradresse ERWRA. Dieses ist die Adresse RA', wenn das Flip-Flop 81 flir den Speicherinhalt der dieser Adresse entsprechenden Speichereinheit ein Drop-out anzeigt, oder die Adresse SRA¹, wenn das Flip-Flop 81 anzeigt, daß die durch die Adresse RA¹ gekennzeichnete Speichereinheit kein Drop-out enthält. Wenn das logische Ausgangssignal LG- der logischen Schaltung 89 den hohen Pegel "1" hat, und damit anzeigt, daß in der durch die Adresse RA¹ oder die Adresse SRA^f gekennzeichneten Speichereinheit ein Drop-out vorliegt, wird der Schalter 90 geschlossen. Damit gelangt der Ausgangsimpuls des monostabilen Multivibrators 91 über diesen Schalter 90 zu dem Kontakt B des Schalters 92. Während des Auslesevorgangs hat der Schalter seine Kontaktseite B geschlossen und der Ausgangsimpuls des monostabilen Multivibrators 91 gelangt über den Schalter 92 statt des Drop-out-Einspeicherbefehls DOWCD als Löschbefehl zu allen Flip-Flops 140-143. Dieser Befehl wird ferner durch dasjenige der Flip-Flops 140-143 weitergeleitet, das durch ein Steuersignal des Dekoders 139 in Abhängigkeit von der möglichen Wiedereinspeicheradresse PRWRA, die in diesem Zeitpunkt an dem Dekoder 139 anliegt, geöffnet ist. Der beschriebene Löschbefehl triggert oder setzt dasjenige der Flip-Flops 155-138. zurück,

G ü 9 fJ κ 2/1108

das der möglichen Wiedereinspeicheradresse PRWRA. entspricht, wodurch jede zuvor in diesem Flip-Flop gespeicherte Drop-out-Information gelöscht wird.

Im folgenden sei der Geschwindigkeitsfehler-Speicher "beschrieben, wobei noch einmal auf Fig. 4- Bezug genommen sei. Innerhalb des Geschwindigkeitsfehler-Speichers 32 der Zeitbasis-Korrekturs chaltung 10 wird der in der Schaltung 33 festgehaltene Geschwindigkeitsfehler einem festen Kontakt B eines Schalters 150 zugeführt. Dieser Schalter 150 besitzt einen beweglichen Kontakt, der normalerweise mit dem festen Kontakt B in Verbindung steht und die den Geschwindigkeitsfehler kennzeichnende Information an einen Pufferverstärker 151 weitergibt. Der Schalter 150 wird nur dann zu seiner Kontaktseite A umgeschaltet, wenn die Videοinformation, die aus einer durch die zul-etzt bestimmte Leseadresse FDRA gekennzeichnete Speichereinheit ausgelesen wird, in eine

, . ■ ., .. . ■ ... . . gekennzeichne±e_TrSpeichereinheit durch die mögliche WiedereinspeTcheraaresse PRWRaWieaer eingeschrieben wird, wie dies oben anhand von Fig. 6 erläutert wurde. Ein normalerweise geöffneter Schalter 122 wird in Abhängigkeit von dem hohen Pegel "1" des logischen Ausgangssignals LG der logischen Schaltung 89 geschlossen, so daß der Lese-Startimpuls RSD (Fig. 90) über den geschlossenen Schalter 152 zu- dem monostabilen Multivibrator 153 weitergegeben wird und diesen triggert. Daraufhin liefert der monostabile Multivibrator 153 während einer Zeitspanne von etwa 20 ms einen Ausgangs impuls mit hohem Pegel "1" (Fig. 9T). Dieses Ausgangssignal des monostabilen Multivibrators 153 gelangt zu dem Schalter 150 und schaltet diesen zu seiner Kontaktseite A um. Das Ausgangssignal des monostabilen Multivibrators 153 wird ferner einem Schalter 154- zugeführt. Dieser besitzt einen beweglichen Kontakt, der normalerweise an einem festen Kontakt B anliegt, der mit dem Ausgang eines digitalen Addierers 155 verbunden ist. Letzterer addiert den Wert -1 zu der von dem Zähler 66 der Systemsteuerung 23 gelieferten Einspeicheradresse WRA. Damit erzeugt der Addierer 155 die Adresse WRA-1.

6 0-" ■· / / 1 ι or

Der Schalter 154 besitzt ferner einen festen Kontakt A, der die mögliche Wiedereinspeicheradresse PRWRA von dem Schalter 88 der Systemsteuerung 23 empfängt und der mit dem bewegliehen Kontakt des Schalters 154 verbunden wird, wenn das Ausgangssignal des monostabilen Multivibrators 153 einen hohen Pegel "1" besitzt. Der bewegliche Kontakt des Schalters 154 ist mit einem Dekoder 156 verbunden. Dieser empfängt normalerweise die Adresse WRA-1 von dem Kontakt D des Schalters 154. Wenn letzterer jedoch durch den Ausgang des monostabilen Multivibrators 153 in Abhängigkeit von dem hohen Pegel "1" des logischen Ausgangssignals LG umgeschaltet ist, empfängt der Dekoder 156 die mögliche WiedereinSpeicheradresse PRWRA Über den Kontakt A des Schalters 154.

Während eines normalen Einspeichervorgangs im Hauptspeicher 21, bei dem die digitalisierte Videoinformation sukzessiv in die durch die Einspeicheradressen WRA, WRA', .... gekennzeichneten Speichereinheiten eingeschrieben wird, liefert der Schalter 154 die Adressen WRA-1, WRA'-1, .... an den Dekoder 156 (Hg. 9Q). So liegt beispielsweise während der Einspeicherung in die durch die Adresse WRA gekennzeichnete Speichereinheit der Dekoder 156 ein geeignetes Ausgangssteuersignal an einem der vier UND-Glieder 157,158,159 bzw. 160 an, das der Adresse WRA-1 und damit der Speichereinheit entspricht, in welche die Yideoinformation während des vorangehenden Einspeicherintervalls eingeschrieben wurde. Die Rückflanke des Ausgangsimpulse (Fig. 9J) des monostabilen Multivibrators 60 in dem Einspeicher-Taktgenerator 20 dient zur Triggerung eines monostabilen Multivibrators 161, der einen Ausgangsimpuls von 40 ms Dauer (Fig. 9P) erzeugt, das tiber ein ODER-Glied 162 an alle UND-Glieder 157-160 angelegt wird. Somit gelangt das Ausgangssteuersignal des Dekoders 156 während der Dauer des Ausgangsimpulses des monostabilen Multivibrators 161 durch dasjenige UND-Glied 157-160, das der durch die Adresse WRA-1 gekennzeichneten Speichereinheit entspricht, und kann das betreffende Exemplar der vier normalerweise geöffneten Schalter

6 0 9 8 8 2/1108

163-166 schließen. Beim Schließen des ausgewählten Exemplars der Schalter 163-166 wird die in der Schaltung 33 gespeicherte Geschwindigkeitsfehler-Information, die sich auf den während eines vorangehenden Einspeicherintervalls, d. h. dem Intervall, bei dem in die durch die Adresse WRA-1 gekennzeichnete Speichereinheit eingespeichert wurde, bezieht, über den Schalter 150, den Pufferverstärker 151 (Fig. 9N) und das geschlossene Exemplar der Schalter 163-166 zu dem betreffenden Analogspeicher 167-170 weitergegeben. Diese Analogspeicher sind als mit den betreffenden Pufferverstärkern 171,172,173 bzw. 174 verbundene mit ihrem anderen Anschluß geerdete Kondensatoren dargestellt. Die genannten Pufferverstärker besifc zen einen hohen Eingangswiderstand. Während der Einspeicherung der digitalen Yideoinformation in die Speichereinheiten MET—1, ... MU-4 des Hauptspeichers 21 wird die in der Schaltung 23 (Fig. 91») gehaltene Geschwindigkeitsfehler-Information, die sich auf die Einspeicherung in jede der Hauptspeichereinheiten bezieht, während des nächsten Einspeicherintervalls in dem entsprechenden Exemplar der Analogspeicher 167-170 eingespeichert. Die Speicherung der Geschwindigkeitsfehler-Information erfolgt in Form eines Potentialanstiegs (Fig. 9R) bis zu einem entsprechenden Pegel in dem durch das Schließen eines der Schalter 163-166 ausgewählten Kondensator.

Um die eingespeicherte Geschwindigkeitsfehler-Information während des normalen Ausspeichervorgangs des Hauptspeichers 21 wieder auszulesen, wird die endgültig bestimmte Leseadresse FDRA vom Schalter 87 der Systemsteuerung 23 an einen Dekoder 175 in dem Geschwindigkeitsfehler-Speicher 32 weitergegeben. Der Dekoder 175 liefert bei seinem Wirksamwerden Ausgangssteuersignale zum selektiven Schließen der normalerweise geöffneten Schalter 176,177,178 und 179, die zwischen die Ausgänge der Pufferverstärker 171,172,173 bzw. 174 und eine gemeinsame Leitung 180 eingefügt sind. Diese gemeinsame Leitung 180 führt die ausgelesene Geschwindigkeitsfehler-Information zu dem Lesetaktgenerator 27. Während die digitale

6098 8 2/1108

Videoinformation sukzessiv aus der durch die zuletzt bestimmte Leseadresse PDRA, FDRA', .... (Fig. 9S) gekenn-

ausgelesen wird, zeichneten Speichereinheit des Hauptspeichers 2f/bewirkt der Dekoder 175 das Schließen des ausgewählten Exemplars der Schalter 176-179 während jedes Leseintervalls, so daß die gespeicherte Geschwindigkeitsfehler-Information aus demjenigen Analogspeicher 167-170 an die gemeinsame Leitung abgegeben wird, welche der Hauptspeichereinheit zugeordnet ist, aus der die Videoinformation gerade ausgelesen wird. Wenn das logische Ausgangssignal LG der logischen Schaltung 89 ihren hohen Pegelwert "1" hat, bewirkt sie die Wiedereinspeicherung der aus der durch die endgültig bestimmte Leseadresse PDRA¹ gekennzeichneten Speichereinheit ausgelesenen digitalen Videoinformation in die durch die mögliche Wiedereinspeicheradresse PRWRA identifizierte Speichereinheit. Das logische Aus gangs signal LG mit dem hohen Pegel "1" schließt den Schalter 152, so daß der Lese-Startimpuls RST den monostabilen Multivibrator 153 triggern kann. Das Ausgangssignal (Pig. 9T) des letzteren schaltet die Schalter 150 und 154 auf ihre Kontaktseiten A um. Wenn der Schalter 150 seine Kontaktseite A geschlossen hat, wird der Geschwindigkeitsfehler VE, der aus dem betreffenden Analogspeicher 167-170, welcher der durch die endgültig bestimmte Leseadresse PDRA¹ identifizierten Speichereinheit zugeordnet ist, ausgelesen und über den Schalter 150 dem Pufferverstärker 151 (Pig. 9V) zugeführt. Das Schließen der Kontaktseite A des Schalters 154 bewirkt, daß die mögliche Wiedereinspeicheradresse PRWRA dem Dekoder 156 zugeführt wird, so daß letzterer ein Ausgangssteuersignal an dasjenige der UND-Glieder 157-160 anlegt, welches dieser Adresse entspricht. Da das Ausgangssignal des monostabilen Multivibrators 153 über das ODER-Glied 162 an alle UtTD-GIieder 156-160 angelegt wird, kann dieses Aus gangs signal des monostabilen Multivibrators 153 dasjenige der UND-Glieder 157-160 passieren, welchem von dem Dekoder 156 ein Ausgangssteuersignal zugeführt wird. Das Ausgangssignal des monostabilen Multivibrators 153 bewirkt das Schließen des betreffenden Schalters 163-166. Das Ausgangs-

60988 2/1108

signal des Pufferverstärkers 151 wird daher über den geschlossenen Schalter 163-166 zur Einspeicherung an den betreff enden Analogspeicher 167-170 angelegterer durch die mögliche Wiedereinspeicheradresse PRWRA identifizierten Hauptspeichereinheit zugeordnet ist.

Während der Wiedereinspeicherung der aus dem durch die Adresse PDRA¹ gekennzeichneten Speichereinheit ausgelesenen digitalisierten Videoinformation in die durch die Adresse PRWRA gekennzeichnete Speichereinheit wird gleichzeitig der aus dem der Adresse FDRA' entsprechenden Analogspeicher ausgelesene Geschwindigkeitsfehler in den durch die Adresse PRWRA identifizierten Analogspeicher neu eingespeichert. Während des hierauf folgenden Auslesens der in eine Speichereinheit des Hauptspeichers 21 wieder-eingeschriebenen Videoinformation liefert der Geschwindigkeitsfehler-Speicher 32 gleichzeitig eine Geschwindigkeitsfehler-Information, die derjenigen entspricht, die während der originalen Einspeicherung der wieder-eingespeicherten Videoinformation vorlag.

Im folgenden sei anhand von Fig. 8 der Leseimpulsgenerator 28 der Zeitbasis-Korrekturschaltung 10 gemäß der Erfindung beschrieben. Er umfaßt einen Sägezahngenerator 181, dem das Geschwindigkeitsfehler-Signal VE über die Ausgangsleitung 180 des Geschwindigkeitsfehler-Speichers 32 zugeführt wird. Ferner wird der Lesebefehl ROD von dem Zähler 71 der Systemsteuerung 23 einem Inverter 182 zugeführt, dessen Ausgang mit dem Sägezahngenerator 181 verbunden ist, derart, daß das Ausgangssignal des letzteren während der Zeit gleich Null ist, in der das Ausgangssignal des Inverters 182 einen hohen Pegel "1" hat, d. h. während der Intervalle zwischen aufeinander folgenden Lesebefehlen RCD. Ein Farbträgersignal SC, das beispielsweise bei NTSC-Farbvideosignalen die Frequenz 3,58 MHz besitzt, wird von dem Standard-Synchrongenerator 26 einem Phasenmodulator 183 zugeführt. In diesem wird die Phase des Farbträgers durch das Ausgangssignal des Sägezahngenerators 181 moduliert. Da die Steigung der

6 0 9 8 3 2/1108

das Ausgangssignal des Generators 180 bildenden Sägezahnschwingung dem Potential des Geschwindigkeitsfehler-Signals VE proportional ist, das der Sägezahngenerator 181 von dem Geschwindigkeitsfehler-Speicher 32 empfängt, besteht das Ausgangssignal des Modulators 183 aus dem Färbträgersignal, das durch das Geschwindigkeitsfehler-Signal phasenmoduliert ist. Das phasenmodulierte Färbträgersignal wird einem monostabilen Multivibrator 183 zugeführt, der eine entsprechend phasenmodulierte Rechteckschwingung sowie deren Harmonische erzeugt. Das Ausgangssignal des monostabilen Multivibrators 184 gelangt zu einem Bandpaßfilter 185, der auf die dritte Harmonische des Färbträgersignals SC abgestimmt ist, so daß das phasenmodulierte Ausgangssignal des Bandpasses 185 eine Frequenz von beispielsweise 10,74 MHz besitzt. Das Ausgangssignal des Bandpasses 185 schließlich wird über einen Verstärker 186 einem Rechtecksignal-Impulsformer 187 zugeführt, der die gewünschten Lese-Taktimpulse RCK liefert, die mit dem Geschwindigkeitsfehler moduliert sind und die - wie vorangehend beschrieben - das Taktmaß bestimmen, mit welchem die digitalisierte Videoinformation aus dem Hauptspeicher 21 ausgelesen wird. Nach dieser Beschreibung der allgemeinen Anordnung der verschiedenen Komponenten der Zeitbasis-Korrekturschaltung 10 gemäß der Erfindung und der Einzelheiten dieser Komponenten sei noch erwähnt, daß die Folgesteuerung des Zählers 73 durch den digitalen Komparator 74 in dieser Zeitbasis-Korrekturschaltung sicherstellt, daß während der einzelnen Leseintervalle die Speichereinheit des Hauptspeichers 21, die durch die Leseadresse RA des Zählers 73 gekennzeichnet ist, und aus welcher deshalb die Videoinformation ausgelesen wird, eine andere ist als die Speichereinheit, die durch die Einspeicheradresse WRA gekennzeichnet ist und in welche deshalb die Videoinformation eingeschrieben wird. Hierdurch wird die sogenannte Doppeltaktung irgendeiner Speichereinheit vermieden. Ferner wird in der Zeitbasis-Korrekturschaltung 10 eine Drop-out-Anzeige DOI erzeugt, wenn die Videoinformation, die in irgendeine der Speichereinheiten des Hauptspeichers 21 eingeschrieben

60988?/ 1 1OB

wird, ein Drop-out enthält. Diese Drop-out-Anzeige wird in dem Drop-out-Speicher 35 für jede der Speichereinheiten des Hauptspeichers gespeichert. Beim Auslesen der in der jeweils nachgeordneten Speichereinheit des Hauptspeichers 21 eingeschriebenen Tideoinformation veranlasst die Systemsteuerung 23, daß die Yideoinformation entweder aus der durch die von dem Zähler 73 gelieferte Leseadresse RA identifizierten Speichereinheit oder aber aus einer anderen durch die Ersatz-Leseadresse SRA identifizierten Speichereinheit ausgelesen wird, falls der Drop-out-Speicher 35 anzeigt, daß bei der in der erstgenannten Speichereinheit unter der Leseadresse RA eingespeicherte Videoinformation ein Drop-out vorhanden ist. Damit erfolgt die jeweils aktuelle, d. h. die der Bildwiedergabe dienende Ausspeicherung stets aus derjenigen Speichereinheit, welche durch die endgültig bestimmte Leseadresse FDRA gekennzeichnet ist. Der digitale Komparator 76 und das Flip-Flop 77 der Systemsteuerung 23 bestimmen die Ersatz-Leseadresse SRA entweder als die Adresse RA-1 oder RA+1 und stellen damit sicher, daß diese Ersatz-Leseadresse SRA keine Doppeltaktung der betreffenden Speichereinheit mit sich bringt, wenn sie als endgültige Leseadresse FDRA bestimmt wird. Die Einspeicheradresse WRA und die zuletzt bestimmte Leseadresse FDRA stimmen deshalb nicht miteinander überein, so daß keine Überlappung zwischen Einspeicherung und Auslesen bei ein- und derselben Speichereinheit auftreten kann.

Wenn bei der erfindungsgemäß gestalteten Zeitbasis-Korrekturschaltung 10 festgestellt wird, daß in der durch die Leseadresse RA gekennzeichneten Speichereinheit ein Drop-out vorhanden ist, so daß die zuletzt bestimmte Leseadresse FDRA die Ersatz-Leseadresse SRA ist, wird die Videoinformation, die aus der durch die Adresse SRA gekennzeichneten Speichereinheit ausgelesen wird, in jene Speichereinheit, in der das Drop-out vorliegt, d. h. in die Speichereinheit, die durch die Leseadresse RA gekennzeichnet ist, wieder eingespeichert. Diese wird dadurch zur möglichen Wi ed ere inspei cher-

■6 098R?/1inß'

adresse PRWRA. Wenn umgekehrt festgestellt wird, daß das Drop-out in der Speichereinheit vorliegt, die durch die Ersatz-Leseadresse SRA gekennzeichnet ist, nicht jedoch in der Speichereinheit, die der Leseadresse RA entspricht, wird die aktuelle Videoinformation aus der durch die Adresse RA gekennzeichneten Speichereinheit ausgelesen und in die der Adresse SRA entsprechende Speichereinheit wieder eingespeichert. In Verbindung mit dieser Wiedereinspeicherung bzw. mit dem Ersetzen einer Tideoinformation, die ein Drop-out enthält, durch eine ungestörte Videoinformation, sei noch bemerkt, daß der Drop-out-Speicher 35 die Drop-out-Anzeige für diejenige Speichereinheit löscht, bei der die Wiedereinspeicherung stattgefunden hat.

Bei der Zeitbasis-Korrekturschaltung gemäß der Erfindung speichert ein Geschwindigkeitsfehler-Speicher die während der Einspeicherung der Videoinformation in eine der Speichereinheiten des Hauptspeichers 21 auftretenden Geschwindigkeitsfehler. Diese Geschwindigkeitsfehler-Information dient dazu, in dem Lese taktgenerator 28 die Lese taktimpuls e RCK, die das T_aktmaß bei dem Auslesen der Videoinformation aus der entsprechenden Speichereinheit bestimmen, einer Phasenmodulation zu unterwerfen. Wenn die Videoinformation von einer S pe icher einheit mit der Adresse I¹DRA in eine Speicher einheit mit der Adresse PRWRA in der oben beschriebenen Weise wiedereingespeichert wird, speichert der Geschwindigkeitsfehler-Speicher 32 an dem betreffenden Speicherplatz den Geschwindigkeitsfehler, der mit der originalen Einspeicherung der Videoinformation in die Speich.ereinh.eit mit der Adresse I¹DRA verbunden war. Damit entspricht die Phasenmodulation der Lesetaktimpulse RCK stets den Geschwindigkeitsfehlern, die während der Einspeicherung derjenigen Videoinformation auftreten, die aus der ausgewählten Speichereinheit ausgelesen wird. Dabei ist es gleichgültig, ob diese Videoinformation in diese Speichereinheit original oder \ wiedereingespeichert wurde als Ersatz für eine original eingespeicherte Videoinformation, die ein Drop-out enthält.

609882/1 108

Claims

PATENTANSPRÜCHE

1. Anordnung zur Korrektur der Zeitbasis von Informationen in Form periodischer Signale, insbesondere von Videosignalen, mit einem Hauptspeicher, der eine Mehrzahl von

für Speichereinheiten umfaßt, deren jede eine/die Speicherung einer vorbestimmten ganzen Zahl von Perioden, z. B. Zeilenintervallen, der periodischen Signale, z. B. der Videosignale, ausreichende Speicherkapazität besitzt, mit einer Eingangsschaltung zum Empfang der periodischen Signale, einem mit dieser Eingangsschaltung verbundenen Einspeicher-Taktgenerator zur Erzeugung von Einspeicher-Taktimpulsen mit einem von Zeitbasisfehlern des ankommenden periodischen Signals abhängigen veränderlichen Taktmaß, mit einem Taktgenerator zur Erzeugung von Lese-Taktimpulsen mit einem Taktmaß, das zumindest zu Beginn und am Ende jeder Standard-Periode der periodischen Signale ein Standardmaß ist, mit einer Hauptspeieher-Steuerung, mittels derer die genannten Speichereinheiten zur Einspeicherung der von der genannten Eingangsschaltung empfangenen periodischen Signale mit einem durch die Einspeiehertaktimpulse bestimmten Taktmaß selektiv aktiverbar sind und mittels derer ferner die Speichereinheiten für das Auslesen der in ihnen gespeicherten periodischen Signale mit einem durch die Lese-Taktimpulse bestimmten Taktmaß selektiv aktivJerbar sind, ferner mit einer Ausgangsschaltung zum Empfang der aus den Speichereinheiten selektiv ausgelesenen periodischen Signale sowie mit einem Drop-out-Detektor zur Ermittlung von Drop-outs (Signalausfällen) in den von der genannten Eingangssehaltung empfangenen periodischen Signalen und zur Erzeugung einer entsprechenden Drop-out-Information, dadurch gekennzeichnet, daß ein Drop-out-Speicher (35) vorgesehen ist, der eine Mehrzahl von Adressen (135-138) besitzt, die den genannten Speichereinheiten (Mü-1 - MÜ-4) zugeordnet sind und in denen die genannte Drop-out-Information (DOI) bezüglich der in den entsprechenden Speichereinheiten eingespeicherten periodischen Signale speicher-

6 0 3 3 ') 2 I 1 1 0 8

"bar ist, daß die Systemsteuerung (23) eine Einspeicher-Adressiervorrichtung (66) zur Erzeugung von Einspeicher-Adressen (WRA) der genannten Speichereinheiten in einer sich wiederholenden zyklischen Ordnung umfaßt, mittels derer die Hauptspeichersteuerung (24) die Speichereinheiten in dieser sich wiederholenden zyklischen Ordnung für die Einspeicherung der von der genannten Eingangssehaltung (11-16) empfangenen periodischen Signale aktiviert, daß eine Lese-Adressiervorrichtung (71-87) vorgesehen ist, welche durch die in dem Drop-out-Speicher (35) gespeicherte Dropout-Information (DOl) "beeinflussbar ist und zur Erzeugung von Lese-Adressen (EDRA) dient, durch welche die Hauptspeicher-Steuerung (24) zur selektiven Aktivierung der durch diese Lese-Adressen bezeichneten Speichereinheiten zum Zwecke des Auslesens der in ihnen gespeicherten periodischen Signale veranlasst wird, wobei jede auf diese Weise fiir das Auslesen adressierte Speichereinheit sich von der gleichzeitig für die Einspeicherung adressierten Speichereinheit unterscheidet und außerdem eine Speichereinheit darstellt, in welcher solche periodischen Signale gespeichert sind, die kein Drop-out enthalten, wobei die unter der entsprechenden Adresse in dem genannten Drop-out-Speicher (35) eingeschriebene Drop-out-Information ein weiteres Steuerkriterium bildet.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Hauptspeicher-Steuerung (24) eine Wieöereinspeicher-Schaltung (97-100,105,129-134) umfaßt, mittels derer aus irgendeiner der Speichereinheiten ausgelesene periodische Signale in eine andere Speichereinheit wiedereinspeicherbar sind, daß die Systemsteuerung (23) eine durch die in dem Drop-out-Speicher (35) enthaltene Drop-out-Information (DOl) beeinflussbare Vorrichtung (88) umfaßt, mittels derer die genannte Wiedereinspeicher-Schaltung derart steuerbar ist, daß in eine ausgewählte Speichereinheit, die durch die unter der betreffenden Adresse vorhandene Drop-out-Information als eine solche gekennzeichnet ist, in der ein

60988?/ 1 108

Drop-out enthaltende periodische Signale gespeichert sind, die aus der in dem "betreffenden Zeitpunkt für das Auslesen aktivierten Speichereinheit ausgespeicherten periodischen Signale wiedereingespeichert werden, und daß eine Vorrichtung (90,91) vorgesehen ist, mittels derer während der Wiedereinspeicherung in die genannte ausgewählte Speichereinheit die unter der entsprechenden Adresse des Drop-out-Speichers (35) vorhandene Drop-out-Information löschbar ist.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein Geschwindigkeitsfehler-Speicher (32) vorgesehen ist, der eine Mehrzahl von Speicheradressen besitzt, die jeweils den Speichereinheiten des Hauptspeichers (21) zugeordnet sind und in dem Informationen speicherbar sind, welche die Geschwindigkeitsfehler kennzeichnen, welche den in den zugeordneten Speichereinheiten des Hauptspeichers (21) eingeschriebenen periodischen Signalen anhaften und daß eine Schaltung (152-154) vorgesehen ist, die durch die Wiedereinspeicherung von periodischen Signalen in ein ausgewähltes Exemplar der Speichereinheiten derart steuerbar ist, daß unter einer Adresse des Geschwindigkeitsfehler-Speichers (32) die Geschwindigkeitsfehler-Information, welche die Geschwindigkeitsfehler kennzeichnet, welche den original in der betreffenden Speichereinheit gespeicherten periodischen Signalen anhaften, substituiert wird durch die Geschwindigkeitsfehler-Information, welche - für die in die betreffende Speichereinheit wiedereingespeicherten periodischen Signale anhaftenden Geschwindigkeitsfehler kennzeichnend ist.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Geschwindigkeitsfehler-Speicher (32) eine Schaltung (175-179) umfaßt, die durch die genannte Lese-Adressiervorrichtung (71-87) der Systemsteuerung (23) beeinflussbar ist und mittels derer die Geschwindigkeitsfehler-Information (VE) selektiv aus der Adresse des Geschwindigkeitsfehler-Speichers (32) auslesbar ist, die einer

R η q ft R ? /1 ι η ft

Speichereinheit zugeordnet ist, welche im gegebenen Zeitpunkt für das Auslesen der eingespeicherten periodischen Signale aktiviert ist, und daß der Lese-Taktgenerator (27) eine Modulatorschaltung (181-183) umfaßt, mittels derer die Lese-Taktimpulse (RCK) mit der aus dem Geschwindigkeitsfehler-Speicher (32) ausgelesenen Geschwindigkeitsfehler-Information (YE) modulierbar ist.

5. Anordnung nach einem der vorhergehenden Anspräche, dadurch gekennzeichnet, daß der Geschwindigkeitsfehler-Speicher (32) ferner eine Schaltung (155-166) umfaßt, die durch die genannte Einspeicher-Adressiervorrichtung (66) der Systemsteuerung (23) beeinflussbar ist und mittels derer unter den Adressen des Geschwindigkeitsfehler-Speichers (32) Geschwindigkeitsfehler-Informationen (VE) einsρeieherbar sind, welche die den in den betreffenden Speichereinheiten eingespeicherten periodischen Signalen anhaftenden Geschwindigkeitsfehler kennzeichnen.

6. Anordnung nach einem der vorhergehenden Ansprüche zur Zeitbasis-Korrektur eines Fernsehsignals, insbesondere eines Farbvideosignals, dadurch gekennzeichnet, daß der Einspeicher-Taktgenerator (20) einen Oszillator (41) mit veränderbarer Frequenz beinhaltet, dessen Ausgangssjgnal eine Mittenfrequenz besitzt, die ein Vielfaches der Frequenz des Farbträgers des genannten Videosignals ist, sowie, eine PLL-(phase-locked loop)-Schaltung (45-53), der das Ausgangssignal des Oszillators (41) und die aus den von der Eingangsschaltung empfangenen Videosignalen abgetrennten Horizontal-Synchronisiersignale zugeführt werden und mittels derer die Frequenz des Ausgangssignals des Oszillators (41) in Abhängigkeit von Frequenzänderungen der abgetrennten Horizontal-Synchronisiersignale veränderbar ist, daß ein variabler Phasenschieber (43) vorgesehen ist, dem das Ausgangssignals des Oszillators (41) zugeführt wird und der an seinem Ausgang die genannten Einspeicher-Taktimpulse (WRCK)

609882/1 108

liefert, daß ein Phasenkomparator (44) zum Vergleich der Phase des Ausgangssignal des variablen Phasenschiebers (43)mit der Phase der aus den genannten Videosignalen abgetrennten Burst-Signale Torgesehen ist, der ein entsprechendes Steuersignal an den variablen Phasenschieber (43) liefert und daß ferner ein Schaltungsteil (33) vorhanden ist, der das von dem Phasenkomparator (44) abgegebene Steuersignal zu dem Geschwindigkeitsfehlerspeicher (32) als die in diesen einzuspeichernde Geschwindigkeitsfehl er-Information überträgt.

Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die genannte Lese-Adressiervorrichtung (71-87) eine Anordnung (71-74) zur Erzeugung von Leseadressen beinhaltet, mittels derer Hauptleseadressen (RA) erzeugt werden, die von den Einspeicher-Adressen (WRA) verschieden sind, die gleichzeitig von der genannten Einspeicher-Adressiervorrichtung (66) erzeugt werden, daß die Lese-Adressiervorrichtung ferner eine Schaltung (75,78) zur Erzeugung alternativer Leseadressen (RA+1,EA-1) umfaßt, die um eine Ordnungszahl höher bzw. niedriger sind als die Hauptleseadressen (RA), daß eine Auswahlvorrichtung (76,77,79) vorgesehen ist, mittels derer als Ersatzleseadresse (SRA) eine der genannten alternativen Leseadressen (RA+1,RA-1) auswählbar ist, die von der in dem betreffenden Zeitpunkt von der Einspeicher-Adressiervorrichtung (66) erzeugten Einspeicher-Adresse (WRA) verschieden ist, und daß ein durch die Drop-out-Information (DOI) des Drop-out-Speichers (35) beeinflussbarer Diskriminator (81,87) vorhanden ist, mittels dessen als endgültig bestimmte Leseadresse (EDRA) für die Hauptspeicher-Steuerung (24) unter den Haupt- und Ersatz-Leseadressen (RA,SRA) diejenige auswählbar ist, die eine Sρeiehereinheit kennzeichnet, in welcher von Drop-outs freie Videosignale gespeichert sind.

0 9 8 8 2/1108

8. Anordnung nach Anspruch 2 und 7, dadurch gekennzeichnet, daß die in der Systemsteuerung (23) angeordnete Torrichtung, mittels derer die Wiedereinspeicherschaltung (97-100,105, 129-134) zur Wiedereinspeicherung in ein ausgewähltes Exemplar der Speichereinheiten veranlasst wird, einen Schalter (88) umfaßt, der normalerweise die genannte Ersatz-Leseadresse (SRA) für die Wiedereinspeicherung auswählt und der in eine Schaltstellung umschaltbar ist, in welcher die Hauptleseadresse (EA) für die Wiedereinspeicherung maßgebend ist, wenn ein Detektor (81) das Vorhandensein von Drop-outs in den Videosignalen anzeigt, die in der durch die Hauptleseadresse (RA) gekennzeichneten Speichereinheit gespeichert sind.

Der Patentanwalt