DE2560513C2 - Verfahren zum authorisierten Empfang von im Fernsehmodus ausgesandten Informationen und Vorrichtung zur Durchführung des Verfahrens - Google Patents
Verfahren zum authorisierten Empfang von im Fernsehmodus ausgesandten Informationen und Vorrichtung zur Durchführung des VerfahrensInfo
- Publication number
- DE2560513C2 DE2560513C2 DE2560513A DE2560513A DE2560513C2 DE 2560513 C2 DE2560513 C2 DE 2560513C2 DE 2560513 A DE2560513 A DE 2560513A DE 2560513 A DE2560513 A DE 2560513A DE 2560513 C2 DE2560513 C2 DE 2560513C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- counter
- input
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/03—Subscription systems therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Description
Die Erfindung bezieht sich auf ein Verfahren zum autorisierten Empfang von im Fernsehmodus ausgesandten
Informationen nach dem Oberbegriff des Patentanspruchs 1 sowie eine Vorrichtung zur Durchführung
des Verfahrens.
Ein Verfahren der vorgenannten Art ist aus der DE-AS 2058 681 bekannt Dabei werden senderseitig die
Informationen in Video-Bildrahmen formatiert, die aus mehreren, die darzustellende Information beinhaltenden
Reihen von binär kodierten Zeichen bestehen. Empfängerseitig wird ein gewünschter Video-Bildrahmen
für eine Speicherung anhand einer mit dem Video-Bildrahmen übertragenen Adresse ausgewählt Dazu ist jeder
Zeichenreihe eine Reihenadresse vorangestellt, anhand der der gewünschte Bildrahmen empfängerseitig
auswählbar ist Bei Empfang der ausgewählten Reihenadresse wird eine bestimmte Anzahl von hintereinander
empfangenen Zeichenreihen gespeichert und zeichenrejhenmäßig für eine Darstellung des Bildrahmens abgerufen.
Es wird jeweils ein vollständiger Bildrahmen nach dem anderen gesendet Ist der vollständige, darzustellende
Bildrahmen empfängerseitig richtig gespei-
chert, dann wird der Empfang abgebrochen, und der gespeicherte Bildrahmen wird kontinuierlich angezeigt.
Eventuell auftretende Änderungen in der Information in dem Bildrahmen, wie sie beispielsweise bei der Übertragung
von Börseninformationen auftreten können, werden erst dann angezeigt wenn der gewünschte Bildrahmen
erneut für einen Empfang ausgewählt und der vollständige Büdrahmen ersetzt wurde. Ob tatsächlich der
Bildrahmen geändert wurde, läßt sich erst bei Prüfung des neu empfangenen und vollständig angezeigten BiId-
rahmens feststellen.
Bei im Fernsehmodus arbeitenden Verfahren der vorstehend genannten Art sollen die gesendeten Informationen
im allgemeinen nur von bestimmten Empfängern aufgenommen werden können. Der Erfindung liegt da-
her die Aufgabe zugrunde, ein Verfahren der vorgenannten Art so auszugestalten, daß der Empfang nur
von autorisierten Empfängern möglich ist
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte
Ausgestaltungen der Erfindung und eine Vorrichtung zur Durchführung des Verfahrens sind Gegenstand der
Unteransprüche.
Gemäß der Erfindung wird empfangsseitig vor dem Einspeichern eines ausgewählten Video-Bildrahmens
die Erlaubnis zum Empfang und zum Einspeichern der Sendung geprüft, wozu ein Vergleich einerseits von Daten
durchgeführt wird, die zu einem früheren Zeitpunkt vom Sender selektiv zu den Empfängern übertragen
und von diesen gespeichert wurde, und andererseits von Daten, die als Teil der Zeichenreihen der Video-Bildrahmen
übertragen werden.
Bei einem besonders bevorzugten Verfahren sind die Speichererlaubnisprüfungsdaten in einem Vorlaufteil einer
Zeichenreihe enthalten, beginnend mit einer Markierung, deren Vorhandensein oder Nichtvorhandensein
bewirkt, daß der Empfänger entweder die gespeicherten
Speichererlaubnisprüfungsdaten durch empfangene neue Erlaubnisprüfungsdaten aktualisiert oder die
empfangenen Eriaubnisprüfungsdaten mit den gespeicherten
Eriaubnisprüfungsdaten für eine Video-Bildrahmenauswahl
vergleicht
Die Erfindung soll nachfolgend unter Bezugnahme auf die Zeichnungen anhand einem Ausführungsbeispiel
einer Vorrichtung zur Durchführung des Verfahrens näher erläutert werden. Es zeigt
F i g. 1 eine schematische Darstellung eines typischen Pseudo-Video-Abtastzeilenformats,
F i g. 2 eine graphische Darstellung von herkömmlichen
vertikalen Treiber- und zusammengesetzten Synchronisationssignalen, die den Ursprung des vertikalen
Synchronisationssignals veranschaulichen,
F i g. 3 ein Blockdiagramm der Zeit- und der Tastatursteuerung, der Speichereingabesteuerung und eines
Teils der Ausgabeverarbeitungsteile der Empfängereinrichtung,
F i g. 4 ein. Blockdiagramm einer phasenstarren Rückführschleife der Anordnung nach F i g. 3,
F i g. 5 ein Blockdiagramm eines weiteren Teils einer Speichereingabe-Steueranordnung der Empfängereinrichtung,
F i g. 6 ein Blockdiagramm des Speicher- und oes Ausgabeverarbeitungsteils
der Empfängereinrichtung,
F i g. 6a eine graphische Darstellung zur Veranschaulichung der Zeitsteuerung, welche verschiedenen Signalen
in der Anordnung gemäß F i g. 6 zugeordnet ist,
F i g. 7 ein Blockdiagramm eines weiteren Teils einer Speicher- und Ausgabeverarbeitungsanordnung der
Empfängereinrichtung,
F i g. 8 ein Logikdiagramm, und zwar teilweise schematisch dargestellt, eines Teils der Zeitsteuer- und Tastatursteueranordnung
der Empfängereinrichtung, wie sie in der F i g. 3 dargestellt ist,
Fig.9 ein teilweise schematisch dargestelltes Logikdiagramm
des Tastaturteils der Zeitsteuer- und Tastatursteueranordnung der in der Fig. 3 dargestellten
Empfängereinrichtung,
F i g. 10 ein teilweise schematisch dargestelltes Logikdiagramm
der Anordnung des Speichereingabe-Steuerteils der in der F i g. 5 dargestellten Empfängereinrichtung
und
F i g. 11 ein teilweise schematisch dargestelltes Logikdiagramm
der Anordnung des Speichereingabe-Steuerteils der in der F i g. 6 dargestellten Empfängereinrichtung.
Bei dem Ausführungsbeispiel wird ein im Echtzeitbetrieb arbeitender Empfänger zum Herausgreifen bzw.
Selektieren eines Rahmens geschaffen, welcher dazu geeignet ist, im wesentlichen augenblicklich eine kontinuierliche
Videodarstellung eines selektierbaren vorgegebenen Videoinformations-Rphmens auf einer Videoanzeigeeinrichtung
aus einer kontinuierlich übertragbaren Videoinformation zu liefern, wobei eine derartige Information
als eine Vielzr.hl von Pseudo-Video-Abtastzeilen dargestellt wird. Jede der Pseudo-Video-Abtastzeilen
hat ein Fernseh-Video-Abtastzeilenformat und bildet ein vollständiges in sich geschlossenes Paket einer digitalen
Information, welche dazu ausreichend ist, eine gesamte darstellbare: Reihe von Videodatenzeichen zu liefern,
wobei die Pseudo-Video-Abtastzeile eine Übertragungszeit
benötigt, welche derjenigen einer Fernseh-Video-Abtastzeile entspricht. Das Paket der digitalen Information
enthält wenigstens eine Adresseninformation wie eine Seite, eine Gruppe, eine Erlaubnis, eine Benutzer-
und eine direkte Adresse für eine darstellbare Reihe und Dateninformation für die darstellbaren Zeichen,
beispielsweise 32 Zeichen in einer darstellbaren Reihe.
Jede der Pseudo-Video-Abtastzeilen weist weiterhin ein
horizontales Synchronisationssignal an ihrem Beginn auf, wobei jedes horizontale Synchronisationssignal eine
Speichertrennung zwischen benachbarten Pseudo-Video-Abtastzeilen, ebenso wie eine Rauschunempfindlichkeit
von Reihe zu Reihe mit sich bringt, indem die gesamte Eingabelogik beim Empfänger rückgestellt
wird, welches das übertragene Signal bei jedem horizontalen Synchronisationsimpuls verarbeitet. Die Sendeeinrichtung
für die Pseudo-Video-Abtastzeile liefert ein vertikales Synchronisationssignal, nachdem eine
vorgegebene Anzahl von Pseudo-Video-Abtastzeilen übertragen wurde, wobei die Pseudo-Video-Abtastzeile
ein zusammengesetztes Videosignal darstellt Der Empfänger verarbeitet die zusammengesetzten Pseudo-Video-Abtastzeilensignale
und liefert eine darstellbare Videoreihe an die zugehörige Videoanzeigeeinrichtung
von jedem der Pseudo-Video-Abtastzeüensignale, welche
dem ausgewählten Rahmen angehören, um eine kontinuierliche Videoanzeige zu erzeugen, wobei eine
vorgegebene Anzahl von darstellbarer. Videoreihen einen darstellbaren Videoinforniaiionsrahiaen enthalten.
Weiterhin enthält der Empfänger eine Einrichtung zum Erneuern des kontinuierlich darstellbaren ausgewählten
Rahmens auf einer darstellbaren reihenweisen VideoDasis, welch«* von dem Echtzeit-Dateninformationsgehalt
der empfangenen Pseudo-Video-Abtastzeile abhängt.
Gemäß dem Ausführungsbeispiel erfolgt das Herausgreifen bzw. Selektieren eines Rahmens dadurch, daß
die Pseudo-Video-Abtastzeile in einen Pufferspeicher zum Vergleich mit einer Informationsanforderung von
einer Tastatur eingegeben wird, wobei nach entsprechender Anpassung der entsprechenden Speicher erneuert
wird, und zwar für eine Anzeigen- oder Auswahlsteuerung, so daß die Erneuerung in Wirklichkeit reihenweise
erfolgt, und zwar im Gegensatz zu einer seitcnweisen
oder einer rahmenweisen Basis, wenn neue Information in Echtzeitbetrieb angefordert wird, wobei
der ausgewählte Rahmen automatisch im Echtzehbetrieb
erneuert wird, wenn neue Information für eine vorgegebene Reihe des dargestellten ausgewählten
Rahmens angefordert wird.
Der Empfänger erhält eine kontinuierlich übertragene Information oder Nachrichten in Pseudo-Video-Abtastzeilen
12 (F i g. 1 und 2), die auf einer reihenweisen Basis übertragen werden, wobei die Pseudo-Video-Abtastzeile
12 im Format mit einer herkömmlichen Video-Abtastzeile identisch ist, d. h. dem FCC- und EIA-Standard
für ein Video-Abtastzeilensignalformat entspricht.
Diese Pseudo-Video-Abtastzeile 12 enthält jedoch tatsächlich
eine Reihe von Informationen, beispielsweise etwa zwischen 11 und 13 tatsächlichen Fernseh-Video-Abtastzeilen
an Information, wobei die Übertragungszeit eir.jr Pseudo-Video-Abtastzeile 12 vorzugsweise
gleich der Übertragungszeit einer herkömmlichen Fernseh-Video-Abtastzei'iJ
ist, was etwa 63 Mikros^kunden
entspricht.
Eine Videoinfonnation kann beliebiger herkömmlicher Art sein, beispielsweise Nachrichten, Wechselkurse,
Börsennachrichten, lokale Werbung, Fernsehprogramme, Wetterberichte, Verbraucherinformation usw.,
wobei solche Nachrichten herkömmlicherweise von äußeren Informationsquellen kommen.
In der vorliegenden Beschreibung einschließlich der Ansprüche wird der Begriff »Seite« in der Bedeutung eines Videoinformationsrahmens verwendet, der Begriff »Gruppe« bedeutet eine vorgegebene Anzahl von Seiten, mit dem Begriff »Reihe« ist eine darstellbare Video-
In der vorliegenden Beschreibung einschließlich der Ansprüche wird der Begriff »Seite« in der Bedeutung eines Videoinformationsrahmens verwendet, der Begriff »Gruppe« bedeutet eine vorgegebene Anzahl von Seiten, mit dem Begriff »Reihe« ist eine darstellbare Video-
reihe angesprochen, und zwar ein Teil einer Seite, welche
eine Vielzahl von herkömmlichen Fernseh-Video-Abtastzeilcn
enthält, und mit dem Begriff »Pseudo-Video-Abtastzeile« ist ein Signal gemeint, welches in der
Form einer herkömmlichen Video-Abtastzeile entspricht, welches jedoch tatsächlich eine Informationsreihe
enthält, beispielsweise etwa zwischen 11 und 13 tatsächlichen
Fernseh-Video-Abtastzeilen an Information, wobei die Übertragungszeit der Pseudo-Video-Abtastzeile
gleich der Übertragungszeit einer herkömmlichen Fernseh-Video-Abtastzeile ist und wobei die Pseudo-Video-Abtastzeile
ein ganzes Informationspaket darstellt, welches fur die VideodarsteHung dieser Reihe erforderlich
ist. Der Ausdruck herkömmliche oder Fcrnseh-Video-Abtasi/ei'e
wird in seiner üblichen Bedeutung verwendet.
Nachfolgend wird anhand der F i g. 3 bis 7 und weiterhin anhand der Fig. 1 und 2 der Empfänger allgemein
und im einzelnen beschrieben. Danach wird anhand der F i g. 8 bis 14 eier F.rnpianger weiter im einzelnen erläutert.
Wie oben bereits erwähnt, empfängt der Empfänger das, was allgemein als Pseudo-Video-Abtastzeile bezeichnet
wird, wie sie in der F i g. I mit 12 bezeichnet ist.
Die oben beschriebene Pseudo-Video-Abtasizeile 12 ist
im Format ideitisch mit einer herkömmlichen Video-Abtastzeiie.
in b:zug auf die Pseudo-Video-Abtasizeiie
12 sind die horizontalen und die vertikalen Synchronisationsteile identisch mit einem herkömmlichen Videosignal,
und zv/ar ebenso wie das Format für die horizontale Synchronisation und die vertikale Synchronisation
ebenso wie die horizontale Synchronisationsamplidute. Die Zeit und Amplitudenhüllkurve des Videobereichs
der Pseudo-Video-Abtastzeile 12, welcher als die Flächen B. C, D. E und F in der F i g. 1 festgelegt ist, ist
identisch mit dem Format für eine herkömmliche Video-Abtastzeile. und zwar ebenso wie die dreidimensionale
Frequenzhüllkurve.
Gruppe ist der Abschnitt oder das Kapitel, welches eine vorgegebene Anzahl von Seiten enthält, beispielsweise
1000 Seiten, und entspricht dem Bit mit dem höchsten Stellenwert der Seitenadresse.
Die Seite stellt einen Rahmen in einer Gruppe dar. Die Reihe nimmt den Raum für ein Zeichen ein, welches
vorzugsweise sieben Bit enthält, und definiert einen Teil einer Seite, der vorzugsweise etwa Il bis 13 Abtastzeilen
aufweist, die eine darstellbare Zeichenhöhe haben.
to Der Bereich B enthält auch vorzugsweise die direkte Adresseninformation, welche vorzugsweise in dem ersten
übertragenen Bit enthalten ist. welches gleich 0 ist, wenn keine direkte Adressierung vorliegt, welches dem
Steuerzustand bzw. der S'.ciierbedingiing für einen ausgewählten
Anschluß entspricht, wodurch der Anschluß informiert wird, daß die geforderte Seite ersetzt werden
soll. Dieser Bereich enthält auch vorzugsweise eine Erlaubnisinformation,
die einer Bitstelle entspricht, welche vorzugsweise eine 1 ist. wenn dem Benutzer erlaubt
wird, eine oder mehrere ausgewählte liruppen von Information
zu empfangen. Es sei darauf hingewiesen, daß vorzugsweise auch eine Übersteuerungsbedingung für
den Notfall vorgesehen ist, welche eine Stcuerinformation an alle Anschlüsse liefert, alle Anforderungen zu
übersteuern bzw. zu übergehen, einschließlich einer Eriaubnisanforderung,
und dies tritt auf, wenn die Seiten- und die Gruppeniiiformation an ihren entsprechenden
Bitstellen gleich 0 sind, und diese Bedingung wird vorzugsweise dazu verwendet, einen Notruf darzustellen,
beispielsweise ein Warnsignal. Der Bereich C ist vorzugsweise ein Spezialzeichen-Informationsbereich mit 7
Bits, der vorzugsweise dazu verwendet wird, wahlweise bestimmte Funktionen auszuführen, die von dem einzelnen
Empfänger oder einem Anschluß ausgeführt werden sollen. Der Bereich D enthält vorzugsweise 32 Zeichen
darstellbarer Information in digitaler Form. Der Bereich E enthält vorzugsweise 7 Bits für Fehlerprüfin-
i ιιίαιιυΐ!
nanu r\j:
für ein herkömmliche"; Video-Abtastzeilensignal durch
die Pseudo-Video-Abtastzeile 12 erfüllt. Somit kann jede beliebige Einrichtung, welche herkömmliche Videosignale
verarbeiten kann, auch die Pseudo-Video-Abtastieile Ί2 verarbeiten, welche auf diese Weise über ein
herkömmliches Fernseh-Verteilersystem übertragen und von diesem System empfangen werden kann, wozu
eine herkömmliche Fernsehgerätetechnü; ausreicht.
Die Pseudo-Video-Abtastzeile 12, die in der Fig. I dargestellt ist, ist in Wirklichkeit ein digitales Signal,
welches für den Empfänger wie sine herkömmliche Videoabtastzeile aussieht. Die Verteilung der Information
in den Bereichen A bis C der Pseudo-Video-Abtastzeile
oder der Reihe von Information, die in der F i g. I dargestellt
ist, ist folgendermaßen: Der Bereich A stellt das horizontale Synchronisationssignal dar, welches die
Zeitsteuerung für der. Empfänger startet und den Beginn der Pseudo-Video-Abtastzeile vom Beginn der Horizontalablenkung
für eine herkömmliche Fernseh-Abtastzeile angibt. Der Bereich B stellt die Adresse der
Pseudo-Video-Abtastzeile 12 dar, welche alle folgenden Informationsbitstellen enthält. Es ist ersichtlich, daß
vorzugsweise eine 1 durch das Vorhandensein eines Impulses und eine 0 durch das Nichtvorhandensein eines
Impulses dargestellt wird, wie es beispielsweise in der Fig. 1 im Bereich Fdargestellt ist, wo die Reihenfolge
1—0—1 angegeben ist. Wenn Daten übertragen werden, wie es ober, bereits erläutert wurde, sind alle folgenden
Informationsbits vorhanden. Dies sind im einzelnen die Bits für »Gruppe«, »Seite« und »Reihe«. Die
Bitäquivalents der Summe von allen der Eirer-Bits darstellen,
welche in den Bereichen B. C und D vorhanden sind.
Der Bereich F enthält vorzugsweise den Takt-Synchronisationsstoß
oder den entsprechenden Impulszug mit der Bit-Rate (wobei die Frequenz vorzugsweise
gleich der Hälfte der Bit-Rate ist) und liefert einen Impulszug von Einer-Bits und Null-Bits für zwei Zeichenstellen
oder 14 Bits. Der Bereich G ist vorzugsweise derselbe wie der Bereich A und stellt das horizontale
Synchronisationssignal dar. Wie ober, bereits ausgeführt
wurde, wird die vertikale Synchronisation dadurch ausgeführt, daß eine spezielle Folge von horizontaler Synchronisationsimpulsen
erzeugt wird, und zwar während der normalen Fernsehaustastperiode, welche nach etwa
246 horizontalen Synchronisationsimpulsen erfolgt, was
nach etwa 20 Seiten erfolgt, die übertragen wurden. Deshalb werden vor jeder vertikalen Synchronisation
etwa 20 Seiten übertragen. Das Synchronisationssignal sieht wie ein herkömmliches zusammengesetztes Synchronisationssignal
aus, wobei das vertikale Synchronisationsintervall etwa 9 normale horizontale Synchronisationsimpulszeiten
umfaßt, wie es in der F i g. 2 dargestellt ist, weiche eine Darstellung von herkömmlichen
zusammengesetzten Synchronisationssignalen und vertikalen Treibersignalen gibt
Nachfolgend wird anhand der F i g. 3 und 4 der Synchronisations- und Zeittaktsteuerungstei! des Empfängers
allgemein beschrieben. Der Synchronisations- und Zeittaktsteuerteil weist einen konventionellen Synchro-
nisationsscparator 400 auf, dem das zusammengesetzte Videoeingangssignal über den Weg 402 zugeführt wird.
Wie oben bereits ausgeführt wurde, enthält das zusammengesetzte Videoeingangssignal vorzugsweise Daten
und eine horizontale Synchronisationsiinformation ebenso wie eine vertikale Synchronisationsanformation
zu der entsprechenden vorgegebenen Zeit. Der konventionelle ^./nchronisationsseparator 400 trennt das zusammengesetzte
Videoeingangssignal in ein vertikales Synchronisationssignal über den Weg 404, ein horizontales
Synchronisationssignal über den Weg 406 und ein Datensignal über den Weg 408 auf, wobei das Datensignal
über den Weg 408 vorzugsweise die Bereiche B bis Γ für eine vorgegebene Pseudo-Abtastinformationszei-Ie
aufweist. Der Datenteil der Pseudo-Video-Abtastzei-Ie 12 wird parallel als ein Eingangssignal einem herkömmlichen
NAND-Gatter 410 mit zwei Eingängen zugeführt. Der andere Eingang des NAND-Gatters 410
empfängt voryiigswrke die Ausgangssignalimpulse für
die Zeichen 39 und 40 einer Zähler- und Dekodierschaltung 412, die nachfolgend anhand der F i g. .8 im einzelnen
erläutert wird. An dieser Stelle mag es genügen festzustellen, daß ein Ausgangssignal an dem NAND-Gatter
410 von der Zähler- und Dekodierschaltung 412 während des Zeitintervall vorhanden ist, welches den
Zeichen 39 und 40 entspricht, wie es nachfolgend im einzelnen beschrieben wird. Der Ausgang des NAND-Gatters
410 ist mit einer herkömmlichen phasenstarren Schleife 414 augestattet, die anhand der Fig.4 und 8
näher erläutert wird. An dieser Stelle mag der Hinweis genüge1 . daß die phasenstarre Schleife 414 vorzugsweise
ein korrigierbarer und spannungsgesieuerter Oszillator ist, der ohne zusätzliches Eingangssignal arbeitet,
wie er in der Fig.4 dargestellt ist, und zwar mit der
Datenbit-Rate, die vorzugsweise beispielsweise etwa 5,11 MHz beträgt und vorzugsweise durch einen Kristall
gesteuert ist. Wie in der F i g. 4 dargestellt ist, weist die phasenstarre Schleife 414 einen herkömmlichen
Phasendetektor 416, ein herkömmliches Filter 418, welches mit dem Ausgang des Phasendetektors 416 verbunden
ist, und einen herkömmlichen spannungsgesteuerten Oszillator 420 auf, der ein durch einen Kristall 422
gesteuerter Oszillator ist, der an den Ausgamg des Filters 418 angeschlossen ist. Zusätzlich ist ein Rückführweg
zwischen dem Ausgang des spannungsgesteuerten Oszillators 420 und dem Phasendetektor 4116 über ein
Flip-Flop 424 vorgesehen, welches durch zwei teilt. Somit wird eine Bezugsfrequenz, welche gleich der halben
Datenbit-Rate ist, an den Phasendetektor 4116 geliefert,
und das Ausgangssignal des spannungsgesteuerten Oszillators 420 ist die Hauptsteuertaktfrequenz, welche als
Steuertaktfrequenz A bezeichnet wird, welche der Datenbit-Rate entspricht Die Bezugsfrequenz kann beispielsweise
etwa 2,55 MHz betragen, und die Steuertaktfrequenz A ist etwa 5,11 MHz. Somit wird die Steuertaktausgangsfrequenz
A über den Weg 426 von der phasenstarren Schleife 414 zugeführt
Gemäß F i g. 3 wird das Steuertaktausgangssignal A,
welches über den Weg 426 geführt wird, einem selek tierbaren Frequenzteiler 428 (Fig.6) zugeführt, welcher durch acht oder durch eins teilt, dessen Ausgangssignal entweder das Taktsteuersignal A oder das Taktsteuersignal B ist, wobei das Signal B dem durch acht
geteilten Signal A entspricht Somit beträgt beispielsweise die Frequenz des TaktsteuersignaJs B etwa
0,64 MHz und wird über den Weg 430 (Fig.6) zugeführt Dieses Taktsteuersignal B, welches über den Weg
430 zugeführt wird, und zwar von dem selektierbaren Frequenzteiler 428, wird als ein Eingangssignal der Zähler-
und Dekodierschaltung 412 zugeführt, welche die Zeichenstellungen dekodiert und die Riis innerhalb eines
Zeichens, in dem Steuertaktinipuls gezählt werden,
beginnend mit dem Ende des horizontalen Synchronisationsimpulses, wie es nachfolgend im einzelnen erläutert
wird, wobei sieben Zählungen pro Zeichen durchgeführt werden. Das horizontale Synchronisationseinganjissignal
wird auch der Zählerdekodierschaltung 412 zugeführt, um die darin enthaltenen Zählungen zu beginnen
und/oder zurückzustellen. Das Ausgangssignal der Zähler- und Dekodierschaltung 412 ist die Steuerinformation,
welche den Zeichenstellen 1 bis 41 und den Bits 1 bis 7 beispielsweise entspricht. Wie oben bereits ausgeführt
wurde, wird die Zeichenstellen-Steuerinformation für die Zeichenstellen 39 und 40 als ein Eingangssignal
dem NAND-Gatter 410 mit zwei Eingängen zugeführt. Es sei darauf hingewiesen, daß die Zeichenstellen 39 und
40 die vierzehn Bits sind, welche den Bereich F der Pseudo-Video-Abtastzeile 12 umfassen.
Demgemäß liefert das NAND-Gatter 410 nur ein Ausgangssignal an die phasenstarre Schleife 414, wenn
der Datenteil der Pseudo-Video-Abtastzeile 12 im Bereich Fliegt, so daß nur die in dem Bereich /-"enthaltene
Information der phasenstarren Schleife 414 zugeführt wird. Wie oben bereits ausgeführt wurde, entspricht der
Bereich Fder Bezugsfrequenz, welche gleich der halben Datenbit-Rate oder der halben Hauptzeitsteuerfrequenz
ist, die dem Phasendetektor 416 zugeführt wird, der zusammen mit dem Rückführsignal von dem spannungsgesteuerten
Oszillator 420 arbeitet, welcher durch das Flip-Flop 424 derart modifiziert ist, daß eine Rückführfrequenz
geliefert wird, welche gleich der Bezugsfrequenz ist, die den spannungsteuerten Oszillator 420
korrigiert, wenn eine Differenz auftritt, und zwar unabhängig davon, ob diese Differenz in der Frequenz oder
in der Phase liegt. Weiterhin arbeitet die Schaltung 418 derart, daß die phasenstarre Schleife 4i4 stabilisiert
wird, wobei das Ausgangssignal der phasenstarren Schleife 414 ein kontinuierliches Taktsignal ist, welches
der doppelten Bezugsfrequenz entspricht und eine identische Phase hat. Vorzugsweise entspricht die Datenbit-Rate
dem Doppelten der maximalen Frequenz der Übertragung, wobei die höchstmögliche Übertragungsfrequenz
zwei Bits pro Zyklus für ein digitales Signal ist. Der Dateninformationsteil der Pseudo-Video-Abtastzeile
12 wird außerdem parallel einer Fehlerprüfschaltung 432 zugeführt, welche eine Steuer- oder Zeitsteuerinformation
von der Zähler- und Dekodierschaltung 412 über den Weg 434 empfängt, und zwar entsprechend
der Zeichenstelle 38, wobei weiterhin auch Daten über Jen Weg 408 von dem Synchronisationsseparator
400 empfangen werden. Wie oben bereits ausgeführt wurde, entspricht die Zeichenstelle 38 dem Fehlerprüfinformationsteil
der Pseudo-Video-Abtastzeile 12. Die Fehlerprüfschaltung 432 wird nachfolgend anhand der
F i g. 8 im einzelnen näher erläutert, und zwar im Hinblick auf die Anordnung zur Durchführung einer Feh
lerprüfung. In bezug auf die in der F i g. 8 dargestellte Anordnung zählt die Fehlerprüfschaltung 432 die Anzahl von »Einer«-Bits in den Zeichen 1 bis 7, welche die
Bereiche B, C und D umfassen, und vergleicht diese Summe mit der Binärzahl, welche an der Zeichenstelle
38 ist, was dem Bereich E entspricht, und erfordert, daß
bei diesem Vergleich bei jedem Bit keine Koinzidenz vorhanden ist weil die Zeichensteile 38 oder der Bereich
£das Komplement dieser Summe enthalten. Die Fehler prüfschaltung 432 liefert ein Ausgangssignal, beispiels-
weise »1«, welches anzeigt, das die Fehlerprüfung in Ordnung ist, wenn die Fehlerprüfbedingung vorhanden
ist, wobei dieses Signal als »positives Fehlerprüfsignal« bezeichnet wird, welches über den Weg 436 geführt ist.
Dieses positive Fehlerprüfsignal auf dem Weg 436 bleibt, bis die nächste Fehlerprüfung der nächstfolgenden
Pseudo-Video-Abtastzeile erfolgt, welche um eine herkömmliche Fernsehvideo-Abiastzeilen-Übertragungseinheit
nflch der Pseudo-Video-Abtastzeile erfolgt. Das Komplement dieser Summe wird als Fehlerprüfsumme
ausgewählt, um auf leere Zeilen zu prüfen, welche solche Zeilen sind, die nur in den Bereichen F
und G Informationen enthalten, die in einem solchen Falle in der Summe 0 ergibt. Wenn das Komplement
nicht für eine Fehlerprüfsumme im Bereich £ verwendet würde, würde ein solches Signal durch die Fehlerprüfung
hindurchgehen, weil die Summe gleich 0 wäre und die Zeichenstelle 38 eine 0 enthalten würde, so daß eine
Übereinstimmung festgestellt würde. Somit würden uuicii Vci Wendung des Komplements Leerzeiieiisignaie
zurückgewiesen.
Das Ausgangssignal der Zähler- und Dekodierschaltung
412 weist auch ein Zeichentaktsteuersignal für den Hauptspeicher-Schreibmodus auf, wie es nachfolgend
im einzelnen anhand der F i g. 8 erläutert wird, welches einem Zwci-Bit-Multiplexer 440 zugeführt wird, der als
Eingangssignale auch ein Zeichentaktsteuersignal im Hauptspeicher-Bereitschaftsmodus von einem Spaltenzähler
442 (F i g. 7) empfängt, der nachfolgend im einzelnen erläutert wird, und zwar über den Weg 444, und
weiterhin ein Selektiereingangssignal über den Weg 446, welches eine Auswahl zwischen dem Zeichentaktsteuereingangssignal
im Schreibmodus und dem Zeichentaktsteuereingangssignal im Lesemodus trifft, und
zwar in Reaktion auf das Erscheinen eines Speicheriesesignals bzw. Speicherschreibsignals von der Speicherschreiblogik
450 (Fig.6), die nachfolgend im einzelnen erläutert wird, und zwar über den Weg 446. Vorzugsweise
ist das in Reaktion auf einen Speicherschreibbefehl, welcher von der Speicherschreiblogik 450 über den
Weg 446 zugeführt wird, durch den Multiplexer 440 ausgewählte Zeichentaktsteuereingangssignal dasjenige
Signal, welches von a^r Zähler- und Dekodierschaltung
412 geliefert wird, während in Reaktion auf einen Speicherlesebefehl, welcher von der Speicherschreiblogik
450 zugeführt wird, das Zeichentaktsteuereingangssignal, welches durch den Multiplexer 440 ausgewählt
wird, das Zeichentaktsteuersignal ist, welches von dem Spaltenzähler 442 geliefert wird. Das Zeichentaktsteuereingangssignal.
welches selektiv von dem Multiplexer 440 geliefert wird, wird dazu verwendet, einen Zeichenzähler
454 zeitlich zu steuern, der nachfolgend anhand der Fig. 12 im einzelnen näher erläutert wird, und welcher
auch das horizontale Synchronisationseingangssignal empfängt, um den Zähler 454 zu starten und/oder
zurückzustellen. Das Ausgangssignal des Zeichenzählers 454 ist die Zeichenadresse. Der Datenteil der Pseudo-Video-Abtastzeile
12, welcher über den Weg 408 zugeführt wird, wird ebenfalls parallel einem Serienspeicher
456 zugeführt, der als ein Zeilenpufferspeicher ausgebildet
ist, welcher das Signal um eine herkömmliche Fernseh-Video-Abtastzeilen-Übertragungszeit verzögert
(vorzugsweise für die Zeichenstellen 4 bis 37, die als Beispiel dienen können), bevor die Daten einem Hauptspeicherteil
458 zugeführt werden, der nachfolgend im einzelnen beschrieben wird. Diese verzögerten Daten
werden auch parallel über den Weg 460 einew Erlaubnisspeicher
462 (F i g. 6) zugeführt, der nachfolgend im einzelnen erläutert wird. Diese eine herkömmliche
Fernseh-Video-Abtastzeilen-Übertragungszeitverzögerung ermöglicht die Prüfung, die nachfolgend im einzelnen
erläutert wird, der Pseudo-Video-Abtastzcile 12,
und zwar zu dem Zweck, um zu entscheiden, ob diese Information in einen Hauptspeicher 464 des Hauptspeicherteils
458 eingeschrieben werden soll, bevor das eigentliche Einschreiben der Daten in diesen Hauptspeicher
464 erfolgt. Die eigentliche Erzeugung des Lese/ Schreib-Befehls für den Hauptspeicher 464 wird nachfolgend
anhand der F i g. 5 und 6 näher erläutert.
In bezug auf den Hauptspeicherteil 458 gemäß F i g. 3 ist festzustellen, daß der Serienspeicher 456 vorzugsweise
eine Kapazität von 256 Bit aufweist und diese Bits seriell in der Weise aufnimmt, daß ein Zeichen oder
sieben Bits gleichzeitig in ein konventionelles Schieberegister 466 eingegeben werden, welches als Serien-Pa:
allel-Umsetzer für ein Wor! arbeitet und ein herkömmliches
Sieben-Bit-Schieberegister darstellt, welches paraiiei sieben Bits in eine Zeichenverriegeiung 46» abgibt,
die anhand der Fig. 12 näher erläutert wird, oder in eine
Reihenverriegelung 470, die nachfolgend anhand der Fig. 12 näher beschrieben wird, was von der speziellen
Zeichenstelle abhängt. Wie oben bereits erwähnt wurde, werden vorzugsweise die Zeichen 4 bis 37, welche vorzugsweise
die Bereiche B. C und D der Pseudo-Video-Abtastzeile
12 darstellen, in den Serienspeicher 456 geladen. Vorzugsweise werden die Zeichenverriegelung
468 und die Reihenverriegelung 470 dadurch aktiviert, daß die Signale aktiviert werden, welche von der Zähler-
und Dekodierschaltung 412 zu den entsprechenden Zeiten abgegeben werden. Vorzugsweise empfängt die
Reihenverriegelung 470 eine Zeicheninformation von der Stelle 4, welche die Reiheninformation enthält, und
die Zeichenverriegelung 468 empfängt Zeichen von den Stellen 6 bis 37, welche den Bereich D umfassen, der die
Zeicheninformation oder die darstellbare DateninformatiQn
ict_ Oemäß den ob!°en .Ausführungen wird das
spezielle Zeichen an der Zeichenstelle 5 gespeichert und
AO nicht in die Zeichenverriegelung 468 ausgegeben. Zusätzlich
empfängt das Schieberegister 456 das Takteingangssteuersignal B als ein Taktsignal dafü.. Der Ausgang
der Zeichenverriegeiung 468 liefert ein darstellbares Dateneingangssignal parallel an den Speicher 464,
und zwar ein Zeichen zu einer bestimmten Zeit oder sieben Bits parallel. Im Speicherschieibmodus liefert die
Reihenverriegelung 470 die Reihenadresse parallel an den Speicher 464, und zwar für eine vorgegebene Pseudo-Video-Abtastzeile
12, wobei die Reihenadresse einmal pro Pseudo-Video-Abtastzeile 12 gesetzt wird. Im
Speicherschreibmodus wird das Ausgangssignal von der Reihenverriegelung 470 einem herkömmlichen Multiplexer
474 zugeführt, welcher den Adresseneingang des Speichers 464 auf den Ausgang der Reihenverriegelung
470 schaltet Im Speicherlesemodus schaltet der Multiplexer 472 den Reihenadresseneingang des Speichers
464 auf den Ausgang des Reihenzählers 474 (F i g. 7), der
nachfolgend im einzelnen erläutert wird. Vorzugsweise werden fünf Bits der Reihenadresse verwendet, was dazu
ausreichend ist, eine Adresseninformation für 32 darstellbare Videoreihen zu liefern. Wie oben bereits erwähnt
wurde, identifiziert der Adresseneingang des Hauptspeichers 464 die Zeichenadresse oder die Zeichenstelle,
welche vom Ausgang des Zeidienzählers 454 geliefert wird, der vorzugsweise ein Fünf-Bit-Zähler ist
der dazu in der Lage ist 32 Zeüenadressen zu !iefern,
welche das Zeichentaktsteuereingangssignal (ein Taklimpuls pro Zeichen) und das horizontale Synchronisa-
ZO OU D 1.5
tionssig.-:al dazu verwenden, die Zeichenadresse zu liefern. Demgemäß ist der Speicher 464 beispielsweise ein
Zeichenbereich mit 32 Zeichen in einer Reihe oder eine "cite, von welcher 16 oder 32 Reihen verwendet werden
Können. Der Speicher 464 empfängt einen Lesebefehl oder einen Steuerbefehl über den Weg 446 von einer
Speicherschreiblogik 450 (Fig. 6), wie es nachfolgend im einzelnen erläutert wird. Es sei darauf hingewiesen,
daß vorzugsweise vier Bits dazu verwendet werden, 16 Reihen zu bezeichnen, und daß ein Bit dazu verwendet
wird, eine Links-Steuerbedingung und eine Rechts-Steuerbedingung zuzuordnen, wenn 64 Zeichen anstatt
32 Zeichen dargestellt werden sollen, unter der Annahme, daß eine Seite normalerweise derart festgelegt ist,
daß sie 32 Zeichen breit und 16 Reihen hoch ist, so daß
64 Zeichen zwei Seiten darstellen. Es sei auch darauf hingewiesen, daß die Reihenverriegelung 470 auch einen
Erlaubnisbit-Ausgang über den Weg 480 liefert, und zwar an eine Erlaubnisschreiblogik 482 (Fig. 6), die
nachfolgend im einzelnen erläutert wird.
Wie oben bereits erwähnt wurde, werden die Gruppe und/oder Seite, die im Echtzeitbetrieb dargestellt oder
herausgegriffen bzw. selektiert werden soll, mittels einer herkömmlichen Tastatur 484 ausgewählt, wie nachfolgend
im einzelnen erläutert wird. An dieser Stelle mag der Hinweis genügen, daß die Tastatur 484 eine mit
zehn Ziffern ist, die ein serielles digitales Ausgangssignal liefert. Wenn beispielsweise die Dezimalzahl 326
die auf den Tasten der Tastatur 484 gedrückte Zahl ist, dann gibt die Tastatur einen Imp^lszug mit 326 Impulsei/
aus. Die Ausgangssignale von de; Tastatur 484 sind das Steuersignal »Gruppenruf«, welches über den Weg
486 geführt ist. die »Anzahl«, welche ausgewählt ist und über den Weg 488 geführt ist, die Steuerbedingung
»aufwärts« oder mehr, welche über den Weg 490 geführt wird und eine Erhöhung der ausgewählten Zahl
um eins bedeutet, die Steuerbedingung »abwärts« oder ZÜTÜCK, "wciCiic UutF ucü ττ 6g 4S2 gciäuft WiPu üpiu uic
Vorminderung der ausgewählten Zahl um eins angibt, und schließlich die Steuerbedingung »Seitenruf«, welche
über den Weg 494 geführt wird, wobei die Steuerbedingungen aufwärts und abwärts die Gruppenselektion
oder die Seitenselektion erhöhen oder vermindern, was von der Bedingung Gruppe oder Seite abhängt, die als
letzte ausgewählt war. Dieses Ausgangssignal von der Tastatur 484 über die Wege 486 bis 494 einschließlich
wird einem Tastaturzähler 500 (F i g. 5) zugeführt, der nachfolgend im einzelnen beschrieben wird, wobei diese
Information derart interpretiert wird, daß die Auswahl eines entsprechenden Rahmens gesteuert wird, der im
Echtzeitbetrieb selektiert bzw. herausgegriffen werden soll.
Nachfolgend wird anhand der F i g. 5 und 6 die Erzeugung
des Speicherlese-Aschreib-Befehls beschrieben, der über den Weg 446 geführt wird, und des Speicherschreibtaktsteuersignals,
welches über den Weg 995 von der Speicherschreiblogik 450 zugeführt wird. Wie oben
bereits ausgeführt wurde, wird das Ausgangssignal der Tastatur 484 dem Tastaturzähler 500 zugeführt, wie es
nachfolgend im einzelnen erläutert wird, welcher den Impulszug zählt der der ausgewählten Anzahl entspricht
und ein paralleles Binärausgangssignal liefert, beispielsweise zehn Bit und zwar sowohl für die ausgewählte
Gruppe über die parallelen Wege 502 als auch für die ausgewählte Seite über die parallelen Wege 504,
und es wird der entsprechende Zähler in Reaktion auf den Empfang des Aufwärts- oder des Abwärts-Steuersignals
von der Tastatur 484 entsprechend erhöht oder vermindert. Der ausgewählte Seitenausgang 504 vom
Tastaturzähler 500 wird parallel einem herkömmlichen Multiplexer 506 zugeführt, welcher sequentiell jeden
parallelen Ausgang 504 mit einer einzelnen Ausgangsleitung 508 verbindet, um eine serielle ausgewählte Seitenadresse
auf den Weg 508 zu liefern. Der f/viluplexer
506 wird derart adressiert, daß er dur.h einen Seitenadreß-Zähler
510 geschaltet wird, der nachfolgend anhand der Fig. 10 im einzelnen erläutert wird und der
ίο seinerseits durch das Seitenadreß-Taktsteuersignal betätigt
wird, welches über den Weg 512 von der Zählerund Dekodierschaltung 412 geliefert wird (F i g. 3), wobei
dieses Seitenadreß-Taktsteuersignal zehn Bits oder Impulse aufweist, welche den zehn Seitenadreßbits entsprechen.
DasAusgangssignal des Seitenadreß-Zählers 510 ist vorzugsweise eine Binärzahl, welche die Bitzahl
innerhalb der Seitenadreßfolge angibt und den Schaltvorgang des Multiplexers 506 steuert. Der Multiplexer
506 und der Seitenadreß-Zähler 510 sind äquivalent zu einem HaraÜei-Serien-Wandierregister mit zehn Bit.
Wie es nachfolgend näher erläutert wird, gestatten der Seitenadreß-Zähler 510 und der Multiplexer 506, daß
die Seitenadresse geprüft wird. Um dies durchzuführen, wird das serielle Seitenadreß-Ausgangssignal auf dem
Weg 508 einem Eingang eines EXKLUSIV/ODER-Gatters 514 zugeführt, dessen anderes Eingangssignal das
Seitenadreßbit ist, welches auf der Datenleitung 408 vorhanden ist, wobei die seriellen Seitenadreßbits auf
dem Weg 508 in Koinzidenz mit den Seitenadreßbits auf der Datenleitung 408 geliefert werden. Wenn die Pseudo-Video-Abtastzeilen-Seitenadresse
auf der Datenleitung 408 dieselbe ist wie die serielle Seitenadresse auf dem Weg 508, so liegt der Ausgang des EXKLUSIV/
ODER-Gatters 514 tief, was bei der gewählten Logik beispielsweise eine »0« darstellt. Wenn diese Eingänge
unterschiedlich sind, mit anderen Worten, wenn keine Koinzidenz vorhanden ist, so liegt der Ausgang des EX-1/1 I 1ΡΠΜΛΓ\ΠΠ
I\LUJ1 τ/vi/Ll\-
ι Iwv. 11 ^ ty ao \j ν. ι vjvi 5»- r» m
ten Logik eine »1« bedeutet), und zwar für wenigstens
eine Zeittaktperiode der Sv.itenadreßfolge. Das Ausgangssignal des EXKLUSIV/ODER-Gatters 514 wird
einem Flip-Flop 516 zugeführt, welches dann, wenn der Ausgang von 514 hoch liegt, durch das Seitentaktsteuersignal
getaktet wird, welches über den Weg 512 /ugeführt wird. Das Flip-Flop 516 ist ein Verriegelungs-Flip-Flop.
Wem zu irgendeiner beliebigen Zeit während der Seitenadrei*folge der Ausgang von 514 hoch geht, so
geht der Ausgang des Flip-Flops 516 vorzugsweise tief und liefert kein Ausgangssignal und bleibt solange tief,
bis er durch die Horizontal-Synchronisation am Ende der Pseudo-Video-Abtastzeile 12 rückgestellt wird. Der
normale Zustand des Ausgangs des Flip-Flops 516, welcher über den Weg 518 bestimmt wird, ist ein hochgelegter
Zustand oder eine »Eins«, wodurch angezeigt ist, daß die Seitenadresse richtig ist oder prüft, wobei dieses
Signal als »Seitenadreß-Betätigungssignal« bezeichnet wird, welches einem weiteren Flip-Flop 520 (F i g. 6) zugeführt
wird, welches diese Information der Speicherschreiblogik 450 zuführt
Nachfolgend wird eine Anwender-Adressenprüfung beschrieben, welche dazu dient zu gewährleisten, daß
der richtige Anwender die Pseudo-Video-Abtastzeile empfängt Das Ausgangssignal des Seitenadreß-Zählers
510 wird ebenfalls parallel dem Multiplexer 522 zugeführt, dessen anderer Eingang eine fest verdrahtete Anwender-Adresse
bzw. Benutzer-Adresse 524 ist Die Benutzer-Adresse nimmt vorzugsweise denselben Raum in
der Pseudo-Video-Abtastzeile ein wie die Seitenadres-
se, und demgemäß muß der Empfänger dazu in der Lage sein, zwischen diesen beiden Angaben zu unterscheiden.
Der Seitenadreß-Zähler 510 schaltet über seinen Ausgang sequentiell den Multiplexer 522 in der Weise, daß
eine aus seriellen 3its aufgebaute Benutzer-Adresse auf dem Weg 526 dem EXKLUSIV/ODER-Gatter 528 zugeführt
wird, dessen anderer Eingang der Datenweg 408 ist. Die serielle Benutzer-Adresse, welche über den Weg
526 zugeführt wird, ist in Koinzidenz mit den Benutzer-Adressen-Bits, welche über den Weg 408 dem Gatter
528 zugeführt werden. Wenn die Pseudo-Video-Abtastzeilen-Benutzeradresse,
welche über den Weg 408 zugeführt wird, dieselbe ist wie diejenige Benutzer-Adresse,
weiche über den Weg 526 zugeführt wird bzw. mit dieser koinzident ist, so wird der Ausgang des Gatters 528
für die beispielsweise gewählte Logik tief gelegt Wenn zwischen diesen zwei Eingangssignalen zum Gatter 528
keine Koinzidenz vorhanden ist, liegt der Ausgang des Gatters 528 für wenigstens eine Taktperiode der Benutzer-Adressenfolge
hoch. Das Ausgangssignal des Gatters 528 wird vorzugsweise einem Verriegelungs-Fiip-Flop
530 zugeführt, welches vorzugsweise durch ein Seiten-Adreß-Taktsteuersignal getaktet wird, welches
über den Weg 512 zugeführt wird. Wenn zu irgendeiner Zeit während der Benutzer-Adreßfolge, die mit der Seiten-Adreßfolge
identisch ist, der Ausgang des Gatters 528 hoch gelegt wird, so wird der Ausgang des Flip-F'ops
530 tief gelegt (ein Zustand, welcher keinem Ausgangssignal entspricht) und bleibt tief, bis er durch die
Horizontal-Synchronisation rückgestellt wird, welche über den Weg 406 zugeführt wird, und zwar am Ende
der Pseudo-Video-Abtastzeile. Der normale Zustand des Ausgangs des Flip-Flops 530 entspricht vorzugsweise
einem hohen Pegel auf dem Weg 532, wodurch angezeigt ist, daß die Benutzer-Adresse prüft oder in Ordnung
ist, was durch die Bezeichnung »Benutzer-Adreß-Bestätigungssignai«
angegeben ist, welches als ein Eingangssignal der Schreiberiaubnislogik (Fig.6) zugeführt
wird. Das Benutzer-Bestätigungssignal wird ebenfalls durch ein Flip-Flop 960 an die Speicherschreiblogik
450 geliefert, und zwar über den Weg 961, der eine Verzögerung um eine Abtastzeile einführt.
Nachfolgend wird unter nochmaliger Bezugnahme auf die Fig. 5 auf die direkte Adressierung eingegangen.
Wie oben bereits ausgeführt wurde, ist das erste Bit der Adresse im Bereich ßder Pseudo-Video-Abtastzeile
12 das Direkt-Adreß-Bit. Das Torsignal für das Bit Eins wird als ein Ausgangssignal von einer Dekodiereinrichtung
940, 942 (Fi g. 10) über den Weg 534 geliefert und wird als Torausgang für das Bit 1 bezeichnet. Dieses
Ausgangssignal wird von einem Flip-Flop 536 geliefert, welches ermittelt, ob dieses Signal eine »Eins« oder eine
»Null« ist. Das Flip-Flop 536 liefert ein Ausgangssignal »Direkt-Adreß-Bestätigung« auf dem Weg 538, wenn
das erste Bit eine »Eins« ist. Das Datcnleitungs-Eingangssignal von dem Synchronisationsseparator 400,
welches über den Weg 408 geführt ist, wird dem Flip-Flop 536 zugeführt, welches durch den Torausgang für
das Bit Eins auf dem Weg 534 von der Dekodiereinrichtung 412 getaktet wird. Das Ausgangssignal des Flip-Flops
536, welches über den Weg 538 geführt ist, welches auch als Direkt-Adreß-Bestätigungssignal bezeichnet
wird, wenn eine direkte Adressierung vorhanden ist, wird einem weiteren Flip-Flop 540 (Fig. 6) zugeführt,
dessen Ausgangssignal als ein Eingangssignal der Speicherschreiblogik 450 zugeführt wird, die nachfolgend im
einzelnen erläutert wird.
Anhand der Fig. 6 werden nachfolgend die Erzeugung
des Lese/Schreib-Hauptspeicher-Befehls über den Weg 446, das Hauptspeicher-Schreib-Steuersignai über
den Weg 995 und die Erzeugung des Speicher-Lese/ Schreib-Erlaubnisbefehls von der Schreiberiaubnislogik
482 im einzelnen erläutert Wie oben bereits ausgeführt wurde, wird das Erlaubnisbit der Reihenadressenstelle
über den Weg 480 von der Reihenverriegelung 470 der Schreiberiaubnislogik 482 zugeführt, ebenso das Benutzer-Bestätigungssignal
auf dem Weg 532 vom Flip-Flop
530. Die Schreiberiaubnislogik 482 speichert das Benutzer-Adressen-Bestätigungssignal
und verzögert um eine herkömmliche Fernsehvideo-Abtastzeüen-Übertragungszeit,
wie es in der F i g. 6a dargestellt ist Wenn das verzögerte Benutzer-Adressen-Bestätigungssignal zu
der gleichen Zeit vorhanden ist wie das Erlaubnis-Bit-Signal auf dem Weg 408, liefert die Schreiberiaubnislogik
482 ein Schreiberlaubnis-Befehlssignal über den Weg 550 an den Erlaubnisspeicher 462 und parallel dazu
an einen Multiplexer 552 als Selektiersignal. Der Er-Iaubnisspeicher
462 empfängt vorzugsweise ein Dateneingangssignal über den Weg 460 vom Ausgang des
seriellen Speichers 456 (F i g. 3). Im Schreibmodus für den Erlaubnisspeicher 462 über den Weg 550 wählt der
Multiplexer 552 den Adresseneingang für den Erlaubnisspeicher 462 aus dem parallelen Ausgangssignai eines
Bitzählers 554, der einen Eingang des Multiplexers 552 beaufschlagt, während der andere selektierbare Eingang
des Multiplexers 552 dem selektierten Bit aus der parallelen Gruppe des Ausgangs 502 der Tastatur 500
entspricht. Das Eingangssignal für den Bitzähler 554 ist das Zeittaktsteuersignal B, welches als Ausgangssignal
von dem Frequenzteiler 428 geliefert wird, welcher
durch 8 oder durch 1 teilt, was davon abhängt, welcher Modus durch den Zustand der Leitung 550 ausgewählt
wird. Im Schreiberlaubnismodus ist der Frequenzteiler 428 ais ein Zähler eingestellt, weicher durch S teiit, so
daß das Ausgangssignal in diesem Modus das Zeittaktsteuersignal B ist, welches das Zeittaktsteuersignal A
enthält, und zwar durch 8 geteilt, oder im vorliegenden Beispiel etwa 0,64 MHz. Dieses durch 8 geteilte Zeittaktsteuersignal
A, das Ausgangssignal des Frequenzteilers 428, wird in diesem Schreiberlaubnismodus auch als
das Takteingangssignal für den seriellen Speicher 456 verwendet. Dies führt zu dem Ergebnis, daß die Adresse
des Erlaubnisspeichers 462 koinzident mit dem Verschieben der Eingangsdaten geändert wird, wobei diese
beiden Vorgänge mit der verminderten Rate des Zeittaktsteuersignals B erfolgen. Es sei darauf hingewiesen,
daß das Erlaubnisbit nur eine Ps;udo-Video-Abtastzeile der Daten als Erlaubniszeilc identifiziert, jedoch nicht
die eigentliche Erlaubnisanzeige darstellt, wobei alle Daten dieser Pseudo-Video-Abtastzeile das Erlaubnisbit
haben einschließlich der Erlaubnisdaten oder -anzeige. Diese Erlaubnisdaten werden von dem Erlaubnisspeicher
462 über den Weg 460 geliefert. Die Erlaubnisdaten, welche über den Weg 460 dem Erlaubnisspeicher
462 zugeführt werden, enthalten eine Information darüber, für welche Gruppe der Benutzer eine Erlaubnis
erhalten soll. Jedes Erlaubnisdatenbit gehört zu einer unterschiedlichen Gruppe, und es wird im Erlaubnisspeicher
462 bitweise adressierbar gespeichert. Wenn man beispielsweise mit dem Beginn der fünften Zeichenstelle
zu zählen beginnt und wenn das 24stc Bit in der Pseudo-Video-Abtastzeile die Erlaubnisinformation
erreicht, nachdem der Beginn der Zahlung eine »1« war, so wäre dieses Bit am Eingang des Erlaubnisspeichcrs
462 zu derjenigen Zeit vorhanden, zu welcher das Adresseneingangssignal für den Erlaubnisspeicher 462
die Binärzahl 24 wäre. Somit würde dann, wenn im Leseerlaubnismodus
die Adresse 24 ist, dieses Bit auf der Leitung 556 als Erlaubnis-Bestätigungs-Signal ausgegeben.
Der obige Vorgang ist somit ein Beispie! für die Erteilung einer Erlaubnis für die Gruppe 24. Vorzugsweise
ist der Erlaubnisspeicher 462 nicht zerstörbar und ist weiterhin derart ausgebildet, daß er mit einer verminderten
Adressenrate arbeitet, wobei diejenige Rate als bevorzugte Rate verwendet wird, welche sich dadurch
ergibt, daß das Zeichentalctsteuersignal A durch 8 geteilt
wird, und es kann ein wirtschaftlicher MQS-Speicher verwendet werden. Da jedoch eine verminderte
Betriebsrate verwendet wird, nämlich diejenige, welche
dem durch 8 geteilten Zeittaktsteuersignal A entspricht, sind 8 Pseudo-Video-Abtastzeilen erforderlich, um diesen
Schreiberlaubnisvorgang abzuwickeln. Dies kann zeitlich jedoch in herkömmlicher Weise dadurch erfolgen,
daß ein Computer in üblicher Weise programmiert wird, daß eine nennenswerte Verzögerung verhindert
wird (aufgrund von Zwischenbefehlen), da ein beliebiger vorgegebener Anschluß oder Empfänger 28 normalerweise
nicht alle aufeinanderfolgenden Pseudo-Video-Abtastzeilen empfängt, weil jede folgende Abtastzeile
vorzugsweise einer verschiedenen Seite zugeordnet ist. Wie oben bereits ausgeführt wurde, ist die Übertragungsfolge
vorzugsweise Seite 1. Zeile 1, Seite 2, Zeile 1 usw, bis bei sämtlichen Seiten die Zeile i übertragen ist,
und dann Seite 1, Zeile 2, Seite 2, Zeile 2 usw, bis bei allen Seiten die Zeile 2 übertragen ist und so fort, bis
jede Zeile jeder Seite übertragen ist Somit sind die Pseudo-Video-Abtastzeilen einer Seite mit den PseudoVideo-Abtastzeilen
einer anderen Seite verschachtelt, daß eine direkte Übertragung von jeweils vollen Seiten
nicht erfolgt. Vielmehr erfolgt die Übertragung in der Weise, daß zu einer bestimmten Zeit eine Reihe pro
Seite übertragen wird.
Nachfolgend wird unter nochmaliger Bezugnahme auf die F i g. 6 der Leseerlaubnismodus beschrieben. Die
Lcscerlaubnisbedingung auf der Leitung 550 ist die entgegengesetzte
Bedingung zu der Schreiberlaubnisbedingung, die auf der Leitung 550 vorhanden ist. Im Leseerlaubnismodus
ist die ausgewählte Informationsgruppe 502. welche von dem Tastaturzähler 500 an den
Multiplexer 552 geliefert wird, das Adresseneingangssi-(jnal.
welches an den Speicher 462 geliefert wird, wobei dieses Eingangssignal 502 vom Multiplexer 552 ausgewählt
wurde, welcher durch das Leseerlaubnissignal geschaltet wurde, welches auf der Leitung 550 vorhanden
war. Wenn dieses Adresseneingangssignal 502 an den Erlaubnisspeicher 462 eine erlaubte Gruppe ist, dann
wird ein Erlaubnis-Bestätigungs-Signal wie beispielsweise eine »1« auf die Leitung 556 gebracht. Wenn beispielsweise
im vorhergehenden Beispiel die Grupe 24 ausgewählt wurde, dann wird ein Erlaubnis-3estätigungs-Signal
auf der Leitung 556 vorhanden sein. Folglich entspricht die Arbeitsweise des Erlaubnisspeichers
462 dem Vorgang des Nachsehens in einer Tabelle.
Das auf dem Weg 518 vorhandene Seiten-AdreßBe-Mätigungssignal
wird dem Flip-Flop 520 zugeführt, um eine Verzögerung einzuführen, welche der Übertragungszeit
für eine herkömmliche Fernseh-Video-Abtastzeile entspricht. In ähnlicher Weise wird das Direkt-Adreß-Bestätigungssignal,
welches auf der Leitung 538 vorhanden wäre, dem Flip-Flop 540 zugeführt, um eine
Verzögerung einzuführen, welche der Übertragungszeit für eine herkömmliche Fernseh-Video-Abtastzeile entspricht.
Gemäß der in den Fig. 6 und 6a dargestellten Ausführunesform werden alle einzelnen Fernseh-Video-Abtastzeilen-Verzögerungsausgangssignale,
welche von der Schreiberlaubnislogik 482 geliefert werden,
welche weiterhin vom Flip-Flop 520 und vom Flip-Flop 540 geliefert werden, zu derjenigen Zeit erzeugt, zu weleher
von der Dekodiereinrichtung 412 das Zeitsteuersignal des Zeichens 41 geliefert wird. Wie weiterhin in
F i g. 6 dargestellt ist, wird das verzögerte Seiten-Adressen-Bestätigungssignal,
das Ausgangssignal des Flip-Flops 520 über den Weg 560 der Speicher-Schreib-Logik
450 zugeführt, das verzögerte Direkt-Adressierungs-ßestätigungs-Ausgangssignal
vom Flip-Flop 540, wenn ein solches Signal vorhanden ist, wird über den Weg 562 der Speicherschreiblogik 450 zugeführt, und
das verzögerte Fehlerprüf-Bestätigungssigna! (eine Abtastzeile) wird über den Weg 436 der Speicherschreiblogik
450 zugeführt Zusätzlich wird das Erlaubnis-Bestätigungssignal über den Weg 556 der Speichersct^viblogik
450 zugeführt. Wie nachfolgend im einzelnen erläutert wird, wird das Hauptspeicher-Schreibbefehlssignal
dem Multiplexer 440 über den Weg 446 zugeführt, wenn das Fehlerprüf-Bestätigungssignal auf dem Weg 436
vorhanden ist und wenn entweder das Direkt-Adressierungs-Bestätigungssignal
auf dem Weg 562 vorhanden ist oder sowohl das Seiten-Adressierungs-Bestätigungssignal
auf dem Weg 560 als auch das Erlaubnis-Bestätigungssignal auf dem Weg 556 vorhanden sind. Wenn
diese Bedingungen erfüllt sind, wird das Speicherschreib-Befehlssignal
über den Weg 446 dem Multiplexer 440 zugeführt
Nachfolgend werden anhand der F i g. 3 die Ausgabe der Daten 564 aus dem Hauptspeicher 464 sowie das
Laden des Hauptspeichers 464 erläutert. Das Hauptspeicher-Schreib-Steuersignal,
welches über den Weg 995 dem Hauptspeicher 464 zugeführt wird, bringt den Speicher 464 vorzugsweise dazu, Daten aus dem seriellen
Pufferspeicher 456 in dem folgenden SchrcibzyklüS
zuzuführen. Wie oben bereits ausgeführt wurde, sind die Eingangsdaten für den Speicher 464 eine Pseudo-Video-Abtastzeile
12 von Daten. Der serielle Speicher 456 liefen
die Daten in der Weise, daß jeweils ein Zeichen oder sieben Bits in zeitlicher Folge dem Schieberegister 466
zugeführt werden. Das Schieberegister 466 seinerseits liefert diese Daten an die Zeichenverriegelung 468 in
der Weise, daß jeweils sieben Bits parallel übertragen werden. Während die nächsten sieben Bits des nächsten
Zeichens in das Schieberegister 456 aus dem seriellen Speicher 456 eingegeben werden, werden die ersten sieben
Bits, welche zuvor in die Zeichenverriegelung 468 gebracht wurden, in den Speicher 464 ge'.jden. Dieser
Zyklus wird vorzugsweise 32mal wiederholt, um alle Zeichen einer Reihe zu laden, nämlich einer Pseudo-Video-Abtastzeile,
und zwar in den Speicher 464. Dann ist der Schreibzyklus abgeschlossen. Der Schreibzyklus beginnt
erneut, wenn ein weiteres Hauptspeicher-Schreib-Steuersignal
vom Speicher 464 empfangen wird und alle anderen obengenannten Bedingungen erfüllt sind.
Im Lesemodus wird ein Hauptspeicher-Lese-Befehlssignal dem Multiplexer 440 über den Weg 446 zugeführt.
Dieses Speicher-Lese-Befehlssignal ist auf dem Weg 446 vorhanden, wenn das Speicher-Schreib-Befehlssignal
nicht vorhanden ist, da es die entgegengesetzte Bedingung für die Leitung 446 darstellt. Die Zeichenadresse
wird von dem Zeichenzähler 454 dem Hauptspeicher 464 in derselben Weise zugeführt, wie es
oben in bezug auf den Schreibmodus erläutert wurde. Der Hauptspeicher 464 liefert das Datenausgangssignal
564 mit parallelen Bits an den Zeichengenerator 570 (F i g. 7), wie es nachfolgend im einzelnen erläutert wird.
und zwar mit einer Reihen- und einer Zeichenadressierung- Dieses Datenausgangssignal 564 mit parallelen
Bits ist vorzugsweise eine Darstellung von alphanumerischen Zeichen mit sieben parallelen Bits, wie es dem
ASCII-Kode von Zeichen des oberen und des unteren Fails entspricht, wobei auch nur Zeichen des oberen
Falls und Spezialsymbole für graphische Darstellungen oder andere Zwecke wie chemische Symbole, Börsensymbole,
Bruchsymbole usw. verwendet sein können.
Nachfolgend wird anhand der F i g. 7 die Darstellung von dekodierten Daten wie Zeichen und Symbolen allgemein
erläutert Es sei darauf hingewiesen, daß die Arbeitsweise der in der F i g. 7 dargestellten Schaltung
diejenige eines herkömmlichen Anschlusses für eine digitnle Fernsehdarstellung ist Zur Beschreibung sei angenommen,
daß eine Reihe der Pseudo-Video-Abtastzeile 12 13 herkömmliche Fernseh-Video-Abtastzeilen
an Daten enthält, obwohl bei Bedarf ein solches System 11 herkömmliche Fernseh-Video-Abtastzeilen oder eine
andere praktisch realisierbare Menge aufweisen könnte. Es sei darauf hingewiesen, daß in derselben Zeit, in weicher
13 horizontale Synchronisationssignale bei dem oben angeführten Beispiel empfangen werden, 13mal 13
herkömmliche Fernseh-Video-Abtastzeilen empfangen werden, da jede Pseudo-Video-Abtastzeile in dem angeführten
Beispiel 13 herkömmlichen Fernseh-Video-Abtastzeilen an Information entspricht, so daß die Übertragungszeit
einer Pseudo-Video-Abtastzeile der Übertragungszeit einer herkömmlichen Fernseh-Video-Abtastzeile
entspricht Da jedoch nur 13 herkömmliche Fernseh- Video-AbtSi-tzeilen in diesem Zeitintervall dargestellt
werden können, empfängt A.er Empfänger 13mal soviel Information wie zu einer gegebenen Zeit dargestellt
werden kann. Das horizontal Synchronisationssignal wird über den Weg 406 einem herkömmlichen Binärzähier
572 zugeführt, welcher durch 13 teilt und welcher 13 horizontale Synchronisationssignale zählt, um
eine Reihe zu bilden. Der Zeilenzähler 572 Hefen ein
Ausgangssignal 574 mit parallelen Bits, welches die Zeilenzahl in einer Reihe darstellt, während gezählt wird,
wobei am Ende der 13ten Zählung ein Impuls über den Weg 576 geliefert wird, welcher als Reihentakt bezeichnet
werden kann, und zwar an den Reihenzähler 474, welcher das Ende einer Reihe anzeigt. Dieser Impuls
über den Weg 576 dient somit als ein Zeittaktsteuersignal für den Reihenzähler 474, wobei der Zähler 572 für
die laufende Folge auf 13 zählt, eine Reihe weiterschaltet und dann erneut beginnt, auf 13 zu zählen. Der Zeilenzähler
572 und der Reihenzähler 474 werden durch das vertikale Synchronisationssignal zurückgestellt,
welches für jede neue Vertikalabtastung über den Weg 404 vom Synchronisationsseparator 400 zugeführt wird.
Wie oben ausgeführt wurde, wird das Ausgangssignal 578 des Reihcnzählers 474 zum Reihenadreß-Signal für
den Hauptspeicher 464 im Lesemodus, und zwar durch den Multiplexer 474, welcher das Reihen-Adreß-Eingangssignal
von der Reihenverriegelung 470 auf den Reihenzähler 474 im Hauptspeicher-Lesemodus derart
schaltet, daß die Entsprechung zwischen den Daten im Speicher 464 und der vertikalen Position auf dem VjdeQ-Sichtschirm
erreicht wird.
Die darstellbaren Zeichen sind durch das Ausgangsdatensignal 564 mit sieben parallelen Bits vom Hauptspeicher
464 festgelegt, und sie bestehen jeweils aus einer Matrix von 7 mal 9 Zeichen, wobei die Matrix
neun Matrixzcilcn hoch ist und sieben Spalten breit ist. Vorzugsweise wird eine zusätzliche freie Spalte in der
darstellbaren Matrix vorgesehen, so daß eine darstellbare Matrix im Format 8 mal 9 vorhanden ist Die darstellbaren
Zeichen werden in herkömmlicher Weise dadurch erzeugt, daß jeweils eine »Eins« oder eine »Null« jedem
der 63 Punkte: in der 7-mal-9-Zeichenmatrix zugeführt wird Der Ausgang des Zeichengenerators 570 ist sieben
Zeilen, weiche den sieben Bits einer Matrixzeile der Zeichenmatrix im Format 7 mal 9 entsprechen. Die Zeilenadresse
574, welche dem Zeichengenerator 570 vom Zeilenzähler 572 zugeführt wird, bestimmt in herkömmlicher
Weise, welche der neun Matrixzeilen in der Zeichenmatrix mit dem Format 7 mal 9 am Ausgang des
Zeichengenerators 570 vorhanden ist Dieses Ausgangssignal wird einem Multiplexer 580 zugeführt welcher
sequentiell den parallelen Eingängen 582 vom Zeichengenerator 570 entlang weiterschaltet plus einem geerdeten
Eingang 584, welcher es der freien Spalte ermöglicht eine 8 Bit breite darstellende Matrix zu erreichen,
wie es oben bereits angesprochen wurde, wobei zur Erreichung einer seriellen Ausgangsinformation von einer
Matrixzeile in der darstellbaren Matrix im Format 8 mal 3 die achte Spalte frei ist, um einen Abstand zwischen
einzelnen Zeichen zu erzeugen. Der Multiplexer 580 ist durch einen Spaltenzähler 442 beaufschlagt welcher
ein herkömmlicher Zähler ist, der durch 8 teilt und durch das Zeittaktsteuersignal B gesteuert wird. Der
Spaltenzähler 442 zählt vorzugsweise ciie Zeittaktsteuerimpulse
B über 8 bits, was der Breite der darstellbaren Matrix entspricht Es sei darauf hingewiesen, daß bei
allen Zeichen in einer Reihe vorzugsweise zuerst dieselbe ZeichenmatrixTsile adressiert wird, bevor die nächste
Zeichenmatrixzeile derselben Reihe adressiert wird. Mit anderen Worten, die Matrixzeile 1 für jedes der 32
Zeichen in einer Reihe wird zunächst adressiert, bevor die Matrixzeile 2 eines beliebigen weiteren Zeichens
adressiert wird usw. Wie oben bereits ausgeführt wurde, liefert der Spaitcnzähler 442 auch das Zeichentaktsigna!
über den Weg 444 an den Zeichenzähler 454 über den Multiplexer 440 im Lesemodus des Speichers 464.
Das serielle Ausgangssignal des ;»iultiplexers 580 ist
ein echtes darstellbares Videozeichen, wobei dieses Zeichen noch kein echtes darstellbares Videosignal ist, bis
der Ausgang vom Multiplexer 580 erfolgt. Das Ausgangssignal des Multiplexers 580. welches über den
Weg 590 geliefert wird, ist das einzige echte Videosignal, welches während der Zeit vorhanden ist, die den 32
Zeichen der Breite und den 16 Reihen der Höhe entspricht, die eine Seite enthalten. Während der Zeit außerhalb
dieses Berpiches oder dieser Hülle ist ein unerwünschter Informationsgehalt für herkömmliche Zwekke
vorhanden. Daher ist es vorzugsweise erwünscht, diesen unerwünschten Informationsgehalt zu eliminieren.
Demgemäß wird das Videoausgangssignal des Multiplexers 580, welches über den Weg 590 geliefert wird,
einem Eingang eines NAND-Gatters 592 mit zwei Eingangen zugeführt. Eine Austastlogikanordnung 594, die
unten im einzelnen erläutert wird, liefert das andere Eingangssignal für das NAND-Gatter 592 über den
Weg 596, um ein Aktivierungs-Tastsignal dem NAND-Gatter 592 zuzuführen, damit das Videoausgangssignal,
welches auf dem Weg 590 vorhanden ist, über den Weg 598 der Video-Anzeigeeinrichtung zugeführt werden
kann, einer herkömmlichen Videoschaltung, und zwar nur während der Zeit, welche den gültigen Zeichen entspricht,
und zwar als Funktion der horizontalen und der
b5 vertikalen Position. Die AusUistlugik 594 wird in Reaktion
auf die vertikale Synchronisation gesteuert, welche über den Weg 404 vom Synchronisalionsscpnrator 400
zugeführt wird, und zwar dem Rcihenzähler 474 über
ein Signa?, welches über den Weg 600 der Austastlogik
594 zugeführt wird, ein Signal, welches von dem Spaltenzähler 442 über den Weg 602 der Austastlogik 594
zugeführt wird. Das Zeichen 3 und das Zeichen 40 geben Signale von der Dekodiereinrichtung 412 aus, welche zu
den Zeiten geliefert werden, zu denen das dritte Zeichen und das vierzigste Zeichen in der Pseudo-Video-Abtastzeile
12 erzeugt werden, und auch das Hauptspeicher-Lese-Schreib-Btfthlssignal
von der Speicher-Sehreib-Logik 450 erzeugt wird, wobei dieses Befehlssignal das
Videosignal während des Schreibmodus des Speichers 464 abschaltet
Nachfolgend wird auf die F i g. 8 bis 11 Bezug genommen,
welche logische Schemata der verschiedenen Teile des Empfängers darstellen, welcher im einzelnen erläutert
wird, sofern es in bezug auf seinen Aufbau und seine Arbeitsweise erforderlich ist
Die Fig.8 zeigt ein logisches Schema einer Schaltung,
die in den F i g. 3 und 4 allgemein in Blockform dargestellt ist.
Nachfolgend wird auf die Zähler- und Deködierschaltung
412 eingegangen, die in der Fig.8 im einzelnen
dargestellt ist wobei auch die Erzeugung der verschiedenen geeigneten Zeichenpositions-Zeitsteuersignale
im einzelnen beschrieben wird. Die Dekodierschaltung 412 weist drei Vier-Bit-Dekadenzähler 652,654 und 656
auf, wobei der Dekadenzähler 652 als ein Zähler ausgebildet ist welcher durch sieben teilt und wobei die Zähler
654 und 656 durch zehn teilen. Weil der Dekadenzähler
652 derart geschaltet ist daß er durch sieben teilt setzt die horizontale Synchronisation den Zähler 652 auf
die Zählung 3, um von 4 bis 10 über insgesamt 7 Zählungen fortzuschreiten. Wenn jedoch wahlweise anstatt des
modifizierten Zählers, welcher durch zehn teilt ein herkömmlicher Zähler verwendet wurde, welcher durch
sieben teilt, dann würde diese Zählung auf C eingestellt. Die herkömmliche Abwandlung des Dekadenzählers
652, welche dazu dient, einen Zähler zu bilden, welcher durch sieben teilt, wird somit durch ein NOR-Gatter 658
geliefert, welcnes an den Lasteingang des Zählers 652 angeschlossen ist. Beim Abschluß der siebten Zählung
erzeugt der Zähler 652 einen Impuls, welcher dazu dient, den Zähler 654 zu aktivieren, der nur einen Impuls des
Zeittaktsteuersignals ß'zählt, wenn er durch den Zähler 652 aktiviert ist. Somit zählt der Zähler 654 nur Zeichen,
wobei ein Aktivierungsimpuls für jeweils sieben Zeichenbit vom Zähler 652 erzeugt wird. Das Ausgangssignal
des Zählers 654 aktiviert den Zähler 656, welcher gemeinsam mit dem Zähler 654 als zweistelliger Zeichenzähler
660 arbeitet, wobei jeder der Zähler 654 und 656 einen vierdrähtigen BCD-Ausgang aufweist. Es sei
darauf hingewiesen, daß der Zähler 654 das Bit mit dem geringsten Stellenwert enthalt und der Zähler 656 das
Bit mit dem höchsten Stellenwert der zwei Ziffern enthält. Diese BCD-Ausgänge sind mit BCD/Dezimal-Dekodierern
662 und 666 verbunden. Es sei darauf hingewiesen, daß die Dekodiereinrichtung 664 für die Zehnerstelle
und die Dekodiereinrichtung 662 für die Einerstelle verwendet wird, so daß beispielsweise dann, wenn das
zweistellige Ausgangssignal das Zeichen 38 ist, was die Zeichenstelle 38 angibt, eine »3« von der Dekodiereinrichtung
664 ausgegeben wird und von der Dekodiereinrichtung 662 eine »8« ausgegeben wird. Demgemäß
liefern die Dekodiereinrichtungen 662 und 664 ein dezimales Ausgangssigna1 der Zeichenstelle, während der
Zähler 652 ein binäres Ausgangssignal der Bitposition innerhalb eines Zeichens liefert.
Wie nachfolgend im einzelnen anhand eines Beispiels beschrieben wird, sollen die kritischen Zeitsteuersignale
derart gewählt werden, daß für die Zeichenpositionen 38, 39, 40, 41 das Bit 7 des Zeichens 40 und für die
Zeichenpositionen 1, 2, 3, 4, 5 und 6 das erste Bit der 7-Bit-Zählung des Zählers 652 und die zwei letzten Bits
dieser 7-Bit-Zählung gewählt werden. Das Zeitsteuersignal für das Zeichen an der Position 38 ist auf dem Weg
670 vorhanden und wird geliefert, wenn die Dekodiereinrichtung 664 eine »3« an das negative NAND-Gatter
672 führt Das Zeitsteuersignal für das Zeichen an der Position 39 ist auf dem Weg 676 vorhanden und wird
geliefert, wenn eine »3« von der Dekodiereinrkhtung 664 über den Weg 674 dem negativen NAND-Gatter
678 zugeführt wird und eine »9« von der Dekodiereinrichtung 662 dem Gatter 678 zugeführt wird. Das Zeitsteuersignal
für das Zeichen an der Position 40 wird auf dem Weg 680 von dem negativen NAND-Gatter 682
geliefert wenn von der Dekodiereinrichtung 664 über den Weg 684 eine »4« geliefert wird und eine »0« von
der Dekodiereinrichtung 662 an das C - -Uer 682 geführt isL Das Zeitsieuersignai für das Zeichen in der Position
41 wird auf dem Weg 686 von dem negativen NAND-Gatter 688 geliefert wenn eine »4« von der Dekodiereinrichtung
664 auf dem Weg 684 an 688 geliefert wird und eine »1« von der Dekodiereinrichtung 662 an das
Gatter 688 geführt ist
Ein NAND-Gatter 690 mit vier Eingängen hat einen Eingang, welcher mit dem Weg 680 von dem Gatter 682
verbunden ist, welches ein AusgangssignnJ während des
Auftretens der Position des Zeichens 40 für die PseudoVideo-Abtastzeile 12 liefert, und die übrigen drei Eingänge
dieses Gatters sind mit den Ausgängen des Bitzählers 652 verbunden. Das NAND-Gatter 690 liefert
ein Ausgangssignal auf dem Weg 692, wenn die Binärzahl 7 auf den drei Ausgangsleitungen des Zählers 652
vorhanden ist und das Zeitsteuersigna! für das Zeichen in der Position 40 auf dem Weg 680 vom Gatter 682
vorhanden ist, welches nur dann der Fall ist, wenr> das siebte Bit des 40sten Zeichens angesprochen wird. Dieses
Ausgangssignal wird durch einen Inverter 694 invertiert and einem Flip-Flop 696 zugeführt, dessen Ausgangssignal
im gesetzten Zustand das Datensignal ist, welches auf dem Weg 698 vorhanden bt. Die zwei Bits
mit dem geringsten Stellenwert des Ausgangssignals des Zählers 652 sind parallel einem weiteren NAND-Gatter
700 zugeführt dessen Ausgang auf dem Weg 702 nur dann tief liegt, wenn das erste Bit der 7-Bit-Zählung
vorhanden ist, wobei dieses Ausgangssignal als ein Eingangssignal dem negativen NOR-Gatter 704 zugeführt
wird, dessen anderer Eingang über einen Inverter 706 mit dem Ausgang für das Bit mit dem höchsten Stellenwert
des Zählers 652 verbunden ist, wobei dieses Eingafgss:7,nal
nur für die letzten zwei Bits der Sieben-Bit-Zählung des Zählers 652 vorhanden ist. Das Ausgangssignal
bzw. der Ausging des Gatters 704 wird als Speicheriadesignal bezeichnet, welches über den Weg 708
geführt ist. Weiterhin ist das Ausgangssignal des Zählers 652 für das Bit mit dem höchsten Stellenwert parallel
über den Weg 710 geführt, um die Information zu liefern, welche als Speicheradressenänderungssignal zu
bezeichnen ist, und zwar auf dem Weg 710, wobei dieses Signal für die letzten zwei Bits der Sieben-3it-Zählung
des Zählers 652 vorhanden ist.
Wie oben bereits ausgeführt wurde, wird das Datengatter-Ausgangssignal,
welches über den Weg 698 vom Flip-Flop 6% zugeführt wird, durch das Zeitsteuersignal
des Zeichens in der vierten Position gesetzt, welches als Ausgangssignal des negativen NAND-Gatters 712 ge-
liefert wird, dessen Eingangssignale die Ziffer 0 von der
Dekodiereinrichtung 664 und die Ziffer »4« von der Dekodiereinrichtung 662 sind. Das Flip-Flop 696 wird
durch das siebte Bit des 40sten Zeichens rückgestellt, welches das über den Weg 692 zugeführte Signal ist, das
beispielsweise invertiert dargestellt ist, und zwar für die im Beispiel gewählte Logik. Dieses Datengatter-Ausgangssignal
wird auf dem Weg 698 geliefert, wenn sich das Flip-Flop 6% im gesetzten Zustand befindet. Zusätzlich
dazu, daß der gesetzte Zustand des Flip-Flops 6% eingestellt wird, wird das Ausgangssignal des negativen
NAND-Gatters 712, welches dem Zeitstcuersignal des Zeichens 4 entspricht, parallel über den Weg 714
dazu verwendet, das Reihengattersignal zu liefern, und es dient weiterhin dazu, als ein Eingangssignal für ein
NOR-Gatter 716 mit zwei Eingängen zu dienen, dessen Ausgangssignal über den Weg 718 das während der
Zeichen 1, 2, 3 und 4 der Pseudo-Video-Abtastzeile 12
gelieferten Videogattersignals ist, wobei die anderen Eingänge des NOR-Gatters 716 von den Zeitsteuersignalen
der Zeichen in den Positionen 1, 2 und 3 gebildet werden, welche von dem negativen NOR-Gatter 720
über ein NAND-Gatter 722 mit zwei Eingangen geliefert werden, dessen anderes Eingangssignal das
»O«-Ausgangssignal der Dekodiereinrichtung 664 ist, wobei die Eingangssignale für das Gatter 720 die Ziffern
1, 2 und 3 der dekodierten Ausgangssignale des Dekodierers 662 sind.
Der Seiten-Adressen-Taktausgang auf dem Weg 512 ist vorzugsweise für die Zeichenpositionen 1, 2 und 3
vorhanden und wird während dieser Zeichenzeiten eingetastet, wobei dieses Ausgangssignal von einem
NAND-Gatter 724 geliefert wird, welches einen Eingang aufweist, der parallel über den Weg 726 an den
Ausgang des NAND-Gatters 722 geführt ist, welcher während der Zeichenstellungen 1,2 und 3 vorhanden ist,
wobei der andere Eingang über den Weg 728 mit dem Ausgang eines monostabilen Multivibrators 730 verbunden
ist. Der monostabile Multivibrator 730 wird vorzugsweise durch die Vorderflanke des Takteingangsimpulssignals
B' getriggert, um eine Symmetrie im Zeittaktsteuerimpuls zu gewährleisten, wobei die Impulsdauer
des monostabilen Multivibrators 730 vorzugsweise auf die Hälfte des Zeittaktsteuerimpulses B' eingestellt
ist, um diese Symmetrie zu gewährleisten, so daß der monostabile Multivibrator 730 tatsächlich den Zeittaktsteuerimpuls
B wiedergibt. Somit ist der Zeittakt-Steuerimpuls B in Wirklichkeit der Zeittaktsteuerimpuls
B\ der von einem monostabilen Multivibrator 730 aufbereitet
wurde.
Die Dekodiereinrichtung 412 liefert auch ein Verriegelungsgatter-Ausgangsstgnal
über den Weg 732 als Ausgangssignai eines NAND-Gatters 734 mit zwei Eingängen, dessen Eingangssignale das Zeittaktsteuersignal
B' und das Übertragungs-Ausgangssignal des Zählers 652 sind, welcher durch sieben teilt so daß das
Verriegelungsgatter-Ausgangssignal auf dem Weg 732 das Zeittaktsteuersignal B' ist, welches durch den Abschluß
der Zählung des Bits mit dem höchsten Stellenwert getastet wird, nämlich des siebten Bits der Zählung
des Zählers 652 Die Dekodiereinrichtung 412 liefert außerdem ein Speichergatter-Ausgangssignal auf dem
Weg 740 von einem weiteren herkömmlichen Flip-Flop 742, welches durch das Zeichen in der Position 6 des
Zeitsteuersignais über den Weg 744 gesetzt wird und durch das Zeichen in der Position 39 des Zeitsteuersignals
über den Weg 746 rückgestellt wird. Das Flip-Flop 742 liefert das Speichergatter-Ausgangssignal auf dem
Weg 740 im gesetzten Zustand. Das Zeitsteuersignal des Zeichens in der Position 6 über den Weg 744 wird an
den Ausgang eines negativen NAND-Gatters 750 geführt, dessen zwei Eingangssignale die Ziffer »0« der
Dekodiereinrichtung 664 und die Ziffer »6« der Dekodiereinrichtung 662 sind, wobei das Zeitstcuersignal des
Zeichens in der Position 39 über der. Weg 746 dem Flip-Flop 742 zugeführt wird, welches das Signal ist, das
über den Weg 676 zugeführt und durch den Inverter 752
ίο invertiert wird.
Nachfolgend wird auf die F i g. 8 He/ug genommen und die gegenwärtig bevorzugte Fehlerprüfsehaltiing
432 beschrieben. Die Fehlerprüfsehaluing 432 weist ein
Verriegelungs-Flip-Flop 760 auf. welches ;tls liingangssignal
das Zeitnkisteucrsignal B von einem monostabilcn
Multivibrator 730 über den Weg 762 empfängt und weiterhin von der Dateneir.gangsicitung 403 Eingangsdaten
empfängt. Das AusEangssignal des Flip-Flops 760
wird über die Eingangsdatenlciuing geführt, mit der
Ausnahme, daß es mit dem Zeittaktsteuersignal B durch die Zeittaktsteuerung des Flip-Flops 760 synchronisiert
wird. Das Ausgangssignal des Flip-Flops 76C wird als ein Eingangssignal einem NAND-Gatter 766 mit zwei Eingängen
zugeführt, dessen anderes Eingangssignal das Zeittaktsteuersignal B ist. welches parallel über den
Weg 762 zugeführt wird. Somit hat das NAND-Gatter 766 einen Taktimpulsausgang für jedes Bu »1« auf der
Datenleuung 408, wobei die gegenwärtig bevorzugte Methode der Fehlerprüfling darin Desteht, die auf der
Datenleitung 408 vorhandenen Bus »I« zu zählen. Um diese Zählung durchzuführen, weist die Fehlerprüfschaltung
432 zwei herkömmliche in Kaskade geschaltete Binärzähler 770 und 772 mit jeweils vier Bits auf. wobei
diese Geräte die Zeichen »1« zählen, um eine maximale
Zählung von 256 Bits zu liefern. Die Zähler 770 und 772
werden anfangs durch das horizontale Synchroni.sationssignal zurückgestellt und werden derart aktiviert,
daß sie bis zur Zeichenposition 37 zählen. Die Zählung der Zähler 770 und 772 wird für die Zeichen 38 und 49
gesperrt, wobei das entsprechende Sperrsignal über den Weg 780 vom Ausgang eines NOR-Gatters 782 mit zwei
Eingängen zugeführt wird, dessen einer Eingang mit einem Signal über den Weg 676 für die Zeichenposilion
39 beaufschlagt wird und dessen anderer Eingang über den Weg 670 für die Zeichenposition 38 beaufschlagt
wird. Bei dem dargestellten Beispiel ist die Zeichenposition 38 für die Pseudo-Video-Abtastzeile 12 die Fehierprüfposition
des Bereichs £ Deshalb wird während des Auftretens der Zeichenpositionen 38 und 39 ein paralieles
binäres Ausgangssignal von den Zählern 77C und 772 geliefert, welches die Gesamtzahl von Bits »1« darstellt,
welche bis zu der Position 37 gewählt wurde, wobei dieses Ausgangssignal kontinuierlich ansteht oder
als Eingangssignal für ein EXKLUSIV/ODER-Gatter 784 bzw. einen Komparator 786 erzeugt wird. Das Dalenleitungs-Eingangssignal,
weiches über den Weg 408 geliefert wird, ist parallel als ein Eingangssignal einem
Schieberegister 790 zugeführt, welches durch den Zeittaktsteuerimpuls B getaktet wird, welcher durch das
Zeitsteuersignal für das Zeichen 38 derart aufgetastet wird, daß das Schieberegister 790 nur während des Auftretens
des der Position 38 entsprechenden Signals getaktet ist. Deshalb wird beim Abschluß des 38sten Zeichens
die an dieser Stelle enthaltene Prüfsumme als ein paralleles binäres Ausgangssignal den Komparatoren
784 bzw. 786 zugeführt. Es entspricht einer gegenwärtig bevorzugten Ausführungsform, daß die Prüfsumme das
Komplement der Anzahl von Bits »1« ist, welche in der
Pseudo-Video-Abtastzeile 12 enthalten sind. Wenn jedes
Bit der Prüfsumme, welche dem Komparator 784—786 vom Schieberegister 790 zugeführt wird, das
Komplement der Bit-Zählung ist, welche den Komparator 784—786 von den Zählern 770 bzw. 772 zugeführt
wird, dann liegt jede Ausgangsleitung der Komparatoren 784 und 786 hoch. Wenn alle diese Leitungen hoch
liegen, so deutet dies an, daß die Fehlerprüfung in Ordnung ist. Ein NAND-Gatter 794 ist an den Parallel-Bit-Ausgang
des Komparators 784 angeschlossen, und ein weiteres NAND-Gatter 7% ist vorzugsweise an den
Parallel-Bit-Ausgang des Komparators 786 angeschlossen. Die Ausgänge der NAND-Gatter 794 und 796 sind
mit den Eingängen eines negativen NAND-Gatters 798 mit zwei Eingängen verbunden, dessen Ausgangssignal
das Fehlerprüfungs-Bestätigungssignal ist, welches über den Weg 800 einem Eingang eines NAND-Gatters 802
mit zwei Eingängen zugeführt wird. Die Gatter 794, 796 und 798 liefern in eine logische Addition der Ausgangssignale
des Komparators 784—786, während das Gatter 798 nur einen Ausgang hat, wenn jeder Ausgang des
Komparators 784 und 786 hoch liegt. Deshalb ist das Ausgangssignal des Gatters 798 ein Fehlerprüf-Bestätigungssignal
auf dem Weg 800 beim Abschluß des 38sten Zeichens, was während des Auftretens des 39sten Zeichens
erfolgt. Das NAND-Gatter 802 tastet den Weg 800 während des 39sten Zeichens ab, so daß dann, wenn
ein Fehlerprüf-Bestätigungssignal auf dem Weg 800 während dieser Zeit vorhanden ist, das andere Eingangssignal
für das NAND-Gatter 802 das Zeitsteuersignal für die 39ste Position über den Weg 676 ist, so daß
dann das NAND-Gatter 802 ein Fehlerprüf-Bestätigungssignal in Form eines negativen Impulses auf dem
Weg 804 an ein Flip-Flop 806 liefert, welches durch das Vorhandensein des negativen Impulses über den Weg
804 gesetzt wird, was dem Fehlerprüf-Bestätigungssignai entspricht, und ein Ausgangssignai iiefert, weiches
das Fchlerprüf-Bestätigungssignal ist, welches über den Weg 436 geführt wird. Das Flip-Flop 806 hält diesen
Zustand bis der Start des 38sten Zeichens der nächsten Pseudo-Video-Abtastzeile 12 erfolgt, was durch das
Vorhandensein eines Signals auf dem Weg 808 vom Schieberegister 790 angezeigt wird. Dieses Signal stellt
das Flip-Flop 806 zurück, und der oben beschriebene Zyklus wird wiederholt, wenn das 39ste Zeichen in der
nächsten Pseudo-Video-Abtastzeile 12 auftritt, sofern eine gültige Fehlerprüfung erfolgt ist.
Nachfolgend wird anhand der Fig.8 der Frequenzteiler
428 (F i g. 6) näher erläutert, welcher als selektierbarer Teiler ausgebildet ist, der durch acht oder durch
eins teilt. Der Frequenzteiler 428 weist einen Zähler 810 auf, welcher durch acht teilt. Dieser Zähler 810 empfängt
die Hauptzeittakt-Steuerfrequenz A über den Weg 426, und zwar von dem spannungsgesteuerten Oszillatorteil
der Karte 650, und erzeugt ein Taktsteuersignal A, welches durch acht geteilt ist, über den Weg 812
als ein Eingangssignal für das NAND-Gatter 814 mit zwei Eingängen. Das andere Eingangssignal für das
NAND-Gatter 814 ist das Schreiberlaubnissignal, welches über den Weg 5506 zugeführt wird. Ein weiteres
NAND-Gatter 816 mit zwei Eingängen empfängt als ein Eingangssignal das Hauptfrequenz-Taktsteuereingangssignal
A parallel über den Weg 426 und als das andere Eingangssignal das invertierte Schreiberlaubnissignai,
weiches über den Weg 55Oo ais ein Signal zugeführt wird, welches durch den Inverter 818 invertiert
wurde. Das NAND-Gatter 816 liefert das AusgangszeittaktsteuersignaJ
A an ein negatives ODER-Gatter 820 mit zwei Eingängen, wenn das Schreiberlaubnissignal
auf dem Weg 5506 nicht vorhanden ist. und das NAND-Gatter 814 liefert das Zeittaktsu uersignal A, welches
durch acht geteilt wurde, als Ausgangssignal an das negative ODER-Signal 820, wenn das Schreiberlaubnissignal
auf dem Weg 550£> vorhanden ist. Das negative ODER-Gatter 820 liefert ein Taktausgangssignal, welches
als Zeittaktsteuer-Ausgangssignal B' zu bezeichnen ist, und zwar über den Weg 822, welches demjenigen
Ausgangssignal entspricht, welches gerade dem negativen ODER-Gatter 820 zugeführt wird, und zwar in
Abhängigkeit von dem Schreiberlaubnissignalzustand, wie er über den Weg 550b zugeführt wird.
Nachfolgend wird anhand der F i g. 9 die Tastatur-Schaltung,
welche in ihrer Gesamtheit mit dem Bezugszeichen 484 in der Fig.3 bezeichnet ist, im einzelnen
erläutert. Wie oben bereits ausgeführt wurde, ist die Tastaturschaltung 484 eine Zehn-Ziffern-Tastatur, welche
ein serielles digitales Ausgangssignal liefert, wobei die Ausgangssignale ein Gruppenruf über den Weg 486
sind, eine Zahl über den Weg 488, aufwärts oder mehr über den Weg 490, abwärts oder zurück über den Weg
492 und ein Seitenruf über den Weg 494, wobei alle diese Ausgangssignale dem Tastaturzähler 500 (F i g. 5)
zugeführt werden. Die Tastaturschaltung 484 weist vorzugsweise einen vieradrigen Tasteneingang 823 auf, der
als paralleler BCD-Eingang ausgebildet ist. Jede dieser Eingangsleitungen 823a, 8236,823c und 823c/speist eine
Setzverriegelung bzw. Rückstellverriegelung 824, 825, 826 und 827, so daß dann, wenn eine Taste niedergedrückt
wird, die entsprechende Verriegelung 824 bis 827 gesetzt wird und in diesem Zustand bleibt, bis losgelassen
wird. Ein 5-MHz-Oszillator erzeugt ein Hauptsteuersignal
parallel zu dem Taktsteuereingangssignal eines Verriegelungs-Flip-Flops 829, und zwar an einem Eingang
eines NAND-Gatters 830 mit zwei Eingängen.
Wie es nachfolgend irti einzelnen cfiäuicri wird, WciScü
das Flip-Flop 829 sowie das NAND-Gatter 830 einen Schalter auf, um den Ausgang des Oszillators 828 auf
den Abgleich der Schaltung zu schalten und von dort wieder abzuschalten, wobei der Oszillator 828 jedoch
ein kontinuierlich laufender Oszillator ist. Das Flip-Flop 829 und das NAND-Gatter 830 gewährleisten, daß die
Ausgangsleitung nicht mit einem Teilzyklus beginnt. Ein Paar von Zählern 831 und 832 weisen einen programmierbaren
Dekadenzähler auf, und sie bilden gemeinsam einen Zähler, welcher derart ausgebildet ist, daß er
eine Teilung über einen weiten Bereich ausführen kann. Der programmierbare Zähler 831 ist ein herkömmlicher
so programmierbarer Zähler, der Zähler 832 ein herkömmliche".
Dekadenzähler, welcher durch zehn teilt. Die Ausgangsfrequenz des programmierbaren Dekadenzählers
831—832 wird einem Tastenzähler 833 zugeführt, der auf eine Anzahl vorgeladen wird, welche
gleich dem Tastatur-Eingangswert von den Verriegelungen 824,825,826 und 827 entspricht. Der Zähler 833
enthält zu einer bestimmten Zeit nur eine Ziffer und wird zuerst mit der Ziffer des höchsten Stellenwertes
geladen. Der Tastaturzähler 833 zählt dann auf 0 zurück, und zwar mit der Eingangsfrequenz, welche von dem
programmierbaren Dekadenzähler 831—832 geliefert wird, und liefert ein Signal an das Flip-Flop 8129 über den
Weg 834, um das Flip-Flop 829 in seinen abgeschalteten Zustand zurückzubringen, so daß deshalb von dem Flip-
b5 Flop 823 kein Ausgangssignal an das NAND-Gatter 830
geführt wird und demgemäß das Gatter 830 die Hauptausgangs-Zeitsteuerfrequenz vom Oszillator 828 nicht
an den Zähler 832 liefert, wodurch die Eingangsfre-
quenz wirksam abgesperrt wird. Als Ergebnis ergibt sich, daß die Gesamtzahl von Impulsen, welche während
des Zählzyklus dem Tastaturzähler 833 zugeführt werden, gleich der Tastatur-Eingabeziffer sind. Die Eingänge
zum programmierbaren Zähler 831 sind mit dem Ausgang eines Ziffernzählers 840 verbunden, dessen
Ausgangssignal den programmierbaren Zähler 831 programmiert.
Der Ziffernzähler 840 wird zu Beginn auf »4« gesetzt, was den Zähler 831 dazu programmiert, daß er durch
10 000 teilt. Jedesmal dann, wenn ein Zyklus auf dem Tastaturzähler 833 abgeschlossen ist, bewirkt sein Ausgangssignal,
daß der Ziffernzähler 840 um eine Ziffer herunterzählt, um den programmierbaren Zähler 831
neu zu programmieren. Am Ende der Ziffer mit dem höchsten Stellenwert wird im gewählten Beispiel der
Ziffernzähler 840 beispielsweise um eine Ziffer von »4« auf »3« herunterzählen, so daß der programmierbare
UbIUU I
1000 teilt und so weiter, wenn sich der Zyklus bei jedem folgenden Bit wiederholt. Mit anderen Worten, der Binärausgang
des Ziffernzählers 840 wird zum Exponenten des programmierbaren Dekadenzählers 831.
Nachfolgend wird die Programmzählersteuerung erläutert. Ein 50-Hz-Oszil!ator liefert das Zeittaktsteuersignal
an einen Programmzähler 846, der die Programmschritte aufbaut Das binäre Ausgangssignal des Programmierzählers
846 wird durch einen Binär-Dezimal-Dekodierer 848 in ein dezimales Signal umgewandelt.
Jede Ausgangsleitung der Dekodiereinrichtung 848 entspricht einem der Schritte eines Tastatur-Prüfprogramms
mit 10 Schritten bzw. Stufen. Die Tastatur besteht aus den Ziffern 0 bis 9, und aus drei Spezialtasten,
welche mit Aufwärts, Abwärts und Ruf bezeichnet sind. Der Tasteneingang 823 liefert 16 Binärwerte, von denen
nur 10 für die Ziffern 0 bis 9 verwendet werden, von denen drei der restlichen 6 Werte für Spezialtasten verwendet
werden. Das Dekodiernetzwerk, welches die NAND-Gatter 851, 853, 855 und 857 sowie die negativen
NAND-Gatter 859 und 861 umfaßt, dekodiert das Eingangssignal, um zu bestimmen, ob die niedergedrückte
Taste eine Auf, eine Ab-, eine Ruf- oder eine Zifferntaste ist. Wenn eine Auf-, Ab- oder Ruftaste niedergedrückt
wird, so ist ein Impuls auf dem Weg 852 vorhanden. Dieser lädt den Digitalzähler 840 mit der
Zahl »4« vorab, und es wird ein Tastaturregister-Aktivierungssignal erzeugt, durch welches das Tastaturregister
910, 912, 914 (F i g. 10) dazu gebracht wird, die zuvor
erzeugte Zahl aufzunehmen. Danach wird die Ruftaste niedergedrückt, nachdem die geforderte fünfstellige
Zahl eingegeben ist. Das anfängliche Niederdrücken der Ruftaste baut die erforderlichen Anfangsbedingungen,
indem der Digitalzähler 840 mit der Zahl »4« vorab geladen wird, so daß der programmierbare Zähler 831
zunächst derart eingestellt wird, daß er durch 10 000 teilt Wenn zusätzlich die Taste »Ab« gedrückt wird, so
ist ein Impuls auf dem Weg 854 für die gewählte Logik vorhanden, um den Tastaturzähler 500 (F i g. 10) um eins
zu vermindern. In ähnlicher Weise ist dann, wenn die Taste »Auf« gedrückt wurde, und zwar nach der Ruftaste,
ein Impuls auf der Leitung 856 vorhanden, der als ein Eingangssignal einem NOR-Gatter 863 mit zwei
Eingängen zugeführt wird, um einen Ausgangsimpuls auf dem Weg 865 zu erzeugen, damit der Tastaturzähler
500 (Fig. 10) um eins erhöht wird. Wenn eine Zahl gedrückt
wird, so ist ein Impuls auf dem We^ 858 vom
Ausgang des negativen NAND-Gatters 867 vorhanden, welcher dem Flip-Flop 829 zugeführt wird, um dieses
Flip-Flop einzuschalten, um den oben beschriebenen Impulszyklus auszulösen, indem ein Ausgangsimpuls an
das NAND-Gatter 830 geführt wird, um dem Ausgangsimpuls des Oszillators 828 zu gestatten, daß er dem
Taktgabeeingang des Dekadenzählers 832 zugeführt wird, welcher gemeinsam mit dem programmierbaren
Zähler 831, dem Tastaturzähler 833 und dem Digitalzahler 840 gemäß der obigen Beschreibung den eigentlichen
Impulszählzyklus ausführt. Ein Tastaturzahler-Löschimpuls
wird über den Weg 860 dem Tastaturzähler 500 (Fig. 10) zugeführt, wenn eine Zahl gedrückt
wird, nachdem eine Bedingung hergestellt ist. welche dem Niederdrücken einer Zahl nicht entspricht. Dies
erfolgt auf folgende Weise: Ein Vorabstellimpuls wird an ein Verriegelungs-Flip-Flop 864 über den Weg 862
geführt, wenn eine Ruftaste, eine Auf-Taste oder e;::e
Ab-Taste gedrückt wird, wobei dieser Zustand durch die Dekodiereinrichtung 850 dekodiert wird. Ein Impuls ist
äiif dein Weg SSo Vorhänden, wenn cmc /"aiii geiif ückt
wird, wobei diese Bedingung ebenfalls durch die Dekodiereinrichtung 850 dekodiert wird. Das Flip-Flop 864
aktiviert ein NAND-Gatter 870. wenn es vorab gesetzt wird, so daß der auf dem Weg 866 vorhandene Impuls,
wenn eine Zahl gedrückt wird, über das NAND-Gatter 870 geführt wird, um einen Tastaturzähler-Löschimpuls
auf dem Weg 860 zu bilden. Die rückwärtige Flanke des auf dem Weg 866 vorhandenen Impulses löscht das Flip-Flop
864, so daß nachfolgende Zahlimpulse, welche über den Weg 866 geführt werden, keinen Tastaturzählcr-Löschimpuls
auf dem Weg 860 erzeugen, ohne daß das Flip-Flop 864 erneut gesetzt wird, indem es zunächst
einen Impuls auf dem Weg 862 empfängt.
Die Tastatureingabeschaltung weist weiterhin eine Prallschutzschaltung beim Auslösen des Programm-Schrittvorganges
bei der Tastaturverarbeitung auf. Ein NAND-Gatter 874 mit vier Eingängen ist an die Eingangsleitungen
R2-3-?. 8236.823c und 923d angeschlossen
und liefert ein Ausgangssignal, wenn alle Eingangslcitungen hoch liegen, wodurch angezeigt wird, daß keine
Taste niedergedrückt wurde. Wenn irgendeine Taste niedergedrückt wird, so wird der Ausgang des Gatters
874 tief gelegt. Wenn die niedergedrückte Taste losgelassen wird, so kehrt der Ausgang des Gatters 874 auf
den hohen Pegel zurück, welcher einen monostabilen Multivibrator 876 triggert. Am Ende des Impulses des
monostabilen Multivibrators, der ausreichend lang ist, um einen Prallschutz, und ausreichend kurz, um ein annehmbares
Tastatur^Niederdrück-intervall zu bilden, beispielsweise 50 Millisekunden beträgt, wird ein Verriegelungs-Flip-Flop
878 gesetzt, welches dann den Programmzähler 846 aktiviert, welcher gemäß der obigen
Beschreibung die zehnstufige Tastaturverarbeitungs-Programmoperation
startet Das Flip-Flop 878 wird dann automatisch durch den letzten Schritt bzw. die
letzte Stufe des Programms rückgestellt, wie es durch ein Signal angezeigt wird, das von der Dekodiereinrichtung
848 geliefert wird, und zwar an den Setzeingang
des Flip-Flops 878. Ein negatives NOR-Gatter 880 ist parallel zu dem Ausgang des Tastaturzählers 833 geschaltet
und sperrt die Triggerung des monostabilen Multivibrators 876, wenn irgendeine Taste gedrückt ist.
Anhand der Fig. 10 wird nachfolgend ein Teil des
Speichereingangs-Steuersystems erläutert, welches im Blockdiagramm der Fig.5 dargestellt ist, unmd allge-
o-> mein unter Bezugnahme auf die Zeichnung erläutert
Der Tastaturzähler 500, wie er in F i g. 10 dargestellt ist,
besteht aus fünf in Kaskade geschalteten Aufwärts/Abwärts-Zählern 900,902,904,906 und 908 mit jeweils vier
Bits, welche insgesamt einen Ausgang mit 20 Binär-Bits
bilden. Ausgewählte Ausgangssignale von den Zählern OO bis 908 einschließlich werden Verriegelunger. 910,
</l2 und 914 zugeführt. Das Ausgangssignal der Zähler
900, 902, 904, 906 und 908 ist das binäre Äquivalent der gesamten Tastatureingangszahl, wobei das Bit mit dem
geringsten Stellenwert vorzugsweise im Zähler 900 enthalten ist und das Bit mit dem höchsten Stellenwert im
Zähler 908 enthalten ist. Die Zähler 900 und 902 liefern die Bits mit dem geringsten Stellenwert an die Verriegelung
910. die Zähler 904 und 906 liefern die nächsten Bits an die Verriegelung 912, und der Zähler 908 liefert das
Bit mit dem höchsten Stellenwert an die Verriegelung 914, wobei dii Verriegelungen 910, 912 und 914 das
Tastaturregister aufweisen, welches durch ein Signal aktiviert wird, das auf dem Weg 852 vorhanden ist. In
ähnlicher Weise werden die Signale für Auf. Ab und Löschen für die Zählstufen 900 bis 908 einschließlich
über die Wege 865. 854 und 860 jeweils zugeführt. Obwohl
im obigen Beispiel ein binäres Ausgangssignal mit 20 Bits durch die Zählstufen 900 bis 908 einschließlich
geliefert wird, sei darauf hingewiesen, daß vorzugsweise nur 17 Bits aktiviert und verwendet werden, um eine
Tastatureingangszahl darzustellen. Die Verriegelungen 910, 912 und 914 werden geladen und speichern diese
Tastaturzahl beim Empfang des Tastaturregister-Aktivierungssignals über den Weg 852.
Wie oben anhand der F i g. 5 bereits ausgeführt wurde,
wird der ausgewählte Seitenat.igang der Verriegelungen
910, 912 und 914, welcher dem Tastaturzähler 500 zugeordnet ist, dem Multiplexer 506 zugeführt, welcher
einen zweistufigen Multiplexer 916—918 als integrierte Schaltung aufweist. Der Multiplexer 506 weist
im dargestellten und beschriebenen Beispiel zwei Siufen 916 und 918 auf, weil die praktischen Grenzen von erhältlichen
integrierten Schaltungen bei entsprechenden
ij..k:_i ic n:*_ w »_ ι ni-4i_ „: ι π\
IVIUlll^lCACI Il IU L9I13 yi \J I\ailC UUCI Γ IOIIC 31IIU. LSGI
Multiplexer 506 liefert ein serielles Ausgangssignal der ausgewählten Seitenadresse über den Weg 508 durch
Kombination der Ausgänge der Stufen 916 und 918 über das negative NOR-Gatter 920, welches ein Eingangssignal
über den Weg 508 an das EXKLUSIV/ODER-Gatter 514 liefert, wobei das andere Eingangssignal für das
Gatter 514 über die Datenleitung 408 geführt ist.
Wie oben bereits unter Bezugnahme auf die F i g. 5 erwähnt wurde, wird das andere Eingangssignal für den
Multiplexer 506 von dem Seiten-Adreßzähler 510 geliefert, weicher fünf Bits für die Seitenadresse liefert, was
dem gewählten Beispiel entspricht. Der Zähler 510 ist ein zweistufiger Zähler, welcher die Stufen 922 und 924
aufweist. Somit ist die Stufe 922 ein 4-Bit-Zähler, und die Stufe 924 ist ein herkömmliches Flip-Flop, wobei das
Flip-Flop 924 ein Bit zu Hern 4-Bit-Zählerstand des Zählers
922 addiert Wie oben bereits ausgeführt wurde, schalten die Zähierstufen 922 und 924 den Multiplexer
506 weiter, was auf folgende Weise geschieht: Das Ausgangssignal der Stufen 922 und 924 des Zählers 510 wird
den Eingängen eines negativen NAND-Gatters 926 mit zwei Eingängen zugeführt, wobei der Ausgang der Stufe
924 an einen Eingang geführt ist und der Ausgang der Stufe 922 an den anderen Eingang geführt ist Das Gatter
926 arbeitet als eine einfache Dekodiereinrichtung, welche die geeignete Multiplexer-Stufe 916 oder 918
abschaltet, während die andere eingeschaltet ist Die Zähiersiufen 922 und §24 werden durch das horizontale
Synchronisationssignal gelöscht, welches über den Weg 406 zugeführt wird. Bei der in der F i g. 10 dargestellten
Anordnung wird zunächst die Multiplexer-Stufe 918 verwendet und dann die Multiplexer-Stufe 916, wobei
die Stufe 918 ausgewählt wird und die Stufe 916 solange abgeschaltet bleibt, wie der Ausgang des Dekodierers
926 tief liegt und der Ausgang eines daran angeschlossenen Inverters 928 hoch liegt, wobei das Ausga-.gssignal
des !nverters 928 der Stufen 918 zugeführt wird und das Ausgangssignal der Dekodiereinrichtung 926 direkt der
Stufe 916 zugeführt wird. Wenn die Zählung der Stufe 922 und der Stufe 924 des Zählers 510 »8« erreicht, dann
geht der Ausgang der Dekodiereinrichtung 926 hoch, und der Ausgang des Inverters 928 geht tief, wodurch
die Stufe 918 abgeschaltet wird und die Stufe 916 ausgewählt wird. Wie oben bereits ausgeführt wurde, wird das
Aucgangssignal des Seiten-Adreßzählers 510 ebenfalls
einem weiteren herkömmlichen Multiplexer 522 zugeführt, wobei ein Eingangssignal für den Multiplexer 522
die fest verdrahtete Verbindung der Benutzeradresse 524 ist, was durch die Schalter und die zugehörigen
Widerstandsbänke 932 und 934 dargestellt ist, um einen hohen Pegel im abgeschalteten Zustand und einen niedrigen
Pegel dann zu schaffen, wenn eine bestimmte Verbindung fest verdrahtet ist. Der Multiplexer 522 ist in
seinem Aufbau und seiner Arbeitsweise identisch mit dem Multplexer 506 und weist in ähnlicher Weise Stufen
916a und 918a auf, welche im Aufbau und in ihrer Arbeitsweise identisch sind mit den Stufen 916 und 918 des
Multiplexers 506, mit der Ausnahme, daß die Multiplexer-Stufe 916a oder 918a durch die letzte Stufe 924 des
Seiten-Adreßzählers 510 ausgewählt wird, und zwar ohne Dekodierung über den Weg 930 oder 931, wobei die
Stufe 916a während der ersten 16 Zählungen eingeschaltet bleibt und dann die Stufe 918a für die übrigen 5
Zählungen eingeschaltet ist, wobei 21 Bits vorzugsweise
der Gesamtfunktion zugeordnet sind. Somit werden die Seiten-Adreßzählerausgänge des Zählers 510 den Stufen
916 und 918 des Multiplexers 506 parallel zugeführt
ίο. Jn. Μ..ι
IVO UVO iTlul
Wie oben anhand der F i g. 5 bereits ausgeführt wurde, wird die ausgewählte Gruppenadresse 502 in paralleler
Form von den entsprechenden Stufen der Verriegelungen 910,912 und 914 des Tastaturzählers 500 zugeführt.
Gemäß den obigen Ausführungen wird das Dr °kt-Adressierungs-Bestätigungssignal,
welches über den Weg 538 geführt ist, einem weiteren Flip-Flop 536 zugeführt,
beispielsweise einem Verriegelungs-Flip-Flop, welches ähnlich ausgebildet ist wie das Flip-Flop 530.
Wie oben anhand der Fig.5 bereits erläutert wurde,
wird von der Dekodierstufe 940—942 ein Taktsignal mit
so einem Bit über den Weg 534 zugeführt, wobei diese Dekodierstufe ein negatives NAND-Gatter 940 und ein
NAND-Gatter 942 aufweist, welches die Ausgangssignale des Seiten-Adreß-Zählers 510 dekodiert, um auf
dem Weg 534 eine »1« an den iC-Eingang des Verriegelungs-Flip-Flops
536 zu führen, während das erste Bit oder die erste Zählung der Seiten-Adreß-Taktsignalsteuerung
über den Weg 512 geführt wird, wenn eine »1« zu dieser Zeit auf der Datenleitung 408 vorhanden
ist, während die Datenleitung 408 mit einem Eingang des Gatters 942 der Dekodiereinrichtung 940—942 verbunden
ist Es sei darauf hingewiesen, daß die ersten zwei Ziffern der Eingangszahl der Tastatur mit fünf Ziffern
vorzugsweise die ausgewählte Gruppe 502 sind und die letzten drei Ziffern die ausgewählte Stufe 504 sind,
wobei eine Anzahl von insgesamt sieben Bits vorzugsweise für die Gruppe vorgesehen sind und 10 Bits für die
Seiteninformation vorgesehen sind, was insgesamt 17 Bits für die fünfstellige Tastatur-Eingangszahl ergibt
Nachfolgend wird die F i g. 11 erläutert, die ein detailliertes
logisches Schema des Abgleichs des Speichereingangs-Steuersystems darstellt, welches oben anhand der
F i g. 6 bereits erläutert wurde, und es wird zunächst auf die Schreiberlaubnislogik 482 eingegangen. Die
Schreiberlaubnis'jgik 482 weist ein Flip-Flop 960 auf,
welches eine Verzögerung um eine Fernsehabtastzeile bewirkt (etwa 63 Mikrosekunden), und zwar eine Verzögerung
des über den Weg 532 an das Flip-Flop 960 geführten Benutzer-Adressen-Bestätigungssignals. Der
Ausgang des Flip-Flops 960 ist über den Weg 961 einem Eingang des NAN D-Gatters 962 zugeführt, dessen anderer
Eingang die Erlaubnis-Bit-Leitung 480 ist, und das NAND-Gatter 962 liefert einen tiefgelegten Ausgang,
wenn sowohl die Erlaubnis-Bit-Leitung 480 als auch der Ausgang des Flip-Flops 960 hoch liegen. Gemäß der
dargestellten Ausführungsform der gewählten Logik wird das Ausgangssignal des Gatters 962, welches das
Schreiberlaubnissignal darstellt, durch einen Inverter 964 invertiert, um ein hochgelegtes Signal auf der
Schreiberlaubnis-Leitung 5506 während des Schreiberlaubnisniodus
zu erreichen. Dieser hohe Ausgangssignal-Pegel wird außerdem parallel einem Eingar.g eines
NAND-Gatters 966 mit zwei Eingängen zugeführt, dessen
anderes Eingangssignal das Hauptzeittakt-Steuersignal A ist, welches über den Weg 426 zugeführt wird,
um über den Weg 550a ein Schreibtaktsteuersignal oder ein Befehlssignal an den Erlaubnisspeicher 462 zu führ'.n.
Der Multiplexer 552, welcher selektiv das gewählte Gruppeneingangssignal 502 an den Erlaubnisspeicher
464 führt, weist zwei integrierte Schaltungsstufen 970 und 972 auf. Der Bit-Zähler 554, welcher ein weiteres
selektierbares Eingangssignal an die Multiplexer-Stufen 970 und 972 des Multiplexers 552 führt, weist zwei Vier-Bit-Zähler
974 und 976 auf, die durch das Zeittaktsteuersignal A beaufschlagt werden und durch ein negatives
NAND-Gatter 978 eingeschaltet werden, welches in der Schreiberlaubnislogik 482 vorhanden ist Während des
Schreiberlaubnismodus sind die Eingangssignale für das Gatter 978 das Schreiberlaubnis-Ausgangssignal des
Gatters 962 und das Zeittaktsteuersignal A. Der Erlaubnisspeicher 462 ist ein statischer MOS-Speicher, der eine
Kapazität von 1024 Bits aufweist, die in einem Bereich von einmal 1024 Bits angeordnet sind. Der Erlaubnisspeicher
462 hält seinen Inhalt auch dann, wenn das System 10 infolge eines geringen Potentials des Batteriesignals
abgeschaltet wird, wie es von einer 4,5-VoIt-Batterie 463 geliefert wird, wenn das System abgeschaltet
ist. Wenn das System eingeschaltet ist, liegt Spannung am Speicher 462, die von einer herkömmlichen
Spannungsquelle 465 mit 6 Volt zugeführt wird und die Spannungsquelle bzw. Batterie 463 mit 4,5 Volt auflädt
und weiterhin den Erlaubnisspeicher 462 mit Energie versorgt.
Nachfolgend wird die Speicherlogikschaltung 450 erläutert.
Das auf dem Weg 480 vorhandene Erlaubnis-Bit wird durch einen Inverter 982 invertiert, und zwar für
die im Beispiel gewählte Logik, und als ein Eingangssignal einem NAND-Gatter 980 mit zwei Eingängen zugeführt,
dessen anderes Eingangssignal das Fehlerprüf-Bestätif ungssignal ist, welches über den Weg 436 zugeführt
wird. Der Ausgang des Gatters 980 liegt tief, wenn das Fehlerprüf-Bestätigungssignal auf dem Weg 436
vorhanden ist und die Erlaubnis nicht gesetzt ist. Der Ausgang des Gatters 980 wird bei der als Beispiel gewählten
Logik durch den Inverter 984 derart invertiert, daß er ein Eingangssigna! für ein weiteres NAND-Gatter
986 mit zwei Eingängen liefert, welches in der Speicherschreiblogik
450 vorhanden ist Die Speicher schreiblogik 450 weist weiterhin ein weiteres NAND
Gatter 988 mit zwei Eingängen auf, welches an seiner Eingängen das verzögerte Direkt-Adreß-Bestätigungs
signal, welches auf dem Weg 562 vorhanden ist und al:
anderes Eingangssignal das verzögerte Benutzer Adreß-Bestätigungssignal empfängt, welches über der
Weg 961 zugeführt wird, und ein Ausgangssignal mi geringem Pegel liefert, wenn die Benjtzer-Adresse ir
ίο Ordnung ist, was durch das Signal auf dem Weg 961 unc
dadurch angezeigt wird, daß das Direkt-Adreß-Bit gesetzt
ist, was durch das Signal auf dem Weg 562 angege ben wird. Die Speicherschreiblogik 450 weist weiterhir
ein NAND-Gatter 990 mit zwei Eingängen auf, welche; als ein Eingangssignal das verzögerte Seiten-Adreß-Bestätigungssignal
aufnimmt welches über den Weg 56( zugeführt wird, und als anderes Eingangssignal das Er
laubnis-Bestätigungs-Signal empfängt welches übei den Weg 556 von dem Erlaubnisspeicher 462 zugefühn
wird, und liefert ein Ausgangssignal mit geringem Pegel wenn diese beiden Eingangssignale bestätigt sind. Da;
Ausgangssignal des Gatters 988 wird als ein Eingangssignal einem negativen NOR-Gatter 992 mit zwei Eingängen
zugeführt, und das Ausgangssignal des Gatters 99C wird als das andere Eingangssignal dem Gatter 99? zugeführt,
welches ein Ausgangssignai mit hohem Pegel liefert wenn entweder die Benutzeradresse in Ordnung
ist und das Direkt-Adreß-Bit gesetzt ist oder die Seitenadresse in Ordnung ist und die Erlaubnis in Ordnung ist.
Das Ausgangssignal des Gatters 992 wird als ein Eingangssignal
dem NAND-Gatter 986 zugeführt dessen anderer Eingang gemäß den obigen Ausführungen von
dem invertierten Ausgangssignal des Gatters 980 beaufschlagt ist Der Ausgang des Gatters 986 liegt demgemaß
hoch, wenn ein Ausgangssignai sowohl von dem Gatter 992 als auch von dem Gatter 980 über den Inverter
984 zugeführt wird. Das Ausgangssignal des Gatters 986, welches das Speichersteuer-Lesesignal ist, das über
den Weg 446 zugeführt wird, liegt während des Speicherlesemodus hoch und während des Speicherschreibmodus
tief, und zwar für den Hauptspeicher 464.
Die Speicherlogik 450 weist weiterhin ein negatives NAND-Gatter 494 auf, welches als ein Eingangssignal
den Ausgang parallel zum Gatter 986 aufnimmt und als anderes Eingangssignal den Speicherlade-Taktsteuerimpuls,
welcher über den Weg 708 zugeführt wird, so daß dieses Taktsignal, welches über den Weg 708 zugeführt
wird, während des Speicherschreibmodus am Ausgang des Gatters 994 für den Hauptspeicher 464 zur
so Verfügung steht und durch den Inverter 9% invertiert und über den Weg 995 dem Hauptspeicher 464 als Taktsteuersignal
zugeführt wird.
Hierzu 8 Blatt Zeichnungen
Claims (7)
1. Verfahren zum autorisierten Empfang von im Fernsehmodus ausgesandten Informationen, die senderseitig
in Video-Biidrahmen formatiert werden, die aus mehreren die darzustellende Information beinhaltenden
Reihen von binär codierten Zeichen bestehen, wobei empfängerseitig ein gewünschter Video-Bildrahmen
für eine Speicherung anhand einer mit dem Video-Bildrahmen übertragenen Adresse auswählbar ist, dadurch gekennzeichnet,
daß vor dem Einspeichern eines ausgewählten Video-Bildrahmens empfangsseitig eine Speichererlaubnisprüfung
auf Grund eines Vergleichs einerssits von Daten durchgeführt wird, die zu einem früheren
Zeitpunkt vom Sender selektiv zu den Empfängern übertragen und von diesen gespeichert wurden,
und andererseits von Daten, die als Teil der Zeichenreihen der Video-Bildrahmen übertragen
werden.
2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß die Speichererlaubnisprüfungsdaten in
einem Vorlaufteil einer Zeichenreihe enthalten sind, beginnend mit einer Markierung, deren Vorhandensein
oder NichtVorhandensein bewirkt, daß der Empfänger entweder die gespeicherten Speichererlaubnisprüfungsdaten
durch empfangene neue Erlaubnisprüfungsdaten aktualisiert oder die empfangenen Erlaubnisprüfungsdaten mit den gespeicherten
ErlaubnisDrüfungsdaten für eine Video-Bildrahmenauswahl »«jrgleicht
3. Verfahren nach Anspruc!· 1 oder 2, dadurch gekennzeichnet, daß die Adresse jedes Bildrahmens
sich in dem Vorlaufteil eine* Ze; henreihe jedes Video-Rahmens
befindet und daß zum Aktualisieren der von den Empfängern gespeicherten Eriaubnisprüfungsdaten
eine spezielle Zeichenreihe vom Sender an den entsprechenden Empfänger ausgesandt
wird, in der die Video-Bildrahmenadresse durch die Empfängeradresse ersetzt wurde.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Empfängeradresse mit einer Markierung
beginnt, deren Vorhandensein oder Nichtvorhandensein angibt ob die Adresse eine Video-Bildrahmenadresse
oder eine Empfängeradresse ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede empfangene
Zeichenreihe zur Prüfung von Empfangsbedingungen einschließlich der Speichererlaubnisprüfung
verzögert wird.
6. Verfahren npch Anspruch 5, dadurch gekennzeichnet,
daß die Prüfung auf Empfangsbedingungen eine Fehlerprüfung einschließt.
7. Schaltungsanordnung für die Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch
eine Schreiberlaubnislogik (482) mit drei Steuereingängen (413,480,532), von denen ein erster Eingang
(480) mit dem Ausgang einer Reihenverriegelung (470) verbunden ist, die ihrerseits eingangsseitig mit
einem Ausgang einer Zähler- und Dekodierschaltung (412) verbunden ist, von der sie eine Reiheninformation
erhält, ein zweiter Eingang (532) ein Anwenderadressenbestätigungssignal von einem fest
verdrahteten Anwenderadressenspeicher (524) erhält, und ein dritter Eingang (413) ein Zeitsteuersignal
von der Zähler- und Dekodierschaltung (412) erhält, die ihrerseits die Hori/.ontalsynchronimpulsc
des Videosignals und Taktsignale eines Frequenzteilers (428) erhält, und dessen Ausgang (550) der
Schreiberlaubnisbefehl ist
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US434226A US3889054A (en) | 1974-01-17 | 1974-01-17 | Row grabbing system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2560513C2 true DE2560513C2 (de) | 1985-10-17 |
Family
ID=23723353
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2560513A Expired DE2560513C2 (de) | 1974-01-17 | 1975-01-09 | Verfahren zum authorisierten Empfang von im Fernsehmodus ausgesandten Informationen und Vorrichtung zur Durchführung des Verfahrens |
DE2500571A Expired DE2500571C2 (de) | 1974-01-17 | 1975-01-09 | Im Fernsehmodus arbeitendes Verfahren zum wiederholten Senden, Empfangen, auswählendem Speichern und Darstellen von Informationen |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2500571A Expired DE2500571C2 (de) | 1974-01-17 | 1975-01-09 | Im Fernsehmodus arbeitendes Verfahren zum wiederholten Senden, Empfangen, auswählendem Speichern und Darstellen von Informationen |
Country Status (12)
Country | Link |
---|---|
US (1) | US3889054A (de) |
JP (1) | JPS50104815A (de) |
BE (1) | BE823815A (de) |
CA (1) | CA1017441A (de) |
CH (1) | CH599632A5 (de) |
DE (2) | DE2560513C2 (de) |
ES (1) | ES433924A1 (de) |
FR (1) | FR2258664B1 (de) |
GB (1) | GB1475373A (de) |
IT (1) | IT1028417B (de) |
NL (1) | NL7500445A (de) |
SE (1) | SE402197B (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51115718A (en) * | 1975-02-24 | 1976-10-12 | Pioneer Electronic Corp | Bi-directional catv system |
US4064490A (en) * | 1975-09-10 | 1977-12-20 | Nagel Robert H | Information retrieval system having selected purpose variable function terminal |
US4199656A (en) * | 1975-09-10 | 1980-04-22 | Idr, Inc. | Digital video signal processor with distortion correction |
US4054911A (en) * | 1976-06-03 | 1977-10-18 | Idr, Inc. | Information retrieval system for providing downstream loading of remote data and processing control thereof |
US4202012A (en) * | 1977-03-15 | 1980-05-06 | Matsushita Electric Industrial Co., Ltd. | Sampling clock reproducing device |
FR2457520A1 (fr) * | 1979-05-23 | 1980-12-19 | Telediffusion Fse | Dispositif de selection de page pour systeme de teletexte |
US4862268A (en) * | 1980-03-31 | 1989-08-29 | General Instrument Corporation | Addressable cable television control system with video format data transmission |
US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
US5508815A (en) * | 1981-12-14 | 1996-04-16 | Smart Vcr Limited Partnership | Schedule display system for video recorder programming |
US4578535A (en) * | 1984-05-08 | 1986-03-25 | Telelogic, Inc. | Videotex system |
GB2166619B (en) * | 1984-09-28 | 1988-12-07 | Canon Kk | Image processing apparatus |
US4972341A (en) * | 1987-05-21 | 1990-11-20 | Sony Corporation | Graphic printer |
US5321750A (en) * | 1989-02-07 | 1994-06-14 | Market Data Corporation | Restricted information distribution system apparatus and methods |
US5142576A (en) * | 1989-02-07 | 1992-08-25 | Market Data Corporation | System for securely providing restricted video information |
AU647629B2 (en) * | 1991-06-28 | 1994-03-24 | Gtech Corporation | Color video display controller for multi-player gaming systems |
US5524001A (en) * | 1994-02-07 | 1996-06-04 | Le Groupe Videotron Ltee | Dynamic cable signal assembly |
US6985477B2 (en) * | 1998-03-26 | 2006-01-10 | Cisco Technology, Inc. | Method and apparatus for supporting multiservice digital signal processing applications |
US6452610B1 (en) * | 1998-12-16 | 2002-09-17 | Intel Corporation | Method and apparatus for displaying graphics based on frame selection indicators |
US6975632B2 (en) * | 1999-03-15 | 2005-12-13 | Cisco Technology, Inc. | Multi-service architecture with any port any service (APAS) hardware platform |
US7057666B2 (en) * | 2000-10-24 | 2006-06-06 | Harris Corporation | System and method for encoding information into a video signal |
US7301933B1 (en) | 2000-12-22 | 2007-11-27 | Cisco Technology, Inc. | Delivery of a service program to a digital signal processor within a multiservice processing system |
US8893863B2 (en) | 2007-08-22 | 2014-11-25 | Tech M3, Inc. | Reduction of particulate emissions from vehicle braking systems |
EP2191161B9 (de) * | 2007-08-22 | 2012-09-19 | Tech M3, Inc. | Bremsscheibe und herstellungsverfahren dafür |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696297A (en) * | 1970-09-01 | 1972-10-03 | Richard J Otero | Broadcast communication system including a plurality of subscriber stations for selectively receiving and reproducing one or more of a plurality of transmitted programs each having a unique identifying cone associated therewith |
DE2058681B2 (de) * | 1970-11-28 | 1973-09-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Im Fernsehmodus arbeitende Ein richtung zum Senden, Empfangen und Darstellen kodierter Informationen |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3051777A (en) * | 1955-06-14 | 1962-08-28 | Jerome H Lemelson | Magnetic recording systems |
US3061672A (en) * | 1960-07-25 | 1962-10-30 | Sperry Rand Corp | Run length encoder |
DE1209152B (de) * | 1963-09-25 | 1966-01-20 | Edgar F Scholz | Verfahren und Vorrichtung zum UEbertragen und Kopieren eines Schriftbildes unter Benutzung der Einrichtungen des Fernsehfunks |
US3397283A (en) * | 1964-12-11 | 1968-08-13 | Mvr Corp | Single picture selector system |
US3488435A (en) * | 1965-07-29 | 1970-01-06 | Bell Telephone Labor Inc | Time-division multiplex system wherein a vidicon is used for frame storage of video signals |
US3509274A (en) * | 1965-09-27 | 1970-04-28 | Sony Corp | Apparatus for the recording of video signals and for the normal slow motion or still picture reproduction of such signals |
US3511929A (en) * | 1966-02-11 | 1970-05-12 | Francis F Lee | Method of and apparatus for picture storage and display employing time multiplexing and recording in multiple channels |
AU415409B2 (en) * | 1968-04-05 | 1971-07-19 | Unisearch Limited | Graphic display facility for computing |
CH476392A (de) * | 1968-07-12 | 1969-07-31 | Ibm | Multiplexverfahren zur Übertragung von Bildern |
US3582651A (en) * | 1968-08-22 | 1971-06-01 | Westinghouse Electric Corp | X-ray image storage,reproduction and comparison system |
US3609227A (en) * | 1968-09-09 | 1971-09-28 | Ampex | Random access audio/video information retrieval system |
US3602891A (en) * | 1969-03-10 | 1971-08-31 | Univ Washington | Continuous transmission computer and multiple receiver system |
US3649749A (en) * | 1970-10-21 | 1972-03-14 | Rca Corp | Apparatus permitting reliable selection of transmitted television message information |
US3746780A (en) * | 1971-02-25 | 1973-07-17 | Mitre Corp | Video display system |
US3740465A (en) * | 1971-06-14 | 1973-06-19 | Rca Corp | Television frame storage apparatus |
US3743767A (en) * | 1971-10-04 | 1973-07-03 | Univ Illinois | Transmitter and receiver for the transmission of digital data over standard television channels |
-
1974
- 1974-01-17 US US434226A patent/US3889054A/en not_active Ceased
- 1974-07-24 CA CA205,518A patent/CA1017441A/en not_active Expired
- 1974-08-21 GB GB3682274A patent/GB1475373A/en not_active Expired
- 1974-12-10 CH CH1636874A patent/CH599632A5/xx not_active IP Right Cessation
- 1974-12-12 FR FR7440910A patent/FR2258664B1/fr not_active Expired
- 1974-12-24 BE BE151887A patent/BE823815A/xx not_active IP Right Cessation
-
1975
- 1975-01-09 DE DE2560513A patent/DE2560513C2/de not_active Expired
- 1975-01-09 DE DE2500571A patent/DE2500571C2/de not_active Expired
- 1975-01-15 NL NL7500445A patent/NL7500445A/xx not_active Application Discontinuation
- 1975-01-16 SE SE7500435A patent/SE402197B/xx not_active IP Right Cessation
- 1975-01-17 JP JP50007675A patent/JPS50104815A/ja active Pending
- 1975-01-17 ES ES433924A patent/ES433924A1/es not_active Expired
- 1975-01-17 IT IT19337/75A patent/IT1028417B/it active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696297A (en) * | 1970-09-01 | 1972-10-03 | Richard J Otero | Broadcast communication system including a plurality of subscriber stations for selectively receiving and reproducing one or more of a plurality of transmitted programs each having a unique identifying cone associated therewith |
DE2058681B2 (de) * | 1970-11-28 | 1973-09-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Im Fernsehmodus arbeitende Ein richtung zum Senden, Empfangen und Darstellen kodierter Informationen |
Also Published As
Publication number | Publication date |
---|---|
ES433924A1 (es) | 1976-11-16 |
AU7640274A (en) | 1976-06-17 |
FR2258664B1 (de) | 1980-06-27 |
US3889054A (en) | 1975-06-10 |
DE2500571C2 (de) | 1984-02-02 |
DE2500571A1 (de) | 1975-07-24 |
CA1017441A (en) | 1977-09-13 |
FR2258664A1 (de) | 1975-08-18 |
JPS50104815A (de) | 1975-08-19 |
CH599632A5 (de) | 1978-05-31 |
IT1028417B (it) | 1979-01-30 |
SE402197B (sv) | 1978-06-19 |
SE7500435L (de) | 1975-07-18 |
NL7500445A (nl) | 1975-07-21 |
BE823815A (fr) | 1975-04-16 |
GB1475373A (en) | 1977-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2560513C2 (de) | Verfahren zum authorisierten Empfang von im Fernsehmodus ausgesandten Informationen und Vorrichtung zur Durchführung des Verfahrens | |
DE2451008C2 (de) | Schaltungsanordnung zur Steuerung der Datenübertragung innerhalb einer digitalen Rechenanlage | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE1815078A1 (de) | Mikro-programmierte Datenverarbeitungseinrichtung | |
DE2747498C2 (de) | Anordnung zum Erfassen und Speichern von Unterschriften | |
DE2362111A1 (de) | Computergesteuertes video-kommunikationssystem | |
DE2023693A1 (de) | ||
DE1774682C3 (de) | Einrichtung zur sichtbaren Datenwiedergabe | |
DE2500668A1 (de) | Anordnung zum selektieren von rahmen in einem video-uebertragungssystem | |
DE3009308A1 (de) | Verfahren und anordnung zum uebertragen von datensignalen | |
DE1474021C3 (de) | Datenverarbeitungsanlage | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE3209530C2 (de) | Textdarstellungseinrichtung für ein Textverarbeitungssystem | |
DE2005806A1 (de) | Datenspeicherungs- und Sichtvorrichtung | |
DE3016123A1 (de) | Fehlerkorrektur fuer einen bild- und/oder textempfaenger | |
DE1900147B2 (de) | Anzeigeanordnung zur anzeige von durch daten bezeichneten zeichen auf dem anzeigeschirm einer anzeigebildroehre | |
DE2659679A1 (de) | Kopiergeraet mit einem steuerregister | |
DE2312461A1 (de) | Schaltungsanordnung zur verbindung einer datenverarbeitungseinheit mit einer vielzahl von uebertragungsleitungen | |
DE2744321A1 (de) | Bildschirmgeraet | |
DE1549681B1 (de) | Einrichtung zum optischen darstellen von zeichen | |
DE2006672C3 (de) | Datensichtgerät | |
DE2213953A1 (de) | Schaltungsanordnung zum darstellen von zeichen auf dem bildschirm eines sichtgeraetes | |
EP0304813B1 (de) | Serielle Schnittstelle | |
DE2848918C2 (de) | Anordnung zur Darstellung von Rechenergebnissen eines Rechners auf dem Bildschirm eines Fernsehempfängers | |
DE2625840A1 (de) | Radaranzeigesystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 2500571 |
|
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref country code: DE Ref document number: 2500571 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |