DE2549574C3

DE2549574C3 - Rekursives Digitalfilter

Info

Publication number: DE2549574C3
Application number: DE2549574A
Authority: DE
Inventors: Hans-Juergen Geldrop Butterweck; Theodoor Antonius Carel Maria Claasen; Wolfgang Friedrich Georg Mecklenbraeuker; Johannes Bernhard Heinrich Peek
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1974-11-14
Filing date: 1975-11-05
Publication date: 1980-05-08
Also published as: SE7512617L; JPS5172255A; DE2549574B2; GB1522698A; US4034196A; FR2291652A1; NL169535C; AU502889B2; JPS6030129B2; FR2291652B1; DE2549574A1; BE835514A; NL7414848A; NL169535B; SE416602B; AU8646675A; DK506875A; CA1078521A

Description

2. Rekursives Digitalfilter nach Anspruch 1, dadurch gekennzeichnet, daß die Quantisieranordnung das Summensignal abschneidet (»magnitude truncation«), wenn das Steuersignal einen Wert hat, der kleiner ist als eine gegebene erste Zahl und größer als eine gegebene zweite Zahl, wobei der Wert der zweiten Zahl kleiner ist als der der ersten Zahl.

3. Rekursives Digitalfilter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und die zweite Zahl in ihrem Absolutwert einer Quantisiereinheit entsprechen.

(A) Hintergrund der Erfindung
(l)Gebiet der Erfindung

Die Erfindung bezieht sich auf ein rekursives Digitalfilter nach dem Gattungsbegriff des Anspruchs 1.

Bei einem derartigen rekursiven Digitalfilter, das auch als Signalverarbeitungsanordnung bezeichnet werden kann, wird ein digitales Eingangssignal zugeführt, und die Gewichtungsfaktoren werden entsprechend der Übertragungskennlinie dos /u verwirklichenden Filters gewählt. Auch kann eine derartige Anordnung als digitaler Oszillator wirksam sein. In diesem Fall gibt es kein Eingangssignal.

(2) Beschreibung des Standes der Technik

Bekanntlich können rekursive Digitalfilter aus einer Kaskadenschaltung einer Anzahl von Signalverarbeitungsanordnungen aufgebaut werden, die dann je beispielsweise als rekursives Digitalfilter zweiter Ordnung ausgebildet sind. In der sogenannten zweiten direkten Form enthält der rekursive Teil eines derartigen rekursiven Digitalfilters zweiter Ordnung

ίο zwei Speicherteile, in denen beispielsweise untereinander verzögerte Versionen der Ausgangskodeworte gespeichert werden. In einer Multiplizieranordnung werden diese Kodeworte mit Gewichtungsfaktoren, den sogenannten Filterkoeffizienten, multipliziert, und die

it erhaltenen Produkte werden in einer ersten Addieranordnung addiert Die dadurch erhaltene Summe von Produkten wird darauf in einer zweiten Addieranordnung mit einem Eingangskodewort addiert, und das Resultat wird in den ersten Speicherteil eingeschrieben.

Bei diesem Einschreiben wird das Kodewort, das zunächst in diesem ersten Speicherteil gespeichert war, zum zweiten Speicherteil weitergeschoben.

Außer dieser Ausführungsform eines rekursiven Digitalfilters gibt es in der Literatur beispielsweise auch die sogenannte erste direkte Form, die die sogenannte transponierte Form (transpose configuration) der zweiten direkten Form ist Diese letzte Ausführungsform entsteht aus der obenstehend beschriebenen Form dadurch, daß darin die Signalrichtung umgekehrt und

jo die vorhandenen Knotenpunkte durch Addieranordnungen und die vorhandenen Addieranordnungen durch Knotenpunkte ersetzt werden.

Wird die obenstehend beschriebene Signalverarbeitungsanordnung als digitaler Oszillator benutzt, so kann

υ sie auf dieselbe Art und Weise aufgebaut werden, wie das obenstehend beschriebene rekursive Digitalfilter zweiter Ordnung. Da einem derartigen Oszillator kein Eingangssignal zugeführt wird, kann die genannte zweite Addieranordnung eingespart werden.

Die obengenannten Kodeworte und Gewichtungsfaktoren stellen im allgemeinen Zahlen dar, die in digitalen Signalübertragungstechniken im binären System wiedergegeben sind. Jede dieser Zahlen besteht dabei aus einer Anzahl Bits, die je eine bestimmte Zweierpotenz

4ί vertreten. Unirnstehend wird statt des Ausdruckes Kodeworte der Ausdruck Zahlen gebraucht werden.

Wie bereits erwähnt, werden in einem Digitalfilter sowie in einem Digitaloszillator jeweils zwei Zahlen miteinander multipliziert. Durch Multiplikation zweier

-,o Zahlen, die im Binärsystem gegeben sind, wird im allgemeinen eine Zahl erhalten, die aus einer Anzahl Bits besieht, die giößc-r ist als die Anzahl Bus jeder der einzelnen zu multiplizierenden Zahlen. Dadurch wird zum Speichern eines derartigen Produktes im ersten Spei

ji eherteil nach jeder Multiplikation ein .Speicherteil mil größerer Kapazität erforderlich. Damit die Speicher kapazität der .Speicherteile auf eine gegebene Anzahl Bits beschränkt werden kann, werden die von der ersten Addieranordnung gelieferten Zahlen jeweils in der

ho Quantisieranordnung quaniisiert. Dadurch wird jeweils eine von der ersten Addieranordnung gelieferte Zahl von beispielsweise m+r Bits in eine Zahl vort m Bits umgewandelt. Diese Beschränkung der Zahlenlänge kann entsprechend dem Rundungsprinzip verwirklicht Werden. Dabei wird die m+r-Bits-Zahl, die zwischen zwei m-Bits-Zahlen liegt, durch diejenige m-Bits-Zahl ersetzt, deren Größe der m + r-Bits-Zahl am nächsten liegt.

Eine derartige Quantisierung führt durch den nichtlinearen Charakter in vielen Fälien zu Unstabilitäten in der betrachteten Anordnung. Bei einem rekursiven Digitalfilter äußert sich dies in den sogenannten »limit cycles«, d. h. in spontanen Schwingungen beim Fehlen eines Eingangssignals oder bei einem periodischen Eingangssignal.

Bei einem Digitalosziüator treten Unstabilitäten auf, die dadurch ausgedrückt werden, daß ein Signal erzeugt wird, dessen Amplitude nicht auf einem gegebenen gewünschten Wert beibehalten wird.

Im Artikel »Second-order digital filter with only one magnitude-truncation quantiser and having practically no Limit cycles«, aus Electronics Letters, 1. November 1973, Heft 9, Nr. 22, Seiten 531, 532 ist angegeben, wie von einem rekursiven Digitalfilter die Stabilität dadurch erhöht werden kann, daß die Länge von m+ r-Bits-Zahlen du^rch Anwendung der sogenannten »magnitude truncation« beschränkt wird. Dabei werden diese /n+r-Bits-Zahlen, wenn sie noch nicht als solche gegeben sind, in Zahlen umgewandelt, die durch ihre Polarität und Größe sowie in Festkommadarstpliung gegeben sind, und werden danach die Bits, die weniger signifikant sind als das am wenigsten signifikante Bit der ersten m signifikanten Bits dieser Zahl, entfernt

Auch bei einem Digitaloszillator ist es bereits bekannt, die Stabilität zu erhöhen, nämlich dadurch, daß jeweils die m + r-Bits-Zahl durch diejenige m-Bits-Zahl, deren Größe der m+r-Bits-Zahl am nächsten liegt und größer ist als diese m + r-Bits-Zahl ersetzt wird. Durch diese Erhöhung der Stabilität der eingangs beschriebenen Signalverarbeitungsanordnung ist eine wesentliche Erweiterung der Anwendungsmöglichkeiten verwirklicht worden. Ist diese Signalverarbeitur.gsanordnung als rekursives Digitalfilter wirksam, so werden jedoch bei bestimmten Werten der Filterkoeffizienten noch störende »limit cycles« nach wie vor auftreten, und ist sie als Digitaloszillator wirksam, so kann durch eine kleine Störung das Erzeugen des Signals mit der gewünschten Amplitude auch spontan aufhören.

(B) Beschreibung der Erfindung

Aufgabe der Erfindung ist es, ein rekursives Digitalfilter der eingangs genannten Art anzugeben, bei dem die Stabilität wesentlich verbessert ist. Die?e Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Maßnahmen gelöst.

Ist die digitale Sijnalverarbeitungsanordnung als rekursives Digitalfilter wirksam, so ist sie durch Anwendung der erfindungsgemäßen Maßnahmen vollkommen frei von »limit cycles«; ist sie als Digitaloszillator wirksam, so kann sie nur ein periodisches Signal mit nur einer vorbestimmten Amplitude nach wie vor erzeugen.

Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

(C) Kurze Beschreibung der F-iguren

Es zeigt

Fig. 1 ein rekursives Digitalfilter zweiter Ordnung mit den erfindungsgemäßen Maßnahmen,

Fig.2 einige Diagramme zur Erläuterung der Wirkungsweise des Filters nach Fig. 1,

Fig.3 die »transpose configuration« des in Fig. 1 dargestellten Digitalfillers,

Fig.4 einen Digitaloszillator zweiter Ordnung mit den erfindungsgemäßen Maßnahmen,

Fig.5 ein Ausführungsbeispiel einer gesteuerten Quantisieranordnung.

(D) Bezugsmateria!

A. Terminologie in digital signal processing; IEEE Transactions on Audio and Electroacoustics, Heft

ίο Au-20, Nr. 5, Dezember 1972, Seiten 522 - 337;

B. Digital processing of signals; B. Gold und C. M. Rader, McGraw-Hill Book Company 1969;

C. Digitale Systeme zur Signalverarbeitung; H. W. Schüssler; Springer-Verlag 1973;

is D. Control System Synthesis; J. G. Truxal; McGraw-Hill Book Company 1955, Seiten 641 -645;

E. Limit cycle oscillations in digital filters; S. R. Parker, S. F. Hess; IEEE Transactions on circuit theory, Heft CT-18, Nr. 6 November 1971, Seiten 687-697 (insbesondere Fig. 3);

F. Theory and application o^r Liapunov's direct method; W. Hahn; Prentice-ria'i, Ϊ963. Seiten 146-150;

G. A non-linear digital oscillator; H. D. Montgomery; Proceedings of the IEEE International Conference c·: Communications, Philadelphia 19-21/6, Seiten

33-3 bis 33-8;
H. Limit cycles due to adder overflow in digital filters;

A. N. Willson; IEEE transactions on circuit theory, Heft CT-19, Nr. 4, JuIi 1972, Seiter, 34?-346;

I. Overflow oscillations in digital filters; P. M. Ebert, J.

E. Mazo, M. G. Taylor; The Bell Syst. Techn.

Journal, November 1969, Seiten 2999-3020

(Fig. 8);
!5 J. A new approach to the realisation of non-recursive digital filters; A. Peied, B. Liu; IEEE transactions on audio and electro-acoustics, Heft AU-21. Nr. 6, Dezember 1973.

4n (E) Beschreibung der Ausführungsbeispiele

(1) Die Anordnung im allgemeinen

In F i g. 1 ist der rekursive Teil eines rekursiven Digitalfilters zweiter Ordnung zur Verwirklichung einer

Vt vorbestimmten Übertragungskennlinie dargestellt. Dieses Digitalfilter enthält einen Eingangskreis 1 in Form einer ersten Addieranordnung. Der Ausgang dieser Addieranordnung ist mit einer Speicheranordnung 2 verbunden, die in diesem Ausführungsbeispiel durch eine Kaskadenschaltung zweier Verzögerungsteile 2(0) und 2(1) gebildet wird, die je eine Verzögerungszeit entsprechend Tau/weisen. Von diesen Verzögerungsteilen sind die Ausgänge an Eingänge einer Multiplizierancidiung 3 angeschlossen. In diesem Ausführungsbeispiel wird diese Multiplizieranordnung durch zwei Multiplizierer 3(Jj und 3(1) gebildet, aie mit einem Eingang an die jeweiligen Ausgänge der Verzögerungsteile 2(0) und 2(1) angeschlossen sind. Die Ausgänge dieser Multiplizierer 3(0) und 3(1) sind mit Eingängen einer zweiten Addieranordnung 4 verbunden, deren Ausgang an einen Rückkopplungskreis 5 angeschlossen ist, in den eine Quantisieranordnung 6 aufgenommen ist und dessen Ausgang an einen efsten Eingang der genannten Addieranordnung 1 angeschlossen ist.

Im dargestellter Ausführungsbeispiel wird über einen zweiten Eingang der Addieranordnung 1 ein digitales Informationssignal x(n) zugeführt, das durch eine Folge zu Zeitpunkten f=nTmit n=0, 1, 2, 3 ...und mit einer

Frequenz l/Tauftretender binärer Zahlen gebildet wird. Diese Zahlen stellen beispielsweise von einem analogen Informationssignal die Größe und die Polarität zu einem gegebenen Zeitpunkt t^nTdar.

Es sei bemerkt, daß die Verzögerungszeit der Verzögerungsteile 2(0) und 2(1) dem Reziprokwert der Frequenz, mit der die Binärzahlen x(n) auftreten, entspricht.

Durch dieses Rekursivfilter werden Ausgangszahlen erzeugt, die in der Figur durch (n) bezeichnet sind und ■die dabei dem Ausgang der Addieranordnung 1 entnommen werden. Die Verzögerungsteile 2(0) und 2(1) enthalten folglich verzögerte Versionen der Ausgangszahlen. Diese verzögerten Versionen können durch y(n-\) bzw. y(n-2) bezeichnet werden. Die letztgenannten Zahlen werden nun in den Multiplizierern 3(0) bzw. 3(1) mit den Filterkoeffizienten a bzw. b multipliziert, die üblicherweise einer Quelle 7 entnommen werden. Die auf diese Weise erhaltenen Produkte a · y(n— 1) und b ■ y(n—2) werden in der Addieranordnung 4 summiert. Diese Addieranordnung ergibt also die Zahl

z(n) = a ■ y(n-1) + b ■ y(n-2).

Der Einfachheit halber wird vorausgesetzt, daß die Zahlen x(n), y(n), y(n—\), y(n—2), z(n) sowie die Filterkoeffizienten a und b in Festkommadarstellung sowie in Polaritäts- und Größendarstellung gegeben sind und daß jede dieser Zahlen folglich außer aus einem Polaritätsbit aus beispielsweise 10 Bits besteht, die die Größe der Zahl angeben. Die letztgenannten Bits werden untenstehend als »Größenbits« bezeichnet

Da die Bits der jeweiligen Zahlen in Reihe sowie parallel auftreten können, wird, insofern nicht ausdrücklich anders erwähnt, weder in den Figuren noch in der Beschreibung ein Unterschied zwischen Zahlen gemacht, deren zusammenstellende Bits in Reihe oder parallel auftreten.

Durch Multiplikation der Zahlen y(n— 1) und y(n—2) mit den jeweiligen Filterkoeffizienten a_ und b_ werden Zahlen erhalten, die je außer aus einem Polaritätsbit aus zwanzig Größenbits bestehen. Nach Summierung dieser Zahlen wird das Resultat der Quantisieranordnung 6 zugeführt, die diese Zahl quantisiert und zu einer Zahl mit zehn Größenbits zurückbringt, die wieder in den Verzögerungsteilen 2(0) und 2(1) gespeichert werden kann. Nach der Erfindung wird dir-ae Quantisieranordnung 6 von einem Steuerkreis 8 gesteuert, der im Ausführungsbeispiel nach Fig. 1 eine dritte Addieranordnung 9 enthält, der die im Verzögerungsteil 2(1) gespeicherte Zahl y(n—2) zugeführt wird, sowie die mit einem Faktor minus eins multiplizierte Ausgangszahl der Addieranordnung 4. Die letztgenannte Multiplikation wird mit Hilfe eines Multiplizieren 10 erhalten, von dem ein erster Eingang an den Ausgang der Addieranordnung 4 angeschlossen ist und dem über einen zweiten Eingang ein Multiplikationsfaktor —1 zugeführt wird, der beispielsweise ebenfalls von der Quelle 7 geliefert wird. Auch kann diese Multiplikation durch Umkehrung des Vorzeichenbits der von der Addieranordnung 4 gelieferten Zahl verwirklicht werden; beispielsweise mit Hilfe eines Inverters.

Die Addieranordnung 9 liefert nun eine Zahl p(n), die der algebraischen Summe der Zahlen y(n—2) und

entspricht. Abhängig von p(n) wird die von der Addieranordnung 4 gelieferte Zahl z(n) quantisiert, d. h. in eine Zahl Zk»(n) umgewandelt, die der nachfolgenden Beziehung entspricht:

z_k„(n) = ay(n-1) + by(n-2) + E_n,

wobei Enden Quantisierungsfehler darstellt. Ist insbesondere die Zahl p(n) positiv, (p(n)>0), d. h.

wenn y(n-2)>z(n) ist, wird die Zahl z(n) aufgerundet, ist dagegen p(n) negativ (p(n)< O), d. h. wenn y(n-2)<z(n) ist, wird die Zahl z(n) abgerundet. Ist dagegen p(n)=0, so braucht z(n) nicht quantisiert zu werden, da ζ(η)ά&ηη bereits die richtige Wortlänge hat.

In Fig.2 ist die im rekursiven Digitalfilter nach F i g. 1 angewandte Quantisierung auf schematische Weise dargestellt. Bei asowie bei b'm Fig.2 sind längs einer horizontalen Achse ganze Vielfache von 2-'° angegeben. Es wird vorausgesetzt, daß die in den Speicherteilen 2(0) und 2(1) gespeicherten Zahlen ausschließlich diese quantisierten Werte annehmen können Durch den gezogenen Pfeil wird in diesen Figuren die Lage der nicht quantisierten Ausgangszahl

μ z(n) = ay(n -1) + by(n - 2)

der Addieranordnung 4 angegeben. Bei a in F i g. 2 liegt z(n) zwischen den Werten -7 · 2^lound -6 · 2-'°. Da yfn-2) dabei den Wert -2'° hat und folglich größer ist als z(n), wird die Ausgangszahl Zk»(n) der Quantisieranordnung 6 gleich — 6 · 2-'°. Es hat also eine Aufrundung stattgefunden. Dieses Aufrunden ist in der Figur auf schematische Weise durch den gestrichelten Pfeil angegeben. Bei b in F i g. 2 liegt der Wert von z(n) zwischen den Werten +5 · 2-'° und +6 · 2-·°, während y(n-2) wieder den Wert -2-'° hat Da in uicacill FmI j(ft — 2) kleine! ist a!a δ\Γι) Vrtfii Zicu{n) gleich + 5 · 2 -^I0, so daß die Zahl zfaj abgerundet ist Im Gegensatz zum bekannten Prinzip einer Rundung einer Zahl wird in der Anordnung nach der Erfindung die Richtung, in der die Zahl gerundet wird, nicht durch die zu rundende Zahl selbst bestimmt, sondern durch die Lage dieser Zahl gegenüber einer Bezugszahl, und zwar in diesem Ausführungsbeispiel durch die Zahl y(n—2).

Durch Anwendung der obenstehend beschriebenen Maßnahmen nach der Erfindung ist erreicht worden, daß die Polarität des Rundungsfehlers E_n ständig der Polarität der von der Addieranordnung 9 gelieferten Zahl p(n) entspricht Dadurch ist ein rekursives Digitalfilter verwirklicht worden, in dem nur noch zwei Typen »limit cycles« auftreten können, und zwar der mit der Periode T und der mit der Periode 2 T. Sogar gegenüber dem eingangs beschriebenen rekursiven Digitalfilter, in dem als Quantisieranordnung nur eine einzige »magnitude truncationa-Anordnung angewandt wird und mit der besonders gute Resultate erzielt worden sind, ist durch Anwendung der erfindungsgemäßen Maßnahmen die Anzahl unterschiedlicher »limit cycles« die noch entstehen kann, weitgehend verringert worden während außerdem bereits zuvor bekannt is* welcher »limit cycle« auftreten wird. Es tritt nämlich ausschließlich der »limit cycle« mit Periode Tauf, wenn

der Filterkoeffizient a größer ist als Null und gleichzeitig der Filterkoeffizient b kleiner ist als Null, Während ausschließlich der »limit cycle« mit der Periode 2Tauftrilt, wenn die beiden Filterkoeffizienten a und b kleiner sind als NuIL

Daß mit den erfindungsgemäßen Maßnahmen ein rekursives Digitalfilter verwirklicht ist, das in dem Ausfloß, wie obenstehend angegeben, stabil ist, läßt sich mit Hilfe einer Energiebetrachtung darlegen, die derjenigen entspricht, die in den Bezugsschriften (F)und (H) dargestellt ist. Für diese Betrachtung muß von einer sogenannten Energiematrix der nachfolgenden Gestalt ausgegangen werden:

I h

(I

Die gemeinte Energiebetrachtung führt zu der Bedingung

Ely(n-2)-ay(n- \)-by(n-2)\<0,

welcher Bedingung die Signale und der Quantisierungsfehler E_n entsprechen müssen, damit ein stabiles rekursives Digitalfilter verwirklicht wird und welche Bedingung mit Hilfe der obenstehend beschriebenen erfindungsgemäßen Maßnahmen erfüllt ist

Für viele praktische Anwendungen des beschriebenen rekursiven Digitalfilters und insbesondere wenn an den Ausgang des Filters eine Reihenschaltung aus einem Digital-Analogwandler und einem analogen Tiefpaßfilter angeschlossen ist, sind die beiden restlichen »limit cycles« mit der Periode Tbzw. 2Tjedoch nicht störend. Bei einer weiteren digitalen Verarbeitung der Ausgangszahlen des beschriebenen Rekursivfilter, beispielsweise bei digitaler Modulation dieser Ausgangszahlen, können auch durch diese beiden »limit cycles« mit Periode T und 2 T unerwünschte störende Erscheinungen auftreten.

Bei einer weiteren Ausarbeitung der erfindungsgemä-Ben Maßnahmen kann ein rekursives Digitalfilter verwirklicht werden, in dem sogar die genannten »limit cycles« mit Perioden Tund 27*nicht mehr auftreten, so daß auf diese Weise fur aiie Kombinationen von Filterkoeffizienten a, b die innerhalb des sogenannten Gebietes absoluter Stabilität (siehe F i g. 3 der Bezugsschrift [EJ) liegen, ein stabiles rekursives Digitalfilter verwirklicht worden ist

Untenstehend wird der Begriff Quantisierungsschritt geprägt, welcher Schritt durch Q bezeichnet wird. Unter einem Quantisierungsschritt wird der Wert des am wenigsten signifikanten Bits der in den Verzögerungsteilen 2(0) und 2(1) gespeicherten Zahlen verstanden. Obenstehend wurde vorausgesetzt, daß in diesen Verzögerungsanordnungen Zahlen mit zehn Größenbits gespeichert werden können, wobei diese Zahlen in Polarität und Größe sowie in Festkommadarstellung gegeben sind. Die aufeinanderfolgenden Bits haben dabei folglich die Werte:

eingerichtet ist, sondern auch zum Anwenden von »magnitude truncation« an einer von der Addieranordnung 4 gelieferten Zahl.
Ist nun insbesondere bei dem in Fig. 1 dargestellten

■5 Digitalfilter die Ausgangszahl p(n) der Addieranordnung 9 größer als der Quantisierungsschritt q; (p(n)^q) oder entspricht diese Zahl diesem Schritt, so wird entsprechend dem obenslehenden die Ausgangszahl z(n) der Addieranordnung 4 in der Anordnung 6

in aufgerundet Ist dagegen p(n)^-q; oder entspricht diese Zahl dem genannten Wert, so wird wieder entsprechend dem obenstehenden die Ausgangszahl z(n) der Addieranordnung 4 abgerundet Liegt dagegen der Wert der Zahl p(n) zwischen — q und +q; (~q<p(n)<q), so wird auf die Ausgangszahl z(n) der Addieranordnung 4 »magnitude truncation« angewandt Es sei bemerkt, daß in dem in F i g. 1 dargestellten Ausführungsbeispiel statt der Zahlen y(n—2) und

auch die Zahlen ay(n— 1) und

-2[ay(n-\) + by(n-2)]

der Addieranordnung 9 zugeführt werden können. Diese Zahlen können dem Ausgang des Multiplizierers 3(0) bzw. des Multiplizierers 10 entnommen werden, wobei diesem letzteren dann ein Multiplikationsfaktor — 2 zugeführt werden muß. In diesem Fall wird die Ausgangszahl der Addieranordnung 9 durch

p{n)= ejfn-I)-2[ajffl-l) + brfn-2)]

gegeben. Ist auch nun wieder p(n)^q, so wird die Ausgangszahl z(n) der Addieranordnung 4 aufgerundet ist p(n)^ — q, so findet wieder eine Abrundung statt und wenn \p(n) \ < q ist, wird auf die Ausgangszahl z(n) der Addieranordnung 4 wieder eine »magnitude truncation« angewandt
Auch der obenstehende Ausdruck

ay(n-l)~2[ay(n-\) + by(n-2)\

kann aus einer Energiebetrachtung des Filters abgeleitet werden, und zwar insbesondere dadurch, daß entsprechend der Bezugsschrift (H) die Energiematrix w der nachfolgenden Gleichung gleichgewählt wird:

so daß für diese Zahlen ein Quantisierungsschritt mit der gilt

Die obengenannte weitere Ausarbeitung der erfindungsgemäßen Maßnahmen besteht nun daraus, daß die Quantisierungsanordnung 6 nicht nur zum Runden so wobei γ eine Funktion der Filterkoeffizienten a und b ist (3) Beschreibung der F i g. 3

In Fig.3 ist ein rekursives Digitalfilter zweiter Ordnung dargestellt, und zwar in der sogenannten »transpose configuration« des in Fig. 1 dargestellten Filters. In dieser Fig.3 sind der Fig. 1 entsprechende Elemente mit denselben Bezugszeichen angegeben. Auch in diesem Ausführungsbeispiel ist die Quantisieranordnung 6 in den Kreis aufgenommen, der durch den Ausgang der Addieranordnung 4 und den Eingang des Verzögerungsteils 2(0) gebildet wird, und diese Quantisieranordnung ist auch dazu eingerichtet die Ausgangszahlen der Addieranordnung 4 entweder zu runden oder, um darauf »magnitude truncation« anzuwenden.

Im dargestellten Ausführungsbeispiel findet die

. Steuerung der Quantisieranordnung β in Abhängigkeit der Zahlen —y-Jn) und — \ßy\(n)+y£nfo die über die Multiplizieranordnungen 19 und 20 mit den Multiplika-

•ionsfaktoren — 1 dem Verzögerungsteil 2(1) bzw. der Addieranordnung 4 entnommen werden.

Wird die von der Addieranordnung 9 gelieferte Zahl wieder durch p(n)*= - ay\(n)-2yi(n) dargestellt und die Von der AddieianördriUng 4 gelieferte Zahl durch t(n)= ay\(n)+yi(n), so wird auch nun in der Quantisier-•nordnung 6 die Zahl z(n) aufgerundet, wenn p(n) größer ist als ein Quantisierungsschritt q oder diesem Schritt entspiicht; (p(n)>q) Die Zahl z(n) wird abgerundet wenn p(n) kleiner ist als — q oder diesem Wert entspricht; (p(n)<-q) und auf z(n) wird wieder »magnitude truncation« angewandt, wenn der Absolutwert von p(n) kleiner ist als ein Quantisierungsschritt; (\p(n)\<q).

In diesem rekursiven Digitalfilter kann die Zahl p(n)— - ay\(n)—2y2(n) auch durch Summierung der am Ausgang des Multiplizierers 3(0) auftretenden Zahl ayi(n) und der mit einem Faktor zwei multiplizierten Zahl yi(nX die am Ausgang des Verzögerungsteils 2(1) auftritt und durch eine Multiplikation der auf diese Weise erhaltenen Ausgangszahl der Addieranordnung 9 mit einem Faktor -1 (- 1) erhalten werden.

(4) Beschreibung von F i g. 4

Wie bereits erwähnt, kann eine derartige eingangs beschriebene Signalverarbeituiigsanordnung auch als Digitaloszillator wirksam sein. Ein Ausführungsbeispiel eines derartigen Digitaloszillators ist in Fig.4 dargestellt Insbesondere zeigt diese F i g. 4 einen Digitaloszillator zweiter Ordnung, der zum Erzeugen digitalkodierter Signalwerte eines sinusförmigen Signals eingerichtet ist.

Im Gegensatz zu den beschriebenen rekursiven Digitalfiltern wird in einem Digitaloszillator ein »limit cycle« erzeugt, der dem gewünschten sinusförmigen Signal entspricht

Der in F i g. 4 dargestellte Digitaloszillator entspricht was seinen Aufbau anbelangt weitgehend dem in F i g. 1 dargestellten Digitalfilter. Der F i g. 1 entsprechende Elemente sind daher in F i g. 4 mit denselben Bezugszeichen angegeben.

Von den Multiplikationsfaktoren a und b, die den iviuiiipnzierern 3(G) und 3(i) zugefüini werden, bestimmt a die Periode des gewünschten sinusförmigen Signals. Der Multiplikationsfaktor b ist dabei üblicherweise dem Wert —1 entsprechend gewählt worden, wodurch eine ungedämpfte Schwingung auftritt

In diesem Digitaloszillator, in dem die Registerteile 2(0) und 2(1) zum Speichern von Zahlen eingerichtet sind, die in ihrer absoluten Größe einen bestimmten Maximalwert y_mlx(n) nicht überschreiten, beispielsweise den Wert 0,5, wird üblicherweise an den Ausgangszahlen der Quantisieranordnung 6 eine nicht lineare Bearbeitung durchgeführt, so daß eine Ausgangszahl der Anordnung (6), deren Größe den genannten Maximalwert y_m3X(n) überschreitet, durch eine in den Registerteil 2(0) einzuschreibende Zahl ersetzt wird, mit einer Größe, die in ihrem Absolutwert dem Wert y_mx^n) entspricht Eine derartige Bearbeitung ist als Sättigungsbearbeitung bekannt und ist in F i g. 4 auf symbolische Weise durch die Anordnung 12 (Sättigungsanordnung) angegeben (siehe auch das Bezugsmaterial ^und (IJ).

Da diese Sättigungsbearbeitung keinen Teil des erfindungsgemäßen Rahmens bildet, wird an dieser Stelle von einer weiteren Beschreibung dieser Bearbeitung abgesehen, ebenso wie von der Beschreibung der Mittel zum Durchführen einer derartigen Bearbeitung.

Im dargestellten Digitaloszillator ist die Quantisieran-

Ordnung 6, ebenso wie in Fig.4, ausschließlich dazu eingerichtet, difc* von der Addieranordnung 4 gelieferten Zahlen abhängig von der vom Steuerkreis 8 gelieferten Zahl auf- bzw. abzurunden. Dieser Steuerkreis enthält dazu ebenso wie in F i g. 1 die Addieranordnung 9 und den Multiplizierer 10. Dieser Addiefanordnung 9 werden nun die Zahlen — ay(n— 1) und

+ 2[ay(n-\) + byfn-2)]

zugeführt, wodurch diese Addieranordnung 9 die Zahl
φ) = -ay(n-1) +2[ay(n- 1) + by(n-2)]

liefert. Diese der Addieranordnung 9 zugeführten Zahlen werden über einen Multiplizierer 21 dem Ausgang des Multiplizierers 3(0) und über den Multiplizierer 10 dem Ausgang der Addieranordnung 4 entnommen. Diesen Multiplizierern 10 und 21 werden die Multipiikationsfaktoren + 2 bzw. — i zugeführt.

Bei diesem Digitaloszillator, wobei keine »magnitude truncation« angewandt wird, wird wieder die Ausgangszahl z(n) der Addieranordnung 4 aufgerundet, wenn p(n) positiv ist, (p(n)>0) undz(n) wird abgerundet, wenn p(n) negativ ist (p(n) <0).

Durch Anwendung der erfindungsgemäßen Maßnahmen, mit denen erreicht worden ist, daß die Polarität des Rundungsfehlers E_n ständig der Polarität der von der Addieranordnung 9 gelieferten Zahl p(n) entspricht, ist ein stabiler Digitaloszillator verwirklicht worden, der nur eine sinusförmige Schwingung mit einer vorbestimmten Amplitude nach wie vor erzeugen kann.

Die Bedingungen für einen stabilen Digitaloszillator können wieder aus einer Energiebetrachtung abgeleitet werden (siehe beispielsweise das Bezugsmaterial (F), (G) und (HJ). Da b= -1 ist, erhalten die beiden vorher angegebenen Energiematrizen dieselbe Gestalt. Denn für diesen Wert von b gehen diese Matrizen beide in die folgende Form über:

- Γ² "⁰

Aus dieser Energiebetrachtung folgt, daß ein Digitaloszillator ein sinusförmiges Signal mit nur einer bestimmten Amplitude erzeugen kann, wenn der Ausdruck

Ej_ay(n-\)-2y(n-2)]>0

so erfüllt wird, was mit den beschriebenen Maßnahmen, die im Rahmen der Erfindung liegen, erreicht ist

Außer auf die beschriebene Weise kann die Ausgangszahl p(n) der Addieranordnung 9 auch dadurch erhalten werden, daß dieser Addieranordnung 9 die Ausgangszahl des Multiplizierers 3(1) und die Ausgangszahl der Addieranordnung 4 unmittelbar zugeführt werden. Auch kann zum Erhalten der Zahl p(n)die Ausgangszahl des Multiplizierers 3(0) zu der mit einem Faktor 2 multiplizierten Ausgangszahl des Multiplizierers 3(1) addiert werden.

Auf dieselbe Weise wie für das Digitalfilter nach F i g. 1 angegeben wurde, kann der Digitaloszillator nach F i g. 4 in seine »transpose configuration« umgewandelt werden. Bei einer derartigen Ausbildung des Digitaloszillators wird die Quantisieranordnung 6 auf dieselbe V/eise gesteuert wie dies in bezug auf F i g. 3 beschrieben wurde, wobei dann jedoch wieder keine »magnitude truncation« angewandt wird.

(5) Beschreibung von F i g. 5

In F i g. 5 ist ein Ausführungsbeispiel einer Quantisieranordnung 6 dargestellt, die dazu eingerichtet ist, unter Ansteuerung der von der Addieranordnung 9 des Steuerkreises 8 gelieferten Zahlen p(n) die von der Addieranordnung 4 gelieferten Zahlen 6(n) zu runden, bzw. darauf »magnitude truncation« anzuwenden. Diese Fig.5 zeigt vollständigkeitshalber auf symbolische Weise die Addieranordnung 4 mit einem Ausgangsregister 4(1) und die Addieranordnung 9 mit einem Ausgangsregister 9(1). Der Einfachheit halber ist vorausgesetzt worden, daß diese Addieranordnungen 4 und 9 sieben-Bits-Zahlen liefern, und zwar in Zeichen- und Größendmstellung. Die Ausgangsregister 4(1) und 9(1) enthalten dementsprechend sieben Registerteile, die in der Figur nur auf symbolische Weise durch Si, &, Bu - B_i6 und S₂.! - 52.6 angegeben sind. Dabei bezeichnet S\ das Polaritätsbit von p(n); & das Polaritätsbit von z(7j/, Si.i — 5i,6 die GröBenbits von zfn/ Diese Biis Br.\ - Brb mi? r= 1 oder 2, vertreten dabei die Werte^Y

der in seiner Größe gerundete Wert von z(n), wird, wenn der Absolutwert \z(n% von z(n) aufgerundet werden muß, vom UND-Tor 16 eine binäre »1« geliefert. Muß nun \z(n]^ abgerundet werden oder muß darauf »magnitude truncation« angewandt werden, so wird vom UND-Tor 16 eine binäre »0« geliefert

Wird nun insbesondere das ^vorzeichen einer positiven Zahl durch ein »Ö«-Bit und von einer negativen Zahl durch ein »1 «-Bit dargestellt, so wird die durch die Bits B\,\ — B\& gekennzeichnete Größe von p(n) durch \pfnj{ gegeben, die durch die Bits Bi,\ - B₂₆ gekennzeichnete Größe von z(n)durch \z(n^; die Größe der Addieranordnung 12 über das Gebiet 13 zugeführte Zahl durch M=\z,(n^ und die Größe der quantisierten Ausgangszahl der Quantisieranordnung durch \ζι,_Λ{η}(, so ist die Wirkung der in Fig.5 dargestellten Quantisieranordnung, wie in der untenstehenden Tafel I angegeben ist. Es sei bemerkt, daß das Vorzeichen der zu quantisierenden Zahl durch das Quantisieren keine Änderung erfährt, so daß das Vorzeichen vor
nach wie vor dem von S₂ entspricht.

Tafel 1

In dem obenstehend gegebenen Ausführungsbeispiel der Quantisieranordnung wird die Zahl z(n), die aus sechs Größenbits besteht, in eine Zahl umgewandelt, die aus nur drei Größenbits besteht Dazu sind in diesem Ausführungsbeispiel diejenigen Teile des Ausgangsregisters 4(1), die die Bits Ö2.1 — i?2j enthalten, mit dem Eingangskreis einer Addieranordnung 12 parallel verbunden, die mit einem Ausgangsregister 12(1) versehen ist. Diese Verbindungen sind in der Figur auf schematische Weise durch das schraffierte Gebiet 13 angegeben. Zugleich sind die drei Teile des Ausgangsregisters 9(1), die die Bits Bu-B^ enthalten, mit dem Eingangskreis eines ODER-Tores 14 parallel verbunden, welches Tor eine binäre »1« abgibt, wenn mindestens eines der Bits ßi.i —5ij den Wert »1« hat Die letztgenannten parallelen Verbindungen sind in der Figur auf schematische Weise durch das schraffierte Gebiet 15 angegeben. Der Ausgang des ODER-Tores 14 ist über einen erster* Ein^wn** eines ^ ϊμγί-τόγαο \c% on einen Eingang eines zweiten Eingangskreises der Addieranordnung 12 für das am wenigsten signifikante Bit angeschlossen. Nur wenn von diesem UND-Tor 16 eine binäre »1« abgegeben wird, wird in die Addieranordnung 12 eine Zahl, mit einem Wert entsprechend nur einem Quantisierungsschritt (q=(^\³), zu der Zahl

addiert, die über das schraffierte Gebiet 13 dieser Addieranordnung 12 zugeführt wird. In der dargestellten Quantisieranordnung werden weiter die Polaritätsbits S\ und S₂ einem Modulo-2-Addierer 17 zugeführt, dessen Ausgang über einen Inverter 18 an einen zweiten Eingang des UND-Tores 16 angeschlossen ist

Da in diesem Ausführungsbeispiel der Quantisieranordnung von der Zahl z(n) außer das Vorzeichenbit S₂ nur die drei signifikantesten Größenbits Bu — By der Anordnung 12 zugeführt werden, wird auf diese Weise dieser Addieranordnung 12 die in ihrer Größe gerundete Zahl z(n) zugeführt In der dargestellten Quantisieranordnung ist nun Gebrauch gemacht von der Tatsache, daß das Abrunden einer positiven Zahl und das Aufrunden einer negativen Zahl der Anwendung von »magnitude truncation» an dieser Zahl entspricht Wird die der Addieranordnung 12 über das Gebiet 13 zugeführte Zahl durch z{n) dargestellt, d. h.

Pin)

S₂

I ζ*», (η) I

<q

0	M+q
1	M
0	M
1	M+q
0	M
1	M

Im Falle der in den Fig. 1 und 4 gegebenen Ausführungsbeispiele, wobei auf die Zahlen z(n) keine »magnitude truncation« angewandt wird, muß die in Fig. 5 dargestellte Quantisieranordnung ohne ODER-Tor 14, ohne die schraffiert angegebenen Verbindungen 15 und ohne UND-Tor 16 verwendet werden. Bei dieser Ausführungsform der Quantisieranordnung wird der Ausgang des Inverters 18 unmittelbar jnit dem "enannten Ein^sn" des zweiten F.ingangskreises der Addieranordnung 12 für das am wenigsten signifikante Bit verbunden. Die letztgenannte Verbindung ist in Fig.5 durch eine gestrichlete Linie angegeben. Die Wirkungsweise der auf diese Weise erhaltenen Quantisieranordnung ist nun wie in der untenstehenden Tafel II angegeben.

Tafel II

S₂

I ζ*Η· (η) I

0
1
0
1

M+q M M M+q

(6) Bemerkungen

In den dargestellten Ausführungsbeispielen kann die Quantisieranordnung 6 auch an einer anderen Stelle in die digitale Signalverarbeitungsanordnung aufgenommen werden. So kann beispielsweise in F i g. 1 die Anordnung 6 zwischen der Addieranordnung 1 und dem Schieberegisterteil 2(0) vorgesehen werden, oder zwischen dem Schieberegisterteil 2(0) und dem in F i g. 1

angegebenen Punkt A. Auch bei dem in Fig.3 dargestellten Digitalfilter kann die Qtiantisieranordnung (5 zwischen dem Schieberegisterteil 2(0) und dem in dieser F i g. 3 ebenfalls durch A bezeichneten Punkt vorgesehen werden. Bei dem in Fig.4 dargestellten Digitaloszillator kann die Quantisieranordnung 6 auch zwischen die Sättigungsanordnung ti und den Schieberegisterteil 2(0) und auch zwischen den Ausgang des Schieberegisterteils 2(0) und den wieder durch A bezeichneten Punkt zwischen den beiden Schieberegisterteilen 2(0) und 2(1) aufgenommen werden.

Da in den dargestellten Ausführungsbeispielen der Signalverarbeitungsanordnung die Steuerung der jeweiligen Elemente auf übliche und für den Fachmann auf der Hand liegende Weise erfolgt, erübrigt sich hier eine Beschreibung dieser Steuerung; außerdem liegt die Ausbildung einer derartigen Steuerung nicht im Rahmen der Erfindung.

Statt einer Multiplizieranordnung 3, die aus zwei Multiplizierern 3(0) und 3(1) aufgebaut ist, deren Ausgänge mit einer Addieranordnung gekoppelt sind, kann wenigstens für das in F i g. 1 dargestellte Ausführunjjsbeispiel als Multiplikationsanordnung auch eine Speicheranordnung verwendet werden, beispielsweise in Form eines ROM, wobei jeweils die in den Speicherteilen 2(0) und 2(1) gespeicherten Zahlen als AdreDkodes für diesen ROM benutzt werden, beispielsweise auf die Art und Weise, wie dies in der Bezugsschrift (^ eingehend beschrieben worden ist
Obschon in den dargestellten Ausführungsbeispielen

ίο von Zahlen ausgegangen wurde, die in ihrer Polarität und Größe gegeben sind, können die erfindungsgemäßen Maßnahmen, wie es einleuchten dürfte, auch in digitalen Signalverarbeitungsanordnungen angewandt werden, wobei Zahlen benutzt werden, die auf eine andere Weise dargestellt sind, beispielsweise in »two's complement«.

Zum Schluß sei erwähnt, daß das beschriebene rekursive Digitalfilter auf übliche Weise mit anderen rekursiven und nicht rekursiven Digitalfiltern kombiniert werden kann, damit Digitalfilter höherer Ordnung verwirklicht werden.

Hicizu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Rekursives Digitalfilter zum Erzeugen eines digitalen Ausgangssignals auf vorbestimmte Weise aus einem digitalen Eingangssignal mit

— mindestens zwei digitalen Verzögerungsanordnungen,

— einer digitalen Multiplizieranordnung zum Erzeugen digitaler Produktsignale, mit mindestens zwei Eingangsleitungen, die in einem gemeinsamen Verteilerpunkt miteinander und mit dem Ausgang mindestens einer der Verzögerungsanordnungen gekoppelt sind, und mit weiteren Eingängen für mindestens zwei Filterkoeffizienten,

— einer ersten Zusammenfügungsanordnung für die digitalen Produktsignale zum Erzeugen eines digitalen Summensignals,

— einer Quantisieranordnung, der dieses digitale Summensignal zugeführt wird,

— Kopplung des Ausgangs der Quantisieranordnung mit dem Verteilerpunkt,

gekennzeichnet durch

— eine zweite Zusammenfügungsanordnung mit mehreren Eingängen,

— Kopplung der Eingänge der zweiten Zusammenfügungsanordnung mit den Verzögerungsanordnungen,

— einen Steuerkreis zum Erzeugen eines Steuersignals,

— einen Steuereingang ar der Quantisieranordnung zum Empfang des Steuersignals, wobei die Quantisieranordnung das Summensignal auf- bzw. abrundet, wenn das Steuersignal einen Wert hat, der größer bzw. kleiner ist als eine vorbestimmte Zahl.