DE2549574B2

DE2549574B2 - Rekursives Digitalfilter

Info

Publication number: DE2549574B2
Application number: DE2549574A
Authority: DE
Inventors: Hans-Juergen Geldrop Butterweck; Theodoor Antonius Carel Maria Claasen; Wolfgang Friedrich Georg Mecklenbraeuker; Johannes Bernhard Heinrich Peek
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1974-11-14
Filing date: 1975-11-05
Publication date: 1979-08-23
Also published as: FR2291652B1; AU502889B2; DE2549574A1; NL169535C; NL169535B; JPS6030129B2; JPS5172255A; GB1522698A; BE835514A; DK506875A; SE416602B; US4034196A; AU8646675A; CA1078521A; SE7512617L; DE2549574C3; FR2291652A1; NL7414848A

Description

2. Rekursives Digitalfilter nach Anspruch 1, dadurch gekennzeichnet, daß die Quantisieranordnung das Summensignal abschneidet (»magnitude truncation«), wenn das Steuersignal einen Wert hat, der kleiner ist als eine gegebene erste Zahl und größer als eine gegebene zweite Zahl, wobei der v, Wert der zweiten Zahl kleiner ist als der der ersten Zahl.

3. Rekursives Digitalfilter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und die zweite Zahl in ihrem Absolutwert einer Quantisicr- w einheit entsprechen.

(A) Hintergrund der Erfindung (1) Gebiet der Erfindung

Die Erfindung bezieht sich auf ein rekursives Digitalfilter nach dem Gattungsbegriff des Anspruchs 1. bo

Bei einem derartigen rekursiven Digitalfilter, das auch als Signalverarbeitungsanordnung bezeichnet werden kann, wird ein digitales Eingangssignal zugeführt und die Gewichtungsfaktoren werden entsprechend der Übertragungskennlinie des zu verwirklichen- den Filters gewählt Auch kann eine derartige Anordnung als digitaler Oszillator wirksam sein. In diesem Fall gibt es kein Eingangssignal.

(2) Beschreibung des Standes der Technik

Bekanntlich können rekursive Digitalfilter aus einer Kaskadenschaltung einer Anzahl von Signalverarbeitungsanordnungen aufgebaut werden, die dann je beispielsweise als rekursives Digitalfilter zweiter Ordnung ausgebildet sind. In der sogenannten zweiten direkten Form enthält der rekursive Teil eines derartigen rekursiven Digitalfilters zweiter Ordnung zwei Speicherteile, in denen beispielsweise untereinander verzögerte Versionen der Ausgangskodeworte gespeichert werden. In einer Multiplizieranordnung werden diese Kodeworte mit Gewichtungsfaktoren, den sogenannten Filterkoeffizienten, multipliziert und die erhaltenen Produkte werden in einer ersten Addieranordnung addiert. Die dadurch erhaltene Summe von Produkten wird darauf in einer zweiten Addieranordnung mit einem Eingangskodewort addiert tind das Resultat wird in den ersten Speicherteil eingeschrieben. Bei diesem Einschreiben wird das Kodewort, das zunächst in diesem ersten Speicherte!! gespeichert war, zum zweiten Speicherteil weitergeschoben.

Außer dieser Ausführungsform eines rekursiven Digitalfilters gibt es in der Literatur beispielsweise auch die sogenannte erste direkte Form, die die sogenannte transponierte Form (transpose configuration) der zweiten direkten Form ist Diese letzte Ausführungsform entsteht aus der obenstehend beschriebenen Form dadurch, daß darin die Signalrichtung umgekehrt und die vorhandenen Knotenpunkte durch Addieranordnungen und die vorhandenen Addieranordnungen durch Knotenpunkte ersetzt werden.

Wird die obenstehend beschriebene Signalverarbeitungsanordnung als digitaler Oszillator benutzt, so kann sie auf dieselbe Art und Weise aufgebaut werden, wie das obenstehend beschriebene rekursive Digitalfilter zweiter Ordnung. Da einem derartigen Oszillator kein Eingangssignal zugeführt wird, kann die genannte zweite Addieranordnung eingespart werden.

Die obengenannten Kodeworte und Gewichtungsfaktoren stellen im allgemeinen Zahlen dar, die in digitalen Signalübertragungstechniken im binären System wiedergegeben sind. Jede dieser Zahlen besteht dabei aus einer Anzahl Bits, die je eine bestimmte Zweierpotenz vertreten. Unterstehend wird statt des Ausdruckes Kodeworte der Ausdruck Zahlen gebraucht werden.

Wie bereits erwähnt, werden in einem Digitalfilter sowie in einem Digitaloszillator jeweils zwei Zahlen miteinander multipliziert Durch Multiplikation zweier Zahlen, die im Binärsystem gegeben sind, wird im allgemeinen eine Zahl erhalten, die aus einer Anzahl Bits besteht, die größer ist als die Anzahl Bits jeder der einzelnen zu multiplizierenden Zahlen. Dadurch wird zum Speichern eines derartigen Produktes im ersten Speicherteil nach jeder Multiplikation ein Speicherteil mit größerer Kapazität erfordert. Damit die Speicherkapazität der Speicherteile auf eine gegebene Anzahl Bits beschränkt werden kann, werden die von der ersten Addieranordnung gelieferten Zahlen jeweils in der Quantisieranordnung quantisiert. Dadurch wird jeweils eine von der ersten Addieranordnung gelieferte Zahl von beispielsweise m+r Bits in eine Zahl von m Bits umgewandelt. Diese Beschränkung der Zahlenlänge kann entsprechend dem Rundungsprinzip verwirklicht werden. Dabei wird die /n+r-Bits-Zahl, die zwischen zwei m-Bits-Zahlen liegt, durch diejenige /n-Bits-Zahl ersetzt, deren Größe der m+r-Bits-Zahl am nächsten liegt.

Eine derartige Quantisierung führt durch den nichtlinearen Charakter in vielen Fällen zu Unstabilitäten in der betrachteten Anordnung. Bei einem rekursiven Digitalfilter äußert sich dies in den sogenannten »limit cycles«, d. h. in spontanen Schwingungen beim Fehlen eines Eingangssignals oder bei einem periodischen Eingangssignal.

Bei einem Digitaloszillator treten UnStabilitäten auf, die dadurch ausgedrückt werden, daß ein Signal erzeugt wird, dessen Amplitude nicht auf einem gegebenen gewünschten Wert beibehalten wird.

Im Artikel »Second-order digital filter with only one magnitude-truncation quantiser and having practically no Limit cycles«, aus Electronics Letters, 1. November 1973, Heft 9, Nr. 22, Seiten 531, 532 ist angegeben, wie von einem rekursiven Digitalfilter die Stabilität dadurch erhöht werden kann, daß die Länge von m+ r-Bits-Zahlen durch Anwendung der sogenannten »magnitude truncation« beschränkt wird. Dabei werden diese m+ r-Bits-Zahlen, wenn sie noch nicht als solche gegeben sind, in Zahlen umgewandelt, die durch ihre Polarität und Größe sowie in Festkommaaarstellung gegeben sind, und werden danach die Bits, die weniger signifikant sind als das am wenigsten signifikante Bit der ersten m signifikanten Bits dieser Zahl, entfernt

Auch bei einem Digitaloszillator ist es bereits bekannt, die Stabilität zu erhöhen, nämlich dadurch, daß jeweils die /n+r-Bits-Zahl durch diejenige m-Bits-Zahl, deren Größe der /n+r-Bits-Zahl am nächsten liegt und größer ist als diese /n+r-Bits-Zahl ersetzt wird. Durch jo diese Erhöhung der Stabilität der eingangs beschriebenen Signalverarbeitungsanordnung ist eine wesentliche Erweiterung der Anwendungsmöglichkeiten verwirklicht worden. Ist diese Signalverarbeitungsanordnung als rekursives Digitalfilter wirksam, so werden jedoch r, bei bestimmten Werten der Filterkoeffizienten noch störende »limit cycles« nach wie vor auftreten, und ist sie als Digitaloszillator wirksam, so kann durch eine kleine Störung das Erzeugen des Signals mit der gewünschten Amplitude auch spontan aufhören. ·»< >

(B) Beschreibung der Erfindung

Aufgabe der Erfindung ist es. ein rekursives Digitalfilter der eingangs genannten Art anzugeben, bei dem die Stabilität wesentlich verbessert ist. Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Maßnahmen gelöst.

Ist die digitale Signalverarbeitungsanordnung als rekursives Digitalfilter wirksam, so ist sie durch Anwendung der erfindungsgemäßen Maßnahmen vollkommen frei von »limit cycles«; ist sie als Digitaloszillator wirksam, so kann sie nur ein periodisches Signal mit nur einer vorbestimmten Amplitude nach wie vor erzeugen.

Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

(C) Kurze Beschreibung der Figuren

Es zeigt

F i g. 1 ein rekursives Digitalfilter zweiter Ordnung mit den erfindungsgemäßen Maßnahmen,

Fig.2 einige Diagramme zur Erläuterung der Wirkungsweise des Filters nach F i g. 1,

F i g. 3 die »transpose configuration« des in F i g. I dargestellten Digitalfilters,

Fig.4 einen Digitaloszillator zweiter Ordnung mit den erfindungsgemäßer Maßnahmen,

F i g. 5 ein Ausführungsbeispiel einer gesteuerten Quantisieranordnung.

(D) Bezugsmaierial

A. Terminologie in digital signal processing; IEEE Transactions on Audio and Electroacoustics, Heft Au-20, Nr. 5, Dezember 1972, Seiten 322-337;

B. Digital processing of signals; B. Gold und C. M. Rader, McGraw-Hill Book Company 1969;

C. Digitale Systeme zur Signalverarbeitung; H. W. Schüssler; Springer-Verlag 1973;

D. Control System Synthesis; J. G. Truxal; McGraw-Hill Book Company 1955, Seiten 641 -645;

E. Limit cycle oscillations in digital filters; S. R. Parker, S. F. Hess; IEEE Transactions on circuit theory, Heft CT-18, Nr. 6 November 1971, Seiten 687-697 (insbesondere Fig. 3);

F. Theory and application of Liap^nov's direct method; W. Hahn; Prentice-Hall, 1963, Seiten 146-150;

G. A non-linear digital oscillator; H. D. Montgomery; Proceedings of the IEEE International Conference

on Communications, Philadelphia 19 — 21/6, Seiten

33-3 bis 33-8; H. Limit cycles due to adder overflow in digital filters;

A. N. WiIIson; IEEE transactions o» circuit theory,

Heft CT-19, Nr. 4, JuIi 1972, Seiten 342-346; I. Overflow oscillations in digital filters; P. M. Ebert, J.

E. Mazo, M. G. Taylor; The Bell Syst. Techn. Journal, November 1969, Seiten 2999-3020

(Fig. 8); J. A new approach to the realisation of non-recursive digital filters; A. Peled, B. Liu; IEEE transactions on audio and electro-acoustics, Heft AU-21, Nr. 6, Dezember 1973.

(E) Beschreibung der Ausführungsbeispiele (1) Die Anordnung im allgemeinen

In F i g. 1 ist der rekursive Teil eines rekursiven Digitalfilters zweiter Ordnung zur Verwirklichung einer

•n vorbestimmten Übertragungskennlinie dargestellt. Dieses Digitalfilter enthält einen Eingangskreis 1 in Form einer ersten Addieranordnung. Der Ausgang dieser Addieranordnung ist mit einer Speicheranordnung 2 verbunden, die in diesem Ausführungsbeispiel durch

>o eine Kaskadenschaltung zweier Verzögerungsteile 2(0) und 2(1) gebildet wird, die je eine Verzögerungszeit entsprechend Γ aufweisen. Von diesen Verzögerungsieilen r'nd die Ausgänge an Eingänge einer Multiplizieranordnung 3 angeschlossen. In diesem Ausführungsbei- spiel wird diese Cvlultiplizieranordnung durch zwei Multiplizierer 3(0) und 3(1) gebildet, die mit einem Eingang an die jeweiligen Ausgänge der Verzögerungsteile 2(0) und 2(1) angeschlossen sind. Die Ausgänge dieser Multiplizierer 3(0) und 3(1) sind mit Eingängen

M) einer zweiten Addieranordnung 4 verbunden, deren Ausgang an einen Rückkopplungskreis 5 angeschlossen ist, in den eine Quantisieranordnung 6 aufgenommen ist und dessen Ausgang an einen ersten Eingang der genannten Addieranordnung 1 angeschlossen ist.

t j Im dargestellten Au»führungsbeispiel wird über einen zweiten Eingang der Addieranordnung 1 ein digitales Informationssignal x(n) zugeführt, das durch eine Folge zu Zeitpunkten f = /jTmit /7=0, 1, 2, 3 ... und mit einer

Frequenz 1/Tauf tretender binärer Zahlen gebildet wird. Diese Zahlen stellen beispielsweise von einem analogen Informationssignal die Größe und die Polarität zu einem gegebenen Zeitpunkt r=nrdar.

Es sei bemerkt, daß die Verzögerungszeit der Verzögerungsteile 2(0) und 2(1) dem Reziprokwert der Frequenz, mit der die Binärzahlen x(n) auftreten, entspricht.

Durch dieses Rekursivfilter werden Ausgangszahlen erzeugt, die in der Figur durch (n) bezeichnet sind und die dabei dem Ausgang der Addieranordnung; I entnommen werden. Die Verzögerungsteile 2(0) und 2(1) enthalten folglich verzögerte Versionen der Ausgangszahlen. Diese verzögerten Versionen können durch jf/j-1) bzw. y(n-2) bezeichnet werden. Die letztgenannten Zahlen werden nun in den Multiplmerern 3(0) bzw. 3(1) mit den Filterkoeffizienten a bzw. b multipliziert, die üblicherweise einer Quelle 7 entnommen werden. Die auf diese Weise erhaltenen Produkte a ■ y(n- 1) und b ■ y(n-2) werden in der Addieranord-

die Zahl

z(n) = a ■ y(n-\) + b ■ y(n-2).

nuulCI dllUI UIIUlIg CIgIUl dtMJ

Der Einfachheit halber wird vorausgesetzt, daß die Zahlen x(n). y(n), y(n-\), yfn-2), z(n) sowie die Filterkoeffizienten a und b in Festkommadarstellung sowie in Polaritäts- und Größendarstellung gegeben sind und daß jede dieser Zahlen folglich außer aus einem Polaritätsbit aus beispielsweise 10 Bits bestehen, die die Größe der Zahl angeben. Die letztgenannten Elits werden untenstehend als »Größenbits« bezeichnet.

Da die Bits der jeweiligen Zahlen in Reihe sowie parallel auftreten können, wird, insofern nicht ausdrücklich anders erwähnt, weder in den Figuren noch in der Beschreibung ein Unterschied zwischen Zahlen jremacht, deren zusammenstellende Bits in Reihe oder parallel auftreten.

(2) Die Anordnung der Einzelheiten

Durch Multiplikation der Zahlen y(n— 1) und y(n- 2) mit den jeweiligen Filterkoeffizienten a^ und b werden Zahlen erhalten, die je außer aus einem Polaritätsbit aus zwanzig Größenbits bestehen. Nach Summierung dieser Zahlen wird das Resultat der Quantisieranordnune fi zugeführt, die diese Zahl quantisiert und zu .,■

mit zehn Größenbits zurückbringt, die wie. .. in den Verzögerungsteilen 2(0) und 2(1) gespeichert werden kann. Nach der Erfindung wird diese Quantisieranordnung 6 von einem Steuerkreis 8 gesteuert, der m Ausführungsbeispiel nach F i g. 1 eine dritte Addieranordnung 9 enthält, der die im Verzögerungsteil 2(1) gespeicherte Zahl y(n—2) zugeführt wird, sowie die mit einem Faktor minus eins multiplizierte Ausgangszahl der Addieranordnung 4. Die letztgenannte Multiplikation wird mit Hilfe eines Multiplizierers 10 erhalten, von dem ein erster Eingang an den Ausgang der Addieranordnung 4 angeschlossen ist und dem über einen zweiten Eingang ein Multiplikationsfaktor —1 zugeführt wird, der beispielsweise ebenfalls von der Quelle 7 geliefert wird. Auch kann diese Multiplikation durch Umkehrung des Vorzeichenbits der von der Addieranordnung 4 gelieferten Zahl verwirklicht werden; beispielsweise mit Hilfe eines Inverters.

Die Addieranordnung 9 liefert nun eine Zahl p(n), di der algebraischen Summe der Zahlen y(n—2) und

~[ay(n-\)+by(n-2)]

entspricht. Abhängig von p(n) wird die von de Addieranordnung 4 gelieferte Zahl z(n) quantisiert, d. r in eine Zahl z*,./^ umgewandelt, die der nachfolgendei Beziehung entspricht:

z_k*(n) = ay(n-1) + by(n-2) + E_n,

wobei E_n den Quantisierungsfehler darstellt.

Ist insbesondere die Zahl p(n) positiv, (p(n)>0), d. h wenn y(n-2)> z(n) ist, wird die Zahl z(n) aufgerundel Ist dagegen p(n) negativ (p(n)<0), d.h. wem y(n-2)<z(n) ist, wird die Zahl z(n) abgerundet. Is dagegen p(n)-0, so braucht z(n) nicht quantisiert zi werden, da z(n)d&nn bereits die richtige Wortlänge hat.

In Fig. 2 ist die im rekursiven Digitalfilter nacl Fig.! angewandte Quantisierung auf scnemaiischi Weise dargestellt. Bei a sowie bei b in F i g. 2 sind läng: einer horizontalen Achse ganze Vielfache von 2" angegeben. Es wird vorausgesetzt, daß die in der Speicherteilen 2(0) und 2(1) gespeicherten Zahler ausschließlich diese quantisierten Werte annehmer können. Durch den gezogenen Pfeil wird in dieser Figuren die Lage der nicht quantisierten Ausgangszahl

z(n) = ay(n- 1) + by(n-2)

der Addieranordnung 4 angegeber.. Bei a in F i g. 2 liegt z(n) zwischen den Werten - 7 · 2 -¹⁰ und -6-2 '". Da

r, y(n-2) dabei den Wert — 2-¹⁰ hat und folglich größer ist als z(n), wird die Ausgangszahl Zk»(n) der Quantisieranordnung 6 gleich -6 · 2-'°. Es hat alsc eine Aufrundung stattgefunden. Dieses Aufrunden ist ir der Figur auf schematische Weise durch den gestrichel

κι ten Pfeil angegeben. Bei b in F i g. 2 liegt der Wert vor z(n) zwischen den Werten +5 ■ 2~^m und +6 ■ 2"' während y(n—2) wieder den Wert -2~'° hat. Da in diesem Fall y(n-2) kleiner ist als z(n) v/\rd z_k«(n)gleich + 5 · 2-'°, sodaßdieZahlzfn^abgerundet ist.

-r> Im Gegensatz zum bekannten Prinzip einer Rundung einer Zahl wird in der Anordnung nach der Erfindung die Richtung, in der die Zahl gerundet wird, nicht durch die zu rundende Zahl selbst bestimmt, sondern durch die Lage dieser Zahl gegenüber einer Bezugszahl, und zwar

ι" in diesem Ausführungsbeispiel durch die Zahl y(n—2).

Durch Anwendung der obenstehend beschriebenen Maßnahmen nach der Erfindung ist erreicht worden, daß die Polarität des Rundungsfehlers E_n ständig der Polarität der von der Addieranordnung 9 gelieferten Zahl p(n) entspricht Dadurch ist ein rekursives Digitalfilter verwirklicht worden, in dem nur noch zwei Typen »limit cycles« auftreten können, und zwar der mit der Periode T und der mit der Periode 2T. Sogar gegenüber dem eingangs beschriebenen rekursiven Digitalfilter, in dem als Quantisieranordnung nur eine einzige »magnitude truncation«-Anordnung angewandt wird und mit der besonders gute Resultate erzielt worden sind, ist durch Anwendung der erfindungsgemäßen Maßnahmen die Anzahl unterschiedlicher »limit cycles« die noch entstehen kann, weitgehend verringert worden, während außerdem bereits zuvor bekannt ist welcher »limit cycle« auftreten wird. Es tritt nämlich ausschließlich der »iimit cycie« mit Periode Faul, wenn

der Filterkoeffizient a größer ist als Null und gleichzeitig der Filterkoeffizient b kleiner ist als Null, während ausschließlich der »limit cycle« mit der Periode 2rauftritt, wenn die beiden Filterkoeffizienten £ und b kleiner sind als Null.

Daß mit den erfindungsgemäßen Maßnahmen ein rekursives Digitalfilter verwirklicht ist, das in dem Ausmaß, wie obenstehend angegeben, stabil ist, läßt sich mit I'ilfe einer Energiebetrachtung darlegen, die derjenigen entspricht, die in den Bezugsschriften (F)\ina ^dargestellt ist. Für diese Betrachtung muß von einer sogenannten Energiematrix der nachfolgenden Gestalt ausgegangen werden:

Die gemeinte Energiebetrachtung führt zu der Bedingung

E\y(n -2)-ay(n-\)-by(n-2)i<0,

welcher Bedingung die Signale und der Quantisierungsfehler E_n entsprechen müssen, damit ein stabiles rekursives Digitalfilter verwirklicht wird und welche Bedingung mit Hilfe der obenstehend beschriebenen erfindungsgemäßen Maßnahmen erfüllt ist.

Für viele praktische Anwendungen des beschriebenen rekursiven Digitalfilters und insbesondere wenn an den Ausgang des Filters eine Reihenschaltung aus einem Digital-Analogwandler und einem analogen Tiefpaßfilter angeschlossen ist, sind die beiden restlichen »limit cycle' < mit der Periode Tbzw. 27"jedoch nicht störend. Bei einer weiteren digitalen Verarbeitung der Ausgangszahlen des beschriebenen Rekursivfilters, beispielsweise bei digitaler Modulation dieser Ausgangszahlen, können auch durch diese beiden »limit cycles« mit Periode Γ und 2 Γ unerwünschte störende Erscheinungen auftreten.

Bei einer weiteren Ausarbeitung der erfindungsgemäßen Maßnahmen kann ein rekursives Digitalfilter verwirklicht werden, in dem sogar die genannten »limit cycles« mit Perioden Tund 27"nicht mehr auftreten, so daß auf diese Weise für alle Kombinationen von Filterkoeffizienten a, b die innerhalb des sogenannten Gebietes absoluter Stabilität (siehe Fig.3 der Bezugsschrift [£]) liegen, ein stabiles rekursives Digitalfiter verwirklicht worden ist.

Untenstehend wird der Begriff Qua uisierungsschritt geprägt, welcher Schritt durch ζ)bezeichnet wird. Unter einem Quantisierungsschritt wird der Wert des am wenigsten signifikanten Bits der in den Verzögerungsteilen 2(0) und 2(f) gespeicherten Zahlen verstanden. Obenstehend wurde vorausgesetzt, daß in diesen Verzögerungsanordnungen Zahlen mit zehn Größenbits gespeichert werden können, wobei diese Zahlen in Polarität und Größe sowie in Festkommadarstellung gegeben sind. Die aufeinanderfolgenden Bits haben dabei folglich die Werte:

so daß für diese Zahlen ein Quantisierungsschritt mit der

Größe Q

■G)

gilt

Die obengenannte weitere Ausarbeitung der erfindungsgemäßen Maßnahmen besteht nun daraus, daß die Quantisierungsanordnung 6 nicht nur zum Runden eingerichtet ist, sondern auch zum Anwenden von »magnitude truncation« an einer von der Addieranordnung 4 gelieferten Zahl.

Ist nun insbesondere bei dem in F i g. 1 dargestellten Digitalfilter die Ausgangszahl p(n) der Addieranordnung 9 größer als der Quantisierungsschritt q; (p(n)^q) oder entspricht diese Zahl diesem Schritt, so wird entsprechend dem obenstehenden die Ausgangszahl z(n) der Addieranordnung 4 in der Anordnung 6 aufgerundet. Ist dagegen p(n)<-q\ oder entspricht diese Zahl dem genannten Wert, so wird wieder entsprechend dem obenstehenden die Ausgangszahl z(n) der Addieranordnung 4 abgerundet. Liegt dagegen der Wert der Zahl p(n) zwischen -q und + q\ ( — q<p(n)<q), so wird auf die Ausgangszahl z(n) der Addieranordnung 4 »magnitude truncation« angewandt.

Es sei bemerkt, daß in dem in Fig. 1 dargestellten Ausführungsbeispiel statt der Zahlen y(n—2) und

auch die Zahlen jy(n

ffl-1)- by(n-2)
l)und

-2[ay(n-\) + by(n-2)]

2i der Addieranordnung 9 zugeführt werden können. Diese Zahlen können dem Ausgang des Multiplizierers 3(0) bzw. des Multiplizierers 10 entnommen werden, wobei diesem letzteren dann ein Multiplikationsfaktor -2 zugeführt werden muß. In diesem Fall wird die

«ι Ausgangszahl der Addieranordnung 9 durch

p(n) = ay(n- \)-2[ay(n- 1) + by(n-2)]

gegeben. Ist auch nun wieder p(n)^q, so wird die Ausgangszahl z(n) der Addieranordnung 4 aufgerundet, η ist p(n)<- - q, so findet wieder eine Abrundung statt und wenn \p(n)\ < q ist, wird auf die Ausgangszahl z(n)der Addieranordnung 4 wieder eine »magnitude truncation« angewandt.
Auch der obenstehende Ausdruck

p(n)=ay(n-\)-2[ay(n-\) + by(n-2)\

kann aus einer Energiebetrachtung des Filters abgeleitet werden, und zwar insbesondere dadurch, daß entsprechend der Bezugsschrift (h)die Energiematrix n 4Ί der nachfolgenden Gleichung gleichgewählt wird:

I -al

-a ,J

in wobei γ eine Funktion der Filterkoeffizienten a und b ist. (3) Beschreibung der F i g. 3

h. F i g. 3 ist ein rekursives Digitalfilter zweiter Ordnung dargestellt, und zwar in der sogenannten »transpose configuration« des in F i g. 1 dargestellten Filters. In dieser Fig.3 sind der Fig. 1 entsprechende Elemente mit denselben Bezugszeichen angegeben. Auch in diesem Ausführungsbeispiel ist die Quantisieranordnung 6 in den Kreis aufgenommen, der durch den Ausgang der Addieranordnung 4 und den Eingang des Verzögerungsteils 2(0) gebildet wird und diese Quantisieranordnung ist auch dazu eingerichtet, die Ausgangszahlen der Addieranordnung 4 entweder zu runden oder um darauf »magnitude truncation« anzuwenden.

Im dargestellten Ausführungsbeispiel findet die Steuerung der Quantisieranordnung 6 in Abhängigkeit der Zahlen —yi(n) und -\ay\{n)+yi(n}± die über die Multiplizieranordnungen 19 und 20 mit den Multiplika-

tionsfaktoren - 1 dem Verzögerungsteil 2(1) bzw. der Addieranordnung 4 entnommen werden.

Wird die von der Addieranordnung 9 gelieferte Zahl wieder durch p(n)" — ay\ (n)— 2yi(n) dargestellt und die von der Addieranordnung 4 gelieferte Zahl durch z(n)= ay\(n)+yi(n), so wird auch nun in der Quantisier- anordnung 6 die Zahl z(n) aufgerundet, wenn p(n) größer ist als e^;fi Quantisierungsschritt q oder diesem Schritt entspricht; (p(n)>q). Die Zahl z(n) wird abgerundet wenn p(n) kleiner ist als —q oder diesem Wert entspricht; (p(n)<—q) und auf z(n) wird wieder »magnitude truncation« angewandt, wenn der Absolutwert von p(n) kleiner ist als ein Quantisierungsschrkt;

In diesem rekursiven Digitalfilter kann die Zahl π p(n)= -ay\(n)-2yi(n) auch durch Summierung der am Ausgang des Multiplizierers 3(0) auftretenden Zahl ay\(n) und der mit einem Faktor zwei multiplizierton Zahl Y2(n), die am Ausgang des Verzögerungsteils 2(1) auftritt und durch eine Multiplikation der auf diese ><> Weise erhaltenen Ausgangszahl der Addieranordnung 9 mit einem Faktor - 1(-I) erhalten werden.

(4) Beschreibung von F i g. 4

Wie bereits erwähnt, kann eine derartige eingangs r> beschriebene Signalverarbeitungsanordnung auch als Digitaloszillator wirksam sein. Ein Ausführungsbeispiel eines derartigen Digitaloszillators ist in F i g. 4 dargestellt. Insbesondere zeigt diese F i g. 4 einen Digitaloszillator zweiter Ordnung, der zum Erzeugen digitalkodier- s» ter Signalwerte eines sinusförmigen Signals eingerichtet ist.

Im Gegensatz zu den beschriebenen rekursiven Digitalfiltern wird in einem Digitaloszillator ein »limit cycle« erzeugt, der dem gewünschten sinusförmigen η Signal entspricht.

Der in F i g. 4 dargestellte Digitaloszillator entspricht was seinen Aufbau anbelangt weitgehend dem in F i g. 1 dargestellten Digitalfilter. Der F i g. 1 entsprechende Elemente sind daher in F i g. 4 mit denselben Bezugszei- in chen angegeben.

Von den Multiplikationsfaktoren a_ und b, die den Multiplizierern 3(0) und 3(1) zugeführt werden, bestimmt a die Periode des gewünschten sinusförmigen Signals. Der Multiplikationsfaktor b ist dabei üblicher- -r. weise dem Wert — 1 entsprechend gewählt worden, wodurch eine ungedämpfte Schwingung auftritt.

In diesem Digitaloszillator, in dem die Registerteile 2(0) und 2(1) zum Speichern von Zahlen eingerichtet sind, die in ihrer absoluten Größe einen bestimmten in Maximalwert y_max(n) nicht überschreiten, beispielsweise den Wert 0,5, wird üblicherweise an den Ausgangszahien der Quantisieranordnung 6 eine nicht lineare Bearbeitung durchgeführt, so daß eine Ausgangszahl der Anordnung (6), deren Größe den genannten Maximalwert jwfn) überschreitet, durch eine in den Registeneil 2(0) einzuschreibende Zahl ersetzt wird, mit einer Größe, die in ihrem Absolutwert dem Wert yam(n) entspricht Eine derartige Bearbeitung ist als Sättigungsbearbeitung bekannt und ist in F i g. 4 auf symbolische w> Weise durch die Anordnung 12 (Sättigungsanordnung) angegeben (siehe auch das Bezugsmaterial (H)und (IJ).

Da diese Sättigungsbearbeitung keinen Teil des erfindungsgemäßen Rahmens bildet, wird an dieser Stelle von einer weiteren Beschreibung dieser Bearbeitung abgesehen, ebenso wie von der Beschreibung der Mittel zum Durchführen einer derartigen Bearbeitung.

Im dargestellten Digitaloszillator ist die Quantisieranordnung 6 ebenso wie in Fig.4 ausschließlich dazu eingerichtet, die Von der Addieranordnung 4 gelieferten Zahlen abhängig von der vom Steuerkreis 8 gelieferten Zahl auf- bzw. abzurunden. Dieser Steuerkreis enthält dazu ebenso wie in Fig. 1 die Addieranordnung 9 und den Multiplizierer 10. Dieser Addicranordnung 9 werden nun die Zahlen — ay(n— l)und

+ 2[ay(n-\) + by(n-2)]

zugeführt, wodurch diese Addieranordnung 9 die Zahl
p(n)= -ay(n-\)+2[ay(n-\) + by(n-2)]

liefert. Diese der Addieranordnung 9 zugeführten Zahlen werden über einen Multiplizierer 21 dem Ausgang des Multiplizierers 3(0) und über den Multiplizierer 10 dem Ausgang der Addieranordnung 4 entnommen. Diesen Multiplizierern 10 und 21 werden die Multiplikationsfaktoren +2 bzw. - 1 zugeführt.

Bei diesem Digitaloszillator, wobei keine »magnitude truncation« angewandt wird, wird wieder die Ausgangszahl z(n)der Addieranordnung 4 aufgerundet, wenn p(n) positiv ist, (p(n)>0)undz(n) wird abgerundet, wenn p(n) negativ ist (p(n)<0).

Durch Anwendung der erfindungsgemäßen Maßnahmen, mit denen ef reicht worden ist, daß die Polarität des Rundungsfehlers E_n ständig der Polarität der von der Addieranordnung 9 gelieferten Zahl p(n) entspricht, ist ein stabiler Digitaloszillator verwirklicht worden, der nur eine sinusförmige Schwingung mit einer vorbestimmten Amplitude nach wie vor erzeugen kann.

Die Bedingungen für einen stabilen Digitaloszillator können wieder aus einer Energiebetrachtung abgeleitet werden (siehe beispielsweise das Bezugsmaterial (F), (C) und (H)). Da 6= — 1 ist, erhalten die beiden vorher angegebenen Energiematrizen dieselbe Gestalt. Denn für diesen Wert von b gehen diese Matrizen beide in die folgende Form über:

Aus dieser Energiebetrachtung folgt, daß ein Digitaloszillator ein sinusförmiges Signal mit nur einer bestimmten Amplitude erzeugen kann, wenn der Ausdruck

E{ay(n-\)-2y(n-2)\>Q

erfüllt wird, was mit den beschriebenen Maßnahmen, die im Rahmen der Erfindung liegen, erreicht ist.

Außer auf die beschriebene Weise kann die Ausgangszahi p(n) der Addieranordnung 9 auch dadurch erhalten werden, daß dieser Addieranordnung 9 die Ausgangszahl des Multiplizierers 3(1) und die Ausgangszahi der Addieranordnung 4 unmittelbar zugeführt werden. Auch kann zum Erhalten der Zahl p(n) die Ausgangszahi des Multiplizierers 3(0) zu der mit einem Faktor 2 multiplizierten Ausgangszahl des Multiplizierers 3(1) addiert werden.

Auf dieselbe Weise wie für das D^;gitalfilter nach Fig. 1 angegeben wurde, kann der Digitaloszillator nach Fig.4 in seine »transpose configuration« umge wandelt werden. Bei einer derartigen Ausbildung des Digitaloszillators wird die Quantisieranordnung 6 auf dieselbe Weise gesteuert wie dies in bezug auf F i g. 3 beschrieben wurde, wobei dann jedoch wieder keine »magnitude truncation« angewandt wird.

(5) Beschreibung von P i g. 5

In F i g. 5 ist ein Ausführungsbeispiel einer Quantisieranordnung 6 dargestellt, die dazu eingerichtet ist, unter Ansteuerung der von der Addieranordnung 9 des Steuerkreises 8 gelieferten Zahlen p(n) die von der Addieranordnung 4 gelieferten Zahlen 6(n) zu runden, bzw. darauf »magnitude truncation« anzuwenden. Diese F i g. 5 zeigt vollständigkeitshalber auf symbolische Weise die Addieranordnung 4 mit einem Ausgangsregister 4(1) und die Addieranordnung 9 mit einem Ausgangsregister 9(1). Der Finfachheit halber ist vorausgesetzt worden, daß diese Addieranordnungen 4 und 9 sieben-Bits-Zahlen liefern, und zwar in Zeichen- und Größendai stellung. Die Ausgangsregister 4(1) und 9(1) enthalten dementsprechend sieben Registerteile, die in der Figur nur auf symbolische Weise durch Si, 5>, ßi.i - ßi.6 und Ö2.I - Bit angegeben sind. Dabei bezeichnet i'i das Polaritätsbit von p(nh Sj das Polaritätsbit von z(n); ßii-ö|6 die Größenbits von z(n). Diese Bits

Br.\ - B_r„ mit. = 1 oder 2, vertreten dabei die Wert

In dem obenstehend gegebenen Ausführungsbeispiel der Quantisieranordnung wird die Zahl z(n), die aus sechs Größenbits besteht, in eine Zahl umgewandelt, die aus nur drei Größenbits besteht. Dazu sind in diesem Ausführungsbeispiel diejenigen Teile des Ausgangsregisters 4(1), die die Bits &j —&j enthalten, mit dem Eingangskreis einer Addieranorunung 12 parallel verbunden, die mit einem Ausgangsregister 12(1) versehen ist. Diese Verbindungen sind in der Figur auf schematische Weise durch das schraffierte Gebiet 13 angegeben. Zugleich sind die drei Teile des Ausgangsregisters 9(1), die die Bits Si,, - ß_u enthalten, mit dem Eingangskreis eines ODER-Tores 14 parallel verbunden, welches Tor eine binäre »1« abgibt, wenn mindestens eines der Bits B₁, — 5_U den Wert »1« hat. Die letztgenannten parallelen Verbindungen sind in der Figur auf schematische Weise durch das schraffierte Gebiet 15 angegeben. Der Ausgang des ODER-Tores 14 ist über einen ersten Eingang eines UND-Tores 16 an einen Eingang eines zweiten Eingangskreises der Addieranordnung 12 für das am wenigsten signifikante Bit angeschlossen. Nur wenn von diesem UND-Tor 16 eine binäre »1« abgegeben wird, wird in die Addieranordnung 12 eine Zahl, mit einem Wert entsprechend nur

einem Quantisierungsschritt

der in seiner Größe gerundete Wert von z(n), wird, wenn der Absolutwert \z(n}\ von z(n) aufgerundet werden muß, vom UND-Tor 16 eine binäre »1« geliefert. Muß nun \z(n\ abgerundet werden oder muß darauf »magnitude truncation« angewandt werden, so wird vom UND-Tor ί6 cine binäre »0« geliefe, t.

Wird nun insbesondere das Vorzeichen einer positiven Zahl durch ein »O«-Bit und von einer negativen Zahl durch ein »1 «-Bit dargestellt, so wird die durch die Bits B\,\ — öi,6 gekennzeichnete Größe von p(n) durch \p(n% gegeben, die durch die Bits ßj.i — Bi* gekennzeichnete Größe von z(n)durc\\ \z(n^\d\e Größe der Addieranordnung 12 über das Gebiet 13 zugeführte Zahl durch M—\z/n^ und die Größe der quantisierten Ausgangszahl der Quantisieranordnung durch |z,t„f/7^, so ist die Wirkung der in Fig. 5 dargestellten Quantisieranordnung, wie in der untenstehenden Tafel I angegeben ist. Es sei bemerkt, daß das Vorzeichen der zu quantisierenden Zahl durch das Quantisieren keine Änderung erfährt, so daß das Vorzeichen von Zk*(n) nach wie vor dem von Si entspricht.

Tafel I

zu der Zahl

addiert, die über das schraffierte Gebiet 13 dieser Addieranordnung 12 zugeführt wird. In der dargestellten Quantisieranordnung werden weiter die Poiaritätsbits S\ und & einem Modulo-2-Addierer 17 zugeführt, dessen Ausgang über einen Inverter 18 an einen zweiten Eingang des UND-Tores 16 angeschlossen ist.

Da in diesem Ausführungsbeispiel der Quantisieranordnung von der Zahl z(n) außer das Vorzeichenbit & nur die drei signifikantesten Größenbits Bu — Bu der Anordnung 12 zugeführt werden, wird auf diese Weise dieser Addieranordnung 12 die in ihrer Größe gerundete Zahl z(n) zugeführt In der dargestellten Quantisieranordnung ist nun Gebrauch gemacht von der Tatsache, daß das Abrunden einer positiven Zahl und das Aufrunden einer negativen Zahl der Anwendung von »magnitude truncation« an dieser Zahl entspricht Wird die der Addieranordnung 12 über das Gebiet 13 zugeführte Zahl durch z/n) dargestellt, d. h.

/Xm)

O	*M+q*
1	M
O	M
I	*M+q*
O	M
1	M

<q

Im Falle der in den Fig. 1 und 4 gegebenen Ausführungsbeispiele, wobei auf die Zahlen z(n) keine »magnitude truncation« angewandt wird, muß die in Fig. 5 dargestellte Quantisieranordnung ohne ODER-Tor 14, ohne die schraffiert angegebenen Verbindungen 15 und ohnt UND-Tor 16 verwendet werden. Bei dieser Ausführungsform der Quantisieranordnung wird der Ausgang des Inverters 18 unmittelbar mit dem genannten Eingang des zweiten Eingangskreises der Addieranordnung 12 für das am we-:'gsten signifikante Bit verbunden. Die letztgenannte Verbindung ist in Fig.5 durch eine gestrichlete Linie angegeben. Die Wirkungsweise der auf diese Weise erhaltenen Quantisieranordnung ist nun wie in der untenstehenden Tafel Il angegeben.

Tafel II

M+q M M M + q

(6) Bemerkungen

In den dargestellten Ausführungsbeispielen kann die Quantisieranordnung 6 auch an einer anderen Stelle in die digitale Signalverarbeitungsanordnung aufgenommen werden. So kann beispielsweise in F i g. 1 die Anordnung 6 zwischen der Addieranordnung 1 und dem Schieberegisterteil 2(0) vorgesehen werden, oder zwischen dem Schieberegisterteil 2(0) und dem in F i g. 1

angegebenen Punkt A. Auch bei dem in Fig.3 dargestellten Digitalfilter kann die Quantisieranordnung 6 zwischen dem Schieberegisterteil 2(0) und dem in dieser F i g. 3 ebenfalls durch A bezeichneten Punkt vorgesehen werden. Bei dem in Fig.4 dargestellten Digitaloszillator kann die Quantisieranordnung 6 auch zwischen die Sättigungsanordnung 11 und den Schieberegisterteil 2(0) und auch zwischen den Ausgang des Schieberegisterteils 2(0) und den wieder durch A bezeichneten Punkt zwischen den beiden Schieberegisterteilen 2(0) und 2(1) aufgenommen werden.

Da in den dargestellten Ausführungsbeispielen der Signal verarbeitungsanordnung die Steuerung der jeweiligen Elemente auf übliche und für den Fachmann auf der Hand liegende Weise erfolgt, erübrigt sich hier eine Beschreibung dieser Steuerung; außerdem liegt die Ausbildung einer derartigen Steuerung nicht im. Rahmen Jer Erfindung.

Statt einer Multiplizieranordnung 3, die aus zwei Multiplizierern 3(0) und 3(1) aufgebaut ist, deren Ausgänge mit einer Addieranordnung gekoppelt sind.

kann wenigstens für das in F i g. 1 dargestellte Ausführungsbeispiel als Multiplikationsanordnung auch eine Speicheranordnung verwendet werden, beispielsweise in Form eines ROM, wobei jeweils die in der

-, Speicherteilen 2(0) und 2(1) gespeicherten Zahlen als Adreßkodes für diesen ROM benutzt werden, beispielsweise auf die Art und Weise, wie dies in der Bezugsschrift (J) eingehend beschrieben worden ist.
Obschon in den dargestellten Ausführungsbeispieler

κι von Zahlen ausgegangen wurde, die in ihrer Polarität und Größe gegeben sind, können die erfindungsgemäßen Maßnahmen, wie es einleuchten dürfte, auch ir digitalen Signalverarbeitungsanordnungen angewandt werden, wobei Zahlen benutzt werden, die auf eine andere Weise dargestellt sind, beispielsweise in »two's complement«.

Zum Schluß sei erwähnt, daß das beschriebene rekursive Digitalfilter auf übliche Weise mit anderer rekursiven und nicht rekursiven Digitalfiltern kombi· niert werden kann, damit Digitalfilter höherer Ordnung verwirklicht werden.

Hierzu 3 Blatt Zeichnunaen

Claims

Patentansprüche:

1. Rekursives Digitalfilter zum Erzeugen «ines digitalen Ausgangssignals auf vorbestimmte Weise aus einem digitalen Eingangssignal mit

— mindestens zwei digitalen Verzögerungsanordnungen,

— einer digitalen Multiplizieranordnung zum Erzeugen digitaler Produktsignale, mit mindestens zwei Eingangsleitungen, die in einem gemeinsamen Verteilerpunkt miteinander und mit dem Ausgang mindestens einer der Verzögerungsanordnungen gekoppelt sind, und mit weiteren Eingängen für mindestens zwei Filterkoeffizienten,

— einer ersten Zusammenfügungsanordnung für die digitalen Produktsignale zum Erzeugen eines digitalen Summensignals,

— einer Quantisierancrdnung, der dieses digitale Summensignal zugeführt wird,

— und Kopplung des Ausgangs der Quantisiei anordnung mit dem Verteilerpunkt,

gekennzeichnet durch

— eine zweite Zusammenfügungsanordnung j mit mehreren Eingängen,

— Kopplung der Eingänge der zweiten Zusammenfügungsanordnung mit den Verzögerungsanordnungen,

— einen Steusrkreis zum Erzeugen eines Steuersignals,

— einen Steuereingang an der Quantisierancrdnung zum Empfang des Steuersignals, wobei die Quantisieranordnung das Summensignal auf- bzw. abrundet, wenn das Steuersignal einen Wert hat, der größer bzw. kleiner ist als eine vorbestimmte Zahl.