DE3112570C2 - Digitaler Cosinus-Generator - Google Patents

Abstract

Die Erfindung betrifft einen digitalen Cosinus-Generator nach dem Prinzip der Wellendigitalfilter. Der Generator benötigt nur zwei Speicher, einen Multiplizierer und fünf Addierer. Seine Schaltungsanordnung stellt einen Parallelschwingkreis mit unendlicher Güte dar. Eine einmal eingegebene Amplitude bleibt daher erhalten. Über eine Änderung des Verstärkungsfaktors wird die Frequenz festgelegt. Dieser Cosinus-Generator weist eine Schaltungsanordnung auf, bei der zwei Addierer (1, 2) in Serie geschaltet sind. Der Ausgang des zweiten Addierers (2) ist auf den Ausgang (0) geführt und gleichzeitig mit dem ersten Eingang (3 ↓1) eines dritten Addierers (3) verbunden. Die Eingänge aller Addierer werden mit den Indizes (1 und 2), ihre Ausgänge mit dem Index (3) bezeichnet. Der Ausgang des dritten Addierers ist (3 ↓3) mit dem ersten Eingang (4 ↓1) eines vierten Addierers (4) verbunden, dessen Ausgang über ein Verzögerungsglied, einem Speicher (6) mit dem Eingang (5 ↓1) eines fünften Addierers (5) verbunden ist. Ein zweiter Speicher (7) ist an den Ausgang (3 ↓3) des dritten Addierers (3) angeschaltet. Sein Ausgang ist mit den Eingängen (1 ↓1) und (5 ↓2) des ersten und des fünften Addierers verbunden. Der Ausgang (5 ↓3) des fünften Addierers ist mit dem zweiten Eingang (4 ↓2) des vierten Addierers und mit dem Eingang eines Multiplizierers (8) verbunden. Der Ausgang dieses Multiplizierers ist mit den zweiten Eingängen (1 ↓2) und (3 ↓2) des ersten und des dritten Addierers verbunden. An ..

Description

Die Erfindung betrifft einen digitalen Cosinus-Generator mit zwei Speichern, mit Addierern, mit mindestens einem Multiplizierer und mit einer Starteinrichtung zur Eingabe der Schwingungsamplitude.

Viele technische Probleme, die früher der Analogtechnik vorbehalten waren, werden heute digital gelöst. So werden auch Oszillatorschallungen durch digitale Schaltungen ersetzt Aus dem Buch »Theory and

*o Application of Digital Signal Processing« von Lawrence R. Rabiner und Bernard Gold sind auf den Seiten 563 bis 565 unter 9.12 mehrere Möglichkeiten zur Realisation digitaler Frequenzgeneratoren aufgezeichnet. Eine Möglichkeit besteht darin, aus einer Sinustabelle die

*5 entsprechenden Werte abzurufen. Unter der Fig. 9.26 ist das Prinzipschaltbild eines digitalen Oszillators, der einen komplexen Multiplizierer enthält, dargestellt. Im Buch »Digital Processing of Signals« von Gold und Rader, McGraw HiK-. Book Company, Seiten 146 bis 148.

5^ wird ein Sinus- und Cosinus-Generator beschrieben. Hierzu sind zwei Verzögerungsglieder und vier Multiplizierer erforderlich. Eine weitere Literaturstelle »Siemens Forschungs- und Entwicklungsberichte«, Bd. I. Nr. 2, 72. Springer-Verlag, 1972. Seiten 227 bis 235,

befaßt sich ebenfalls mit digitalen Filtern und digitalen Sinus-Generatoren. Auf Seite 230, rechte Spalte, letzter Absatz ist ein digitaler Signalgenerator beschrieben, der aus einem digitalen Filter hervorgeht Nachteilig bei diesem Generator ist die Serienschaltung zweier Speicher, denen dasselbe gerundete Datenwort zugeführt wird. Hierdurch addieren sieh die Rundungsfehler und das erzeugte Signal wird ungenau.

Aufgabe der Erfindung ist es, einen digitalen Cosinus-Generator anzugeben, der bei geringem Schaltungsaufwand eine große spektrale Reinheit aufweist

Die Aufgabe wird bei einem einleitend beschriebenen Cosinus-Generator dadurch gelöst, daß ein erster Addierer, ein dritter Addierer und ein vierter Addierer,

die jeweils zwei Eingänge und einen Ausgang besitzen, über ihre ersten Eingänge in Serie geschaltet sind, daß zwischen dem Ausgang des vierten Addierers und dem ersten Eingang eines fünften Addierers der erste digitale Speicher eingeschaltet ist, daß an den Ausgang des dritten Addierers der zweite Speicher angeschaltet ist dessen Ausgang mit dem ersten Eingang des ersten Addierers und mit dem zweiten Eingang des fünften Addierers verbinden ist, und daß der Ausgang des fünften Addierers an den zweiten Eingang des vierten Addierers und an den Eingang eines Multiplizierers angeschlossen ist, dessen Ausgang mit den zweiten Eingängen des ersten und des dritten Addierers verbunden ist.

Der Erfindung liegt die Erkenntnis zugrunde, die von Prof. Fettweis, Ruhr Universität, beschriebene Theorie der Wellendigitalfilter heranzuziehen, um einen Cosinus-Generator mit den gleichen günstigen Eigenschaften der Wellendigitalfilter zu entwickeln.

Der erfindungsgemäße Cosinus-Generator benötigt nur einen einzigen Multiplizierer. Die Genauigkeit des erzeugten Signals ist von der gewählten Wortbreüe abhängig. Außerdem weist der erfindungsgemäße Generator geringere Signalverzerrungen gegenüber klassischen Digitalgeneratoren auf.

Es ist zweckmäßig, daß zwischen dem Ausgang des ersten Addierers und dem ersten Eingang des dritten Addierers eine Starteinrichtung eingeschaltet ist, über die die Amplitude des zu erzeugenden Cosinus-Signals eingegeben wird.

Über die Startvorrichtung muß nur zu Beginn einer Schwingung einmalig ein Amplitudenwert eingegeben werden. Anschließend wird die Verbindung zwischen dem Ausgang des ersten Addierers und dem Eingang des dritten Addierers beispielsweise durch einen Umschalter wieder hergestellt.

Es ist vorteilhaft, daß zwischen dem Ausgang des ersten Addierers und dem ersten Eingang des dritten Addierers ein zweiter Addierer über seinen ersten Eingang eingeschaltet ist. und daß an den zweiten Eingang des zweiten Addierers eine Startvorrichtung angeschaltet ist, über die nur zu Beginn einer Schwingung die Amplitude des zu erzeugenden Cosinus-Signals eingegeben wird und die sonst den Wert Null abgibt.

Dies ist eine besonders einfache Lösung, um Zahlenwerte einzugeben, die die Amplitude bestimmen.

Zur Erzeugung hoher Frequenzen ist es günstig, wenn parallel arbeitende Addierer, parallel arbeitende Speicherglieder und ein parallel arbeitender Multiplizierer vorgesehen sind.

Durch die parallele Verarbeitung der Daten in den Addierern und im Speicher ist es möglich, hohe Frequenzen auszugeben.

Die Schaltung ist besonders wirtschaftlich, wenn serielle Addierer, Schieberegister als Speicherglieder und ein serieller Multiplizierer vorgesehen sind.

Bei der seriellen Verarbeitung ist bedeutend weniger Schaltungsaufwand nötig. Für die meisten Anwendungsfälle reicht dieser Aufbau aus. Es können die üblichen integrierten Schaltungen — beispielsweise in Low-Power-Schottky-Technik — eingesetzt werden.

Für das gleichzeitige Erzeugen mehrerer Cosinus-Signale mit unterschiedlichen Frequenzen ist es günstig, wenn zur Durchführung des Multiplexbetriebes als Speicher I-Bst-Schreib-Lese-Speicher vorgesehen sind,' die von einer Multiplexdnrichtung gesteuert werden, daß den Schreib-Lese-Spcichern zum Verarbeitungszeitausgleich Schieberegister vorgeschaltet sind, daß die .Begrenzung der Wortlänge durch Einschreiben nur der

: höherwertigaten Bits in die Schreib-Lese-Speicher erfolgt und daß zur Verarbeitungszeitanpassung jeweils ein weiteres Schieberegister dem ersten Eingang des ersten Addierers und den zweiten Eingängen des dritten und vierten Addierers vorgeschaltet sind.

Bei dieser Anordnung kann dasselbe Rechenwerk im Zeitmultiplexbetrieb benutzt werden. Hierbei ist es

to möglich, verschiedene Frequenzen und Amplituden zu wählen.

Auf diese Weise ist es außerdem möglich, Signalgemische mit bekannter und reproduzierbarer Phasenlage zu erzeugen.

Beim Einsatz von Schreib-Lese-Speichern wirkt es sich günstig aus, daß keine Speicher hintereinandergeschaltet sind. Sonst müßte, da gleichzeitiges Einschreiben und Auslesen nicht möglich ist, ein Zwischenspeicher vorgesehen werden.

Weitere vorteilhafte Ausbildungen der Erfindung sind in den übrigen Unteransprüchen angfcg<?.ben.

Die Erfindung wird an Hand von Prinzipschaltbildern näher erläutert. Es zeigt
F i g. 1 ein Prinzipschaltbild eines Ausführung^beispiels,

F i g. 1 einen Parallelresonanzkreis,
F i g. 3 die Nachbildung dieses Parallelresonanzkreises durch eine Wellenfilterstrukturund

F i g. 4 ein Blockschaltbild für Multiplexbetrieb.

In F i g. 1 sind zwei Addierer I₁ 2 in Serie geschaltet. Der Ausgang des zweiten Addierers. 2 ist auf den Ausgang 0 geführt und gleichzeitig mit dem ersten Eingang 3i eines dritten Addierers 3 verbunden. Die Eingänge aller Addierer werden mit den Indizes 1 und 2, ihre Ausgänge mit dem index 3 bezeichnet. Der Ausgang des dritten Addierers ist 33 mit dem ersten Eingang 4i eines vierten Addierers 4 verbunden, dessen Ausgang über ein Verzögerungsglied einem Speicher 6. mit dem Eingang 5| eines fünften Addierers 5 verbunden

•»ο ist. Ein zweiter Speicher 7 ist an den Ausgang 3₅ des dritten Addierers 3 angeschaltet. Sein Ausgang ist mit den Eingäpgen Ii und 52 des ersten und des fünften Addierers verbunden. Der Ausgang 53 des fünften Addierers ist mit dem zweiten Eingang 4? des vierten Addierers und mit dem Eingang eines Multiplizierers 8, der den Faktor » — λ« aufweist, verbunden. Der Ausgang dieses Multiplizierers ist mit den zweiten Eingängen h und 32 des ersten und des dritten Addierers verbunden. An den zweiten Eingang 22 des zweiten Addierers ist eine Starteinrichtung 9 angeschaltet.

Diese Schaltungsanordnung eignet sich unmittelbar für die parallele, d. h. wortweise Verarbeitung. Hierzu können handelsübliche Bausteine als Addierer, Multiplizierer und Speicher verwendet werden.

w Zur Erklärung der Funktion werden die F i g. 2 us;d 3 herangezogen. F i g. 2 zeigt einen aus der Induktivität L und der Kapazität C bestehenden Parallel-Resonanzkreis, der über einen Widerstand R von einer Signalquelle S angefeuert wird.

Mit Hilfe der Wellendigitalfiltertheorie findet man die in F i g. 3 dargestellte Schaltungsanordnung. Sie besteht aus den Addierern 1,3,4,5, den Speichern 6,'/ und dem Multiplizierer 8 nach F i g. 1. Der Ausgang I₃ des ersten Addierers ist auf die Eingänge zweier weiterer Addierer 32 und 33 geschaltet. Der Ausgang des Addierers 33 ist

— bei offenen Ausgangsklemmen des Schwingkreises

- mit einem weiteren Addierer 35 verbunden, dessen Ausgang wiederum mit dem Eingang eines weiteren

Addierers 34 verbunden ist. Der Ausgang des Addierers 32 ist mit dem zweiten Eingang des Addierers 34 verbunden und über einen weiteren Multiplizierer 36 mit den zweiten Eingängen der Addierer 33 und 35 verbunden. Der Ausgang des Addierers 33 ist gleichzeitig der Ausgang 10 der Schaltungsanordnung. Die Signalquelle S ist über einen mit — 1 multiplizierenden Multiplizierer 31 mit einem zweiten Eingang des Addierers 32 verbunden. Der Ausgang des Addierers 34 wird zur Erklärung nicht benötigt.

In dieser Schaltungsanordnung werden die Reaktanzen durch die Speicher 6, 7 nachgebildet, während der Widerstandsteil im unteren Bereich der Schaltung über die Addierer 32 bis 35 und den Multiplizierer 36 nachgebildet werden.

Die Grundidee besteht darin, daß der Resonator nach Fig.3 eine ungedämpfte Schwingung ausführt. Die Folge davon ist, daß der Faktor »-λΙ« des Multiplizierers 36 ZU Null wird. Dies bedeutet jedoch gleichzeitig, daß kein Signal mehr den eigentlichen Resonatorteil mit den Addierern 1, 3, 4, 5 erreichen kann. Diesem Resonatorteil muß ein Anfangssignal unter Umgehung des Widerstandsteiles aufgepfropft werden. Dies führt zu der in Fig. 1 beschriebenen Schaltungsanordnung. Zu Beginn einer Schwingung muß die maximale Amplitude als digitaler Wert in den Resonatorteil eingegeben werden. Dies geschieht über die Starteinrichtung 9. Hierbei wird vorausgesetzt, daß die Speicher 6, 7 auf Null zurückgestellt sind. Da keine Dämpfung besteht, bleibt die Amplitude erhalten und die Schwingung setzt sich fort. Die ausgegebene Frequenz beträgt:

/o

in

cos (l-2e).

Hierbei ist f., die Wort-Taktfrequenz mit der die Speicher 6, 7 arbeiten. Die Frequenz kann durch Änderung des Faktors —α variiert werden, während die Amplitude der ausgegebenen Schwingung durch den eingegebenen Anfangswert bestimmt ist.

Am Ausgang 0 des Cosinus-Generators werden digitalisierte Amplitudenwerte mit mindestens der doppelten Frequenz der erzeugten Schwingung des Cosinus-Signals abgegeben. Diese Amplitudenwerte können unmittelbai — wenn die Arbeitsfrequenzen übereinstimmen — in digitalen Filtern weiterverarbeitet werden. Selbstverständlich ist auch die Umsetzung des abgegebenen Cosinus-Signals in ein analoges Signal möglich.

In Fig.4 ist e>n Blockschaltbild für die Verwendung serieller Addierer und Multiplizierer dargestellt. Der Arbeitstakt ist bei serieller Verarbeitung natürlich — in Abhängigkeit von der gewählten Wortlänge — wesentlich erhöht und wird bei Multiplexbetrieb nochmals entsprechend höher. Die Speicher 6, 7 aus Fig. 1 wurden für Multiplexbetrieb durch die Schreib-Lese-Speicher 62 und 72 z.B. mit 1024x1 Bit Organisation ersetzt Eine Multiplexeinrichtung 14 steuert diese Schreib-Lese-Speicher und reduziert das am Eingang der Schreib-Lese-Speicher anliegende Signal auf die gewählte Wortlänge. Die Multiplexeinrichtung steuert ferner eine Frequenzeinstellung 81. und wahlweise einen Seriell-Parallel-Umsetzer 15. Den Schreib-Lese-Speichern 62, 72 ist jeweils eine Nulleneinfügung 63,73 nachgeschaltet, die nach der gewählten Speicher-Wortlänge, z. B. 20 Bits, logische Nullen abgibt Die Nulleneinfügung besteht im einfachsten Fall aus einer D-Kippstufe, die z. B. nach jeweils 20 Bits über den Rücksetz-Eingang auf Null gestellt wird. Dem Multiplizierer 80 - er arbeitet nach dem Booth-Algorithmus - ist ein Speicherglied 82 vorgeschaltet, das das höchstwertigste Bit. das Vorzeichenbit, bis zur Beendigung des Multipliziervorganges speichert. Zur zeitmäßigen Anpassung sind dem Addierer 1, 3, 4 und den Speichern 6, 7 die Schieberegister 11 (10), 12(2), 13(14), 61 (1), 71 (2) vorgeschaltet. Die Anzahl der Verzögerungsglieder (entspricht Arbeitstakten = Bittakten) ist jeweils in Klammern angegeben. Dies wurde auch für die übrigen Schaltelemente, soweit nicht selbstverständlich, in der Zeichnung eingetragen. Über die Frequenzeinstellung 81 ist der Faktor —<x des Multiplizierers 80 einstellbar. Die Starteinrichtung 9 besteht aus einem Parallel-Seriell-Umsetzer, dies ist ein Schieberegister mit parallelen Eingängen über das der gewünschte Anfangswert A seriell über den zweiten Addierer 2 eingegeben wird. An den Ausgang 01 kann der Seriell-Parallel-Umsetzer 15 mit nachgeschaltetem Digital-Analog-Wandler 16 und einem Filter 17 angeschaltet werden, um ein analoges Signal am Analogausgang 02 zu erhalten. Der Ausgang des Seriell-Parallel-Umsetzer 15 ist auf einen digitalen Parallelausgang 03 geführt.

Für diese Schaltung können handelsuoliche Bausteine verwendet werden. Als serieller Addierer ist der Baustein Am25LS15 der Fa. AMD geeignet. Als Schreib-Lese-Speicher wird beispielsweise der Baustein 93L425 der Fa. Fairchild verwendet, als Multiplizierer ist der Baustein Am25LS14, Fa. AMD. geeignet. Für die Schieberegister eignen sich ebenfalls handelsübliche Bausteine, z. B. 74LS273 und als Seriell-Parallel-Umsetzer kann der Baustein 74LS194 der Fa. Texas Instruments verwendet werden. Auch für die Multiplexeinrichtung 14 wurden Standardbausteine verwendet. Bei der Multiplexeinrichtung handelt es sich um eine bekannte Adressiereinrichtung. Für jede zu erzeugende Frequenz ist ein der verwendeten Wortlänge entsprechender Speicherbereich (20 Bits) reserviert. Da beim Multiplizierer mit einer Wortlänge von 8 Bits ein 28stclliges Ergebnis erzielt wird, ist ein Beschneiden auf 20 Bits erforderlich. Dies wird ebenfalls durch die Multiplexeinrichtung 14 erreicht, die nur die 20 höchstwertigsten Bits in die Schreib-Lese-Speicher 62, 72 einschreibt.

Die in Fig.4 dargestellte Anordnung arbeitet folgendermaßen. Zum Starten wird zunächst dafür gesorgt, daß sich nur logische Nullen in der Anordnung befinden. Dies geschieht am einfachsten über die Nulleneinfügungen 63, 73, die zunächst so gestaltet werden, daß sie ihrerseits nur logische Nullen abgeben. Die Amplitude wird seriell über den Eingangs 2₂ des zweiten Addierers eingegeben.

Es ist nicht notwendig, alle zur Verfugung stehenden 20 Bits zu verwenden. Im allgemeinen kommt man mit einer wesentlich größeren Amplitudenstufung, also mit weniger Bits aus. Die gewünschte Frequenz der Schwingung wird über die Frequenzeinstellung 81 eingegeben, die den Faktor »-«« des Multiplizierers 8 und damit die Frequenz f₀ bestimmt Dieser Vorgang wird für alle gewünschten Frequenzen wiederholt Für die zeitrichtige Übernahme in die Speicher sorgt - wie hier aus Gründen der Übersichtlichkeit im Detail nicht dargestellt wurde - die Multiplexeinrichtung 14. Sie ruft auch die verschiedenen Faktoren »-«« zur Erzeugung unterschiedlicher Frequenzen auf und steuert die Nulleinfügungen. Bei Multiplexbetrieb

weiden die einzelnen Rechenoperationen till" jede 1 I^-CiIiK¹M/ abgewickelt und in ilen entsprechenden Speicherbereich ιΐι.τ Schreib-1.esc-Spcichcr β2. 72 wieder abgespeichert. Am digiiiilen Ausgang 01 wird ein entsprechendes Multiplexsignal abgegeben, bei dem zwei aufeinanderfolgende Werte unterschiedlichen Kanälen zugeordnet sind. Dieses Frequenzgemisch kann aiwn über den Seriell-Parallel-Umsetzer 15, den Digital-Analog-Umsetzer 16 und das Filter 17 am Analogausgang 02 abgegeben werden. Ebenso ist es möglich, auch statt des Frequenzgemisches einzelne Frequenzen abzugeben. Dies ist durch die Vielfachschaltung am Ausgang des Seriell-Parallel-Umsetzers 15 angedeutet Das Demultiplexen erfolgt durch die

Steuerung des I Ibernahnietaktes der Digilal-Analog-Umset/er durch die Mu!iiple\einrichiung 14. Ebenso kann das digital vorliegende Multiple^signal auch am digitalen Parallel-Ausgang 03 abgenommen werden, wobei das Demultiplexen ebenfalls durch Taktsteuerung durch die Multiplexeinrichtung 14 erfolgt.

Es ist noch zu erwähnen, daß sich bei diesem digitalen Resonator durch eine zu große Amplitude eine Art Frequenzüberhöhung ergibt. Dies wird vermieden, in dem die für alle Frequenzen maximale Amplitude auf den hexadezimalen Wert OB43D begrenzt wird.

Wird der Faktor des Multiplizierers 8 positiv gewählt, wird ein Pseudnzufallssignal (Rauschen) erzeugt.

Hierzu 2 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Digitaler Cosinus-Generator mit zwei Speichern, mit Addierern, mit mindestens einem Multiplizierer und mit einer Starteinrichtung zur Eingabe der Schwingungsamplitude, dadurch gekennzeichnet,

daß ein erster Addierer (1), ein dritter Addierer (3) und ein vierter Addierer (4), die jeweils zwei Eingänge und einen Ausgang besitzen, über ihre ersten Eingänge in Serie geschaltet sind,
daß zwischen dem Ausgang (43) des vierten Addierers (4) und dem ersten Eingang (5|) eines fünften Addierers (5) der erste digitale Speicher (6) eingeschaltet ist

daß an den Ausgang (3j) des dritten Addierers (3) der zweite Speicher (7) angeschaltet ist, dessen Ausgang mit dem ersten Eingang (11) des ersten Addierers (1) und mit d?m zweiten Eingang (52) des fünften Addierers 15>verbunden ist, und
daß der Ausgang (5j) des fünften Addierers (5) an den zweiten Eingang (4₂) des vierten Addierers (4) und an den Eingang eines Multiplizierers (8) angeschlossen ist, dessen Ausgang mit den zweiten Eingängen (I₂. 3₂) des ersten und des dritten Addierers (1 und 3) verbunden «t.

2. Cosinus-Generator nach Anspruch 1, dadurch gekennzeichnet,daß zwischen dem Ausgang (Ij) des ersten Addierers (1) und dem ersten Eingang (3|) des dritten Addierers (3) eine Starteinrichtung (9) eingeschaltet ist, über die die Amplitude des zu erzeugenden Cosinus-Signals eingegeben wird.

3. Cosinus-Generator nach Anspruch 1, dadurch gekennzeichnet, daß zwischen o\ η Ausgang (Ij) des ersten Addierers (1) und dem ersten Eingang (3i) des dritten Addierers (3) ein zweiter Addierer (2) über seinen ersten Eingang (li) eingeschaltet ist, und daß an den zweiten Eingang (I₂) des zweiten Addierers eine Startvorrichtung (9) angeschaltet ist, über die nur zu Beginn einer Schwingung die Amplitude des zu erzeugenden Cosinus-Signals eingegeben wird und die sonst den Wert Null abgibt.

4. Cosinus-Generator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß parallel arbeitende Addierer (1 —5), parallel arbeitende Speicherglieder (6, 7) und ein parallel arbeitender Multiplizierer (8) vorgesehen sind.

5. Cosinus-Generator nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß serielle Addierer, Schieberegister als Speicherglieder und ein serieller Multiplizierer (80) vorgesehen sind.

6. Cosinus-Generator nach Anspruch 5. dadurch gekennzeichnet, daß zur Durchführung des Multiplexbetriebes als Speicher (6, 7) 1-Bit-Schreibe-Lese-Speicher (62,72) vorgesehen sind, die von einer Multiplexeinrichtung (14) gesteuert werden, daß den Schreib-Lese-Speichern (62,72) zum Verarbeitungszeitausgleich Schieberegister (61, 71) vorgeschaltet sind, daß die Begrenzung der Wortlänge durch Einschreiben nur der höherwertigsten Bits in die Schreib-Lese-Speicher (82, 72) erfolgt und daß zur Verarbeitungszeitanpassung jeweils ein weiteres Schieberegister (11, 12, 13) dem ersten Eingang (li) des ersten Addierers (1) und den zweiten Eingängen (3₂, 4₂) des dritten und vierten Addierers (3, 4) vorgeschaltet sind.

7. Cosinus-Generator nach Anspruch 5 oder 6,

dadurch gekennzeichnet, daß als Starteinrichtung (9) ein Parallel-Seriell-Umsetzer vorgesehen ist

8. Cosinus-Generator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Frequenzeinstellung (81) vorgesehen ist, deren Ausgang mit dem Multiplizierer (8) verbunden ist und dessen Faktor » —«« bestimmt.

9. Cosinus-Generator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß als maximale Ampütude bei einer Wortlänge von 20 Bits der hexadezimale Wert OB43D verwendet wird.

10. Cosinus-Generator nach einem der vorhergehenden Ansprüche 5 bis 9, dadurch gekennzeichnet daß als Ausgang (01; des Cosinus-Generators der Ausgang (2j) des zweiten Addierers (2) vorgesehen ist und daß an den Ausgang (01) des Cosinus-Generators eine Reihenschaltung eines Seriell-Parallel-Umsetzers (15), eines Digital-Analog-Wandlers (16) und ein F1lter(17) angeschlossen ist

11. Cosinus-Generator nach einem der vorhergehenden Ansprüche 6 bis 8 und 10, dadurch gekennzeichnet, daß ein Demultiplexer am Ausgang (Cl) des Cosinus-Generators angeschaltet ist

12. Cosinus-Generator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß zur Erzeugung eines Pseudozufallsignais der Faktor »«« des Multiplizierers(8,80) positiv gewählt wird.