DE2403669A1 - Spezialcomputer - Google Patents

Spezialcomputer

Info

Publication number
DE2403669A1
DE2403669A1 DE2403669A DE2403669A DE2403669A1 DE 2403669 A1 DE2403669 A1 DE 2403669A1 DE 2403669 A DE2403669 A DE 2403669A DE 2403669 A DE2403669 A DE 2403669A DE 2403669 A1 DE2403669 A1 DE 2403669A1
Authority
DE
Germany
Prior art keywords
memory
program
units
addressing
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2403669A
Other languages
English (en)
Other versions
DE2403669C3 (de
DE2403669B2 (de
Inventor
Alain Beriot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2403669A1 publication Critical patent/DE2403669A1/de
Publication of DE2403669B2 publication Critical patent/DE2403669B2/de
Application granted granted Critical
Publication of DE2403669C3 publication Critical patent/DE2403669C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Description

SpezialComputer
Die Erfindung bezieht sich auf Computer, die auch als Digitalrechner oder Ziffernrechner bezeichnet werden.
Definitionsgemäß und dem Aufbau nach ist ein Computer eine Universalmaschine, wegen seiner Fähigkeit, Information nach dem Einspeichern des Verarbeitungsprogramms in einen Speicher zu verarbeiten. Aufgrund dieser Tatsache ist es einfach, der Maschine die Betriebsart der spezifischen Arbeit zu erteilen, die man ihr in einem gegebenen Zeitpunkt anvertrauen möchte. Es ist auch einfach, ihr im Zeitpunkt danach eine neue Betriebsart im Hinblick auf die Ausführung einer neuen Aufgabe zu erteilen, die von der vorhergehenden völlig verschieden sein kann. Diese zv/eite Behauptung muß natürlich dahingehend präzisiert werden, daß,da es ja eine Programm-
Ab/Pe
409831/1007
— P. —
oder Betriebsarteingabe gibt, die Maschine nur Verarbeitungsaufgaben ausführen kann, die völlig im voraus festgelegt sind und keiner Initiative Raum lassen. Aber selbst mit dieser Einschränkung bleibt das Aufgabengebiet der Computer ungeheuer groß und berührt praktisch sämtliche wirtschaftlichen, industriellen, technischen, politischen und sozialen Tätigkeiten.
Bei bestimmten Anwendungsfällen, wie beispielsweise im Fall eines Bordnavigationsaystems, ist das Aufgabengebiet ausreichend begrenzt und festgelegt, so daß ein SpezialComputer genügt, doh. ein Rechner mit geringerer Leistungsfähigkeit und demzufolge mit einer mittleren oder sogar geringen Größe. Die Leistung ist von verschiedenen Faktoren abhängig, insbesondere von dfcr Verarbeitungsgeschwindigkeit, der Speicherkapazität, der maximal möglichen Anzahl von gleichzeitigen Befehlen und dem gewählten Wortschatz. Sie ermöglicht es, diese Art von Gerät nach dem Gesichtspunkt der Leistungsfähigkeit zu bewerten.
Oben ist dargelegt worden, daß die Universalcomputer so organisiert sind, daß sie sehr unterschiedliche Arbeiten ausführen. Um das zu erreichen, ist es erforderlich, jede der Aufgaben auf eine Folge von sehr elementcvren Grundoperationen zurückzuführen. Diese Grundoperationen werden durch Programme beschrieben, die gemäß der Organisation der Maschine entweder in dem Hauptspeicher (Fall der Unterprogramme) oder in einem besonderen Speicher (Fall der Mikroprogrammierung) gespeichert werden können. In dem ersten Fall wird der Speicher ständig-für die Ausführung der Elementarbefehle in Anspruch genommen. In dem zweiten Fall wird der
409831/1007
Speicher nur für die Ausführung von allgemeineren Befehlen in Anspruch genommen; der Mikroprogrammspeicher befaßt sich mit den elementaren Verarbeitungsvorgängen.·
Diese Technik weist zahlreiche Vorteile auf: Steigerung der Vielseitigkeit des Rechners durch Verändern der Konfiguration des Mikroprogrammspeichers; Erhöhung der Ausführungsgeschwindigkeit; Möglichkeit des Arbeitens als Mehrprozessorsystem; usw.
Diese Vorteile ergeben sich im wesentlichen aus der Tatsache, daß der Speicher, der in dem herkömmlichen Computer zugleich die Programme, die Unterprogramme, die Daten, die Ergebnisse und die zur Steuerung und Überwachung der Maschine erforderlichen Informationen enthält, in zwei Blöcke unterteilt worden ist: den Mikroprogrammspeicher und den Hauptspeicher.
Man kann jedoch folgendes feststellen: das Bestreben, den Rechner universell zu machen, zwingt dazu, die Verarbeitungsschaltungen möglichst zu verallgemeinern und dafür in den Speicher eine sehr große Anzahl von Befehlen einzugeben, was dazu führt, daß diese Rechner eine beträchtliche und kostspielige Informationsspeicherkapazität besitzen. Für einfache Anwendungsfälle mit begrenztem Aufgabengebiet sind diese Anlagen im allgemeinen überdimensioniert, und z\^ar insbesondere durch die Kapazität des Speichers.
Andererseits ist das Erkennen von Fehlern in einem Universalrechner nur schwierig in Realzeit zu verwirklichen, insoweit als der Test sämtlicher Stellen des Speichers eine besondere und verhältnismäßig lange Testoperation erfordert.
409831/1007
Durch die Erfindung soll ein Computer geschaffen werden, dessen Komplexität weitgehend der Art der vorgesehenen Anwendung und dem vorgesehenen Aufgabengebiet angepaßt ist, und der außerdem Fehlererkennungsschaltungen aufweist, die sehr leistungsfähig sind.
Nach der Erfindung enthält der Computer einen aus mehreren getrennten und funktionell unterschiedlichen Speicherschaltungen gebildeten Speicher, zwei Recheneinheiten, von denen die eine für lange Operationen und die andere für kurze Operationen bestimmt ist, Adressiereinrichtungen, die ein gleichzeitiges Arbeiten der Recheneinheiten bewirken, Einrichtungen, die entweder Programmsprünge oder eine indirekte Adressierung ermöglichen, und einfache Selbstüberwachungs3inrichtungen, die infolge der Organisation des Speichers und der Recheneinrichtungen sehr leistungsfähig sind.
Weitere Merkmale ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen, in welchen gleiche Teile mit gleichen Bezugszahlen versehen sind. Es zeigen:
Fig. 1 ein Diagramm eines SpezialComputers nach der Erfindung,
Fig. 2 ein Diagramm eines Computers gemäß Fig. 1, der für die Erzielung von Programmsprüngen und indirekter Adressierung eingerichtet ist, und
409831/1007
Fig. 3 ein Diagramm eines Computers gemäß Fig. 1, der mit Selbstüberwachungsschaltungen versehen ist, die das Erkennen von Fehlern ermöglichen.
Ein spezialisierter Computer nach der Erfindung ist durch eine besondere Kombination gekennzeichnet, die darin besteht, das Speichersystem in getrennte Blöcke mit unterschiedlichen Funktionen aufzuteilen, die beispielsweise aus folgenden Schaltungen bestehen können:
- Speicher, der für Programme bestimmt ist,
- Speicher, der für konstante Daten bestimmt ist,
- Speicher, der für Eingabe- und Ausgabedaten bestimmt ist,
- Arbeitsspeicher und
- Speicher für die Eingabe und Ausgabe von Ja-Nein-Informationen .
Andererseits gestattet es die geschaffene Kombination, die Verarbeitung der komplizierten Operationen, die eine lange Zeit erfordern, von der Verarbeitung der einfachen Operationen zu trennen, deren Ausführungszeit kurz ist.
Diese beiden Operationsarten werden durch getrennte arithmetische und logische Einheiten bearbeitets die gleichzeitig arbeiten. Diese Einheiten, die auch als "Operatoren" oder auch als "Recheneinheiten" bezeichnet werden, sind entweder mikroprogrammiert oder besitzen Schaltungen mit verdrahteter Logik, so daß sie in der Lage sind, selbständig verhältnismäßig komplizierte Aufgaben auszuführen.
* 9 S 8 3 ϊ / 1 0 0 7
O ""
Da die Ausführungszeiten der Operationen verschieden sind, ist es möglich, die Zugriffszeitpunkte dieser beiden Arten von Operatoren zu den verschiedenen Speicherschaltungen zu verschachteln.
Das gleichzeitige Ausführen mehrerer Operationen ermöglicht es, entweder die Gesamtverarbeitungsgeschwindigkeit zu vergrößern oder, bei gleicher Verarbeitungsgeschwindigkeit, für gewisse Anwendungsfälle den Aufbau der Operatoren selbst zu vereinfachen, z.B. durch Anwendung einer Serien-Parallel-Verarbeitung oder sogar einer Serienverarbeitung anstelle der Parallelverarbeitung.
Schließlich ermöglicht es die Zerlegung des Speichers in Funktionsblöcke, einerseits die Größe dieser Blöcke dem betreffenden Anwendungsfall genau anzupassen, und andererseits, mittels geeigneter Überwachungsschaltungen leicht etwaige Fehler zu erkennen.
Tatsächlich können die Speicherblöcke, die für das Programm und für die konstanten Daten bestimmt sind, die sich nicht verändernde Größen enthalten, während der Ausführung des Programms überwacht werden.
Die Eingabedaten-, Ausgabedaten- und Arbeitsspeicherblöcke haben im allgemeinen kleine Abmessungen und können entweder durch Einführen von Kontrollwörtern in alle möglichen aufeinanderfolgenden Stellen oder durch Erzeugen einer besonderen$ ausreichend kurzen Testfolge getestet werden.
Die folgende Beschreibung bezieht sich auf einen Rechner,
403831/100?
der dafür vorgesehen ist, in ein kompliziertes, relativ selbständiges und eine digitale Verarbeitung erforderndes System integriert zu werden. Diesen Fall trifft man auf dem Gebiet der Luftfahrt-Elektronik häufig, wo die ein vollständiges Bordsystem bildenden Geräte auf funktionaler Ebene sehr individualisiert sind (z.B.: Navigationssystem, zentrales Aerodynamiksystem, automatisches Steuerungssystem, usw) Bei dieser Anwendungsart muß der Computer ein Untersystem sein, das in die Anlage integriert ist, aus welcher er Eingabedaten und die Funktionsbefehle ausdrückende Signale (diskrete Signale) empfängt und der er die Rechenergebnisse in geeigneter Form liefert. Im allgemeinen hat zwar die Rechenarbeit, die in einer funktional klar definierten Anlage auszuführen ist, einen geringen oder mittleren Umfang, sie kann jedoch sehr verschiedenartige numerische Verarbeitungen erfordern.
Fig. 1 zeigt in Form eines Funktionsdiagramms einen spezialisierten Computer nach der Erfindung.
Ein Taktgeber 1 ermöglicht in bekannter Weise die Ablaufsteuerung der in den verschiedenen Untereinheiten ausgeführten logischen Operationen und die Synchronisierung der Anlage.
Das Speichersystem des Rechners wird von den getrennten Speicherschaltungen 2, 3, 6, 7 und 8 gebildet. Die Operatoren sind zwei arithmetische und logische Einheiten 4 und 5.
409831/10Q7
-S-
Der Operator 5 ist für lange Operationen bestimmt, und der Operator 4 für kurze Operationen. Sie führen die Aufgaben aus, die durch die aus einem Programmspeicher 2 kommenden Befehle festgelegt sind und empfangen in durch den Taktgeber 1 festgelegten Zeitpunkten Daten, die ihnen über eine Multiplexierschaltung 9 zugeführt werden. Die Ausführung der Operationen erfordert bei jedem der Operatoren 4 und 5 unterschiedliche Zeiten, und demzufolge werden die Daten und die Ergebnisse bei jedem Operator in unterschiedlichen Zeitpunkten verarbeitet.
Ein Eingabedaten- und Ausgabedatenspeicher 6 ist ein Schnellspeicher, der beispielsweise in Halbleitertechnik ausgeführt ist und dessen Adressen zweimal pro Grundzeit des Taktgebers (Zeitdauer, die der Verarbeitung einer Stelle bzw. Ziffer entspricht) gesteuert werden können. So können die von außen kommenden Daten in den Speicher 6 an einer festgelegten Adresse eingeordnet werden, und während derselben Grundzeit kann eine andere Größe an einer anderen, durch den Programmspeicher 2 festgelegten Adresse gelesen werden, um über die Multiplexierschaltung 9 den Recheneinheiten 4 und 5 zugeführt zu werden. Dasselbe gilt für die Rechenergebnisse, die in Erwartung einer Aufforderung zum Übertragen nach außen in den Speicher 6 eingeschrieben werden können. Die Einschreibadresse des Rechenergebnisses in dem Speicher 6 wird durch den Programmspeicher 2 geliefert; die Übertragung nach außen wird ausgeführt, wenn die entsprechende Adresse und die Leseaufforderung dem Rechner durch äußere Organe angegeben werden. Die Schaltungsverbindungen mit Außen werden durch einen zweipoligen Schalter 11 mit zwei Schaltstellungen hergestellt, der durch den Taktgeber 1 gesteuert wird.
409831/1007
Ein Konstantenspeicher 7 ist ein Speicher, der langsamer arbeitet als der vorhergehende, da er nur. mit der Frequenz des Taktgebers 1 gesteuert wird, und er kann ein Festspeicher (angelsächsische Bezeichnung "Read Only Memory") sein, der als Halbleiterspeicher, Magnetkernspeicher oder dgl. ausgeführt ist. Der Speicher 7 wird durch den Programmspeicher 2 adressiert und die Daten, die er enthält, werden den Recheneinheiten 4 und 5 über die Multiplexierschaltung 9 zugeführt.
Ei-i Arbeitsspeicher 8 wird bein Lesen und Schreiben unter der Kontrolle durch den Programmspeicher 2 adressiert. Die Leistungsfähigkeit dieses Speichers muß mit derjenigen des vorgenannten Speichers 7 identisch"sein; demzufolge können die anwendbaren Technologien dieselben sein.
Die Multiplexierschaltung 9, die aus adressierten Schaltern gebildet ist, ermöglicht unter der Kontrolle durch den Programmspeicher 2 die Auswahl des in jedem Augenblick benötigten Speichers (6, 7 oder 8).
Der Programmspeicher 2 kann in ähnlicher Weise wie der Konstantenspeicher 7 ausgeführt sein und er wird unter der Kontrolle durch den Taktgeber 1 abgefragt. Die in ihm gespeicherten Informationen sind die Adressen der Daten und der Ergebnisse sowie die Operationscodeangaben, die es ermöglichen, die durch die Recheneinhei-(ten 4 und 5 auszuführenden Operatiohsarten festzulegen. In gewissen einfachen Anwendungsfällen wird der Programmablauf gemäß einer ununterbrochenen, durch den Taktgeber 1 getakteten Folge ausgeführt, wie es Fig. 1 zeigt.
409831/1007
Kompliziertere Anwendungsfälle können die Funktionen eines Programmsprungs bei einer bestimmten Adresse oder indirekte Adressierung erfordern, die die Notwendigkeit in sich schließen, gewisse Operationen an den Befehlen selbst auszuführen.
Das in Fig. 2 dargestellte Funktionsdiagramm zeigt Einrichtungen, mit denen der vorhergehende Aufbau versehen worden ist, um die Funktionen Programmsprung und indirekte Adressierung zu erreichen. Diese Einrichtungen bestehen darin, der Multiplexierschaltung 9 einen Wählkanal 20 derart zuzuordnen, daß die Befehle in den arithmetischen Einheiten 4 und 5 verarbeitet werden können, und außerdem darin, der direkten Adressierung des Programms durch den Taktgeber 1 die Möglichkeit hinzuzufügen, es durch die Ausgangssignale der Recheneinheiten zu adressieren, und zwar mittels eines gesteuerten Schalters 21.
Ein Speicher 3 für diskrete Größen und eine Multiplexierschaltung 10 sind dem für die kurzen Operationen bestimmten Operator 4 zugeordnet. Zu diesen Operationen gehören nämlich die Aufgaben mit logischem Charakter, wie etwa Vergleiche, sowie Operationen, die durch äußere logische Zustände oder durch vorhergehende Ergebnisse bedingt sind. In allen diesen Fällen wird c.ie Ja-Nean-Information durch eine einzige Binärziffer beschrieben und nicht mehr durch ein Wort, wie in dem Fall der Daten. Der Speicher 3 und die Multiplexierschaltung 10 · werden durch den Programmspeicher 2 gesteuert. Die Multiplexierschaltung 10 ermöglicht es, die von außen kommenden diskreten Eingabedaten auszuwählen. Der
409831/1007
Speicher 3 hat die Aufgabe, die Ergebnisse der vorhergehenden logischen Operationen zu speichern.· Die entsprechenden logischen Zustände werden während der gesamten Dauer der Ausführung der Operation aufrechterhalten und demzufolge kann der Speicher eine Zugriff szeit haben, die größer ist als die der anderen Speicherschaltungen. Der Speicher 3 kann mit Magnetkernen oder MOS-Halbleitern verwirklicht werden.
Der Rechner arbeitet folgendermaßen: Der Taktgeber 1 bewirkt das Lesen der aufeinanderfolgenden Befehle des Programmspeichers 2. Diese Befehle sind entweder Codegruppen, die die durch die Operatoren 4 und 5 auszuführenden Operationen festlegen,oder Adressen der Speicher 3, 6, 7 j 8 oder der Multiplexierschaltungen 9, 10, Jedem Vorrücken des Programms ist eine festgelegte Operation für die gespeicherten Größen, nämlich Lesen oder Schreiben, zugeordnet.
Beispielsweise kann eine Befehlsfolge in folgender Reihenfolge zugeordnet sein:
- Lesen der Größe A im Speicher 7 und Eingeben derselben in die Recheneinheit 5 für die langen Operationen,
- Lesen der Größe B im Speicher 6 und Eingeben derselben in die Recheneinheit 5 für die langen Operationen,
- Lesen des Operationscodes für die auszuführende lange Operation,
409831/1007
- Lesen der Größe C im Speicher 8 und Eingeben derselben in die Recheneinheit 4 für die kurzen Operationen,
- Lesen des Operationscodes für die auszuführende kurze Operation,
- Eingeben des Ergebnisses D aus der Recheneinheit 4 für die kurzen Operationen in den Speicher an der Adresse X,
- Eingeben des Ergebnisses F aus der Recheneinheit 5 für die langen Operationen in den Speicher 6 an der Adresse Y.
Es ist im allgemeinen möglich, mehrere kurze Operationen während der Dauer einer langen Operation einzuschieben.
Eine besondere Codegruppe gibt das Ausführungsende des Zyklus an, d.h. die Dauer des laufenden Programms, und steuert das Zurückkehren zum Anfang des Programms oder das Übergehen auf ein folgendes Programm gemäß dem Anwendungsfall und gemäß den gespeicherten Befehlen (Erneuerung des Programms oder Änderung des Programms).
Den Betrieb der Operatoren 4 und 5, der über den Rahmen der Erfindung hinausgeht, kann man leicht verstehen, wenn man diese Operatoren als in bekannter ¥eise in Form von mikroprogrammierten arithmetischen und logischen Einheiten gebildet auffaßt. Ausgehend von den Daten, die sie empfangen, und von den Operationscodes, die von dem Programmspeicher 2 geliefert werden, führen sie selbstän-
409831/1007
2AQ3669
dig die vorgeschriebenen Operationen aus und liefern die Ergebnisse in festgelegten Zeitpunkten, die durch den Taktgeber 1 gesteuert werden, damit sie an den durch den Programmspeicher 2 angegebenen Adressen in den entsprechenden Speicher 6 oder 7eingeordnet werden.
Wie oben angegeben, ermöglicht es die geschaffene Kombination außerdem, mit einfachen Mitteln eine sehr wirksame ständige Überwachung des Rechners und das schnelle Erkennen von möglichen Fehlern zu erreichen.
Fig. 3 zeigt die zum Ausführen dieser Selbstüberwachung vorgesehenen Einrichtungen. Hierzu gehören Überwachungsschaltungen 30 und 31 für den Programmspeicher 2 und den Konstantenspeicher 7, bei welchen es sich um Festspeicher handelt, und Adrrjßindexierungsschaltungen 32, 33 und 34 für die Speicher 3, 6 und 8, die gelesen und beschrieben werden können. In dem ersten Fall, in welchem der Inhalt des Speichers fest ist, besteht die Überwachung beispielsweise aus einer Paritätsprüfung, deren Komplexität der verlangten Quote von nicht festgestellten Fehlern angepaßt ist. Diese Prüfung kann beispielsweise aus einer Zählung der Ziffern 1 bestehen. In dem zweiten Fall ermöglicht es die Indexierung der Adressen bei jedem Programmausführungszyklus eine oder mehrere Testwörter in den entsprechenden Speichern zu verschieben. In beiden Fällen wird die Kontrolle der Ergebnisse (Paritätsprüfung und Vollständigkeit der Testwörter) durch die arithmetischen Einheiten 4 und 5 ausgeführt. Diese werden selbst bei jedem Programmzyklus durch die Ausführung eines Testunterprogramms geprüft, wobei sämtliche möglichen Rechenoperationen benutzt werden.
409831/1007
Die Schaltungen für die Adreßindexierung und den Test der Speicher werden als in "bekannter Technik ausgeführt angesehen und deshalb nicht im einzelnen beschrieben.
Um die Figuren nicht zu überladen, sind die mehradrigen Verbindungen zwischen den verschiedenen Blöcken als einfacher Linienzug dargestellt. Außerdem sind die \on dem Taktgeber 1 zu den verschiedenen Blöcken führenden Verbindungen nicht dargestellt, mit Ausnahme der Adressierung des Programmspeichers 2.
Ein spezialisierter Computer nach der Erfindung kann in sämtlichen Fällen verwendet werden, in welchen eine numerische und logische Verarbeitung mittleren oder geringen Umfangs erforderlich ist, was insbesondere bei Bord- oder Bodenanlagon auf folgenden Gebieten der Fall ist: Navigation, Sichtbarmachung, automatische Vorgänge und militärische Systeme.
Bei einer Anwendung in der Flugnavigation konnte die Kapazität des Speichers, die bei Verwendung eines Universalrechners mindestens 8000 ¥örter zu je 8 Ziffern betrug, auf weniger als 5000 Wörter zu je 8 Ziffern verringert werden, was eine Mindestverringerung von 4050 bedeutet. Außerdem muß man die Vereinfachung der Schaltungen und die erhöhte Wirksamkeit, die sich dur^ch die Selbstüberwachungseinrichtungen ergibt, berücksichtigen.
409831/1007

Claims (1)

  1. - /if-
    2UJ3669
    Patentansprüche
    Spezialeomputer, dessen Leistungsfähigkeit einem begrenzten, vorher festgelegte Anwendungsfälle umfassenden Aufgabengebiet angepaßt ist, mit Informationsspeicher- und Adressiereinrichtungen, mit arithmetischen und logischen Recheneinrichtungsn und mit Synchronisiereinrichtungen, dadurch gekennzeichnet, daß die Speicher- und Adressiereinrichtungen einen Programmspeicher (2) und mehrere getrennte Speicher (6, 7, 8, 3) mit unterschiedlichen Funktionen aufweisen, daß die Recheneinrichtungen zwei Recheneinheiten aufweisen, von denen die eine Recheneinheit (4) für einfache Operationen von kurzer Dauer und die andere Recheneinheit (5) für kompliziertere Operationen von längerer Dauer bestimmt ist, daß Multiplexierschaltungen (9, 10) zum Verbinden der Speicher mit den Recheneinheiten vorgesehen sind, daß die Synchronisiereinrichtungen (1) die Synchronisation der Speicher, Recheneinheiten und Multiplexierschaltungen vornehmen und daß der Programmspeicher die getrennten Speicher und die Multiplexierschaltungen derart adressiert, daß ein gleichzeitiges Arbeiten der Recheneinheiten bewirkt wird.
    2. SpezialComputer nach Anspruch 1, dadurch gekennzeichnet, daß der Programmspeicher (2) die Befehle der verschiedenen vorgesehenen Programme enthält und daß diese Befehle von den Ausgängen des Programmspeichers in Form von Adressen zum Lesen oder Schreiben an die getrennten Speicher, in Form von Operationscodes an die
    409831/1007
    i> 4 U 36 6 9
    beiden Recheneinheiten (4, 5) und in Form einer Umschaltungsadressierung an die Multiplexierschaltungen (9» 10) abgegeben werden.
    SpezialComputer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die getrennten Speicher einen Speicher (6) für Eingabe-Ausgabe-Daten, einen Speicher (7) für konstante Daten und einen Arbeitsspeicher (8) aufweisen, die durch ihren Leseausgang über eine erste Multiplex!erschaltung (9) mit den Recheneinheiten (4, 5) verbunden sind, daß der Konstantenspeicher (7) zum Lesen und die beiden anderen Speicher (6, 8) zum Lesen und zum Schreiben durch den Programmspeicher (2) adressiert werden, daß die Ausgänge der Recheneinheiten mit den Schreibeingängen des Arbeitsspeichers und über eine UmsehaltEinrichtung (11) mit dem Speicher für Eingabe-Ausgabe-Daten verbunden sind, und daß die Umschalteinrichtung über äußere Verbindungsleitungen ebenfalls Daten sowie Lese- und Schreibadressen empfängt.
    SpezialComputer nach Anspruch 2 oder 3, gekennzeichnet durch einen Speicher (3) für diskrete Größen, der zum Lesen und zum Schreiben durch den Programmspeicher (2) adressiert wird, und durch eine weitere Multiplex!erschaltung (10), die von äußeren Leitungen kommende diskrete Daten empfängt und die mit der Recheneinheit (4) für kurze Operationen verbunden ist, von dem ein Ausgang den Schreibeingang des Speichers für diskrete Größen speist.
    409831/1007
    2 4 im 6 9
    5. SpezialComputer nach einem der Ansprüche 2 "bis 4, gekennzeichnet durch Einrichtungen für eine indirekte Adressierung und für Programmsprünge, bestehend aus einer Verbindungsleitung (20) für die Übertragung von Befehlen aus dem Programmspeicher (2) über die eine Multiplexierschaltung (9) zu den Recheneinheiten (4, 5) und aus einer weiteren Umschalteinrichtung (21), die durch den Programmspeicher gesteuert wird und die in der Adressierungsleitung dieses Speichers angeordnet ist, um diese normalerweise aus einem Taktgeber (1) kommende Adressierung auf die von den Ausgängen der Recheneinheiten gelieferte Adressierung umzuschalten.
    6. SpezialComputer nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß Selbstüberwachungsschaltungen vorgesehen sind, die für jeden zum Lesen adressierten Speicher (2; 7) eine Testschaltung (30; 31), die die Ausgangssignale des betreffenden Speichers empfängt und deren Ausgänge über die erste Multiplexierschaltung (9) mit den Recheneinheiten (4, 5) verbunden sind, und für jeden Speicher (3; 6; 8), der zum Lesen und zum Schreiben adressiert wird, eine in der Adressierungsleitung dem betreffenden Speicher unmittelbar vorgeschaltete Adreßindexierungsschaltung (32; 33; 34) aufweisen.
    409831/1007
    Leerseite
DE2403669A 1973-01-26 1974-01-25 SpezialComputer Expired DE2403669C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7302836A FR2215877A5 (de) 1973-01-26 1973-01-26

Publications (3)

Publication Number Publication Date
DE2403669A1 true DE2403669A1 (de) 1974-08-01
DE2403669B2 DE2403669B2 (de) 1979-02-01
DE2403669C3 DE2403669C3 (de) 1979-10-04

Family

ID=9113912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2403669A Expired DE2403669C3 (de) 1973-01-26 1974-01-25 SpezialComputer

Country Status (6)

Country Link
US (1) US3932845A (de)
DE (1) DE2403669C3 (de)
FR (1) FR2215877A5 (de)
GB (1) GB1459493A (de)
NL (1) NL7400904A (de)
SE (1) SE398787B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554088A1 (de) 1974-12-23 1976-06-24 Pitney Bowes Kleinstrechnergesteuertes elektronisches frankiermaschinensystem

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5194734A (en) * 1975-02-19 1976-08-19 Tajushorisochino enzanseigyohoshiki
US4085450A (en) * 1976-12-29 1978-04-18 Burroughs Corporation Performance invarient execution unit for non-communicative instructions
GB1592873A (en) * 1977-02-21 1981-07-08 Ferranti Ltd Data processing systems
US4295193A (en) * 1979-06-29 1981-10-13 International Business Machines Corporation Machine for multiple instruction execution
EP0082903B1 (de) * 1981-12-29 1987-05-13 International Business Machines Corporation Steuergerät mit Anschlussmöglichkeit an zwei Speicher unterschiedlicher Geschwindigkeit
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
GB2140943A (en) * 1983-06-03 1984-12-05 Burke Cole Pullman Improvements relating to computers
CA1270338C (en) * 1985-09-11 1990-06-12 DATA PROCESSING SYSTEM FOR PROCESSING UNITS WITH DIFFERENT RATES
TWI226015B (en) * 1999-08-31 2005-01-01 Matsushita Electric Ind Co Ltd Digital signal processor and control method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348210A (en) * 1964-12-07 1967-10-17 Bell Telephone Labor Inc Digital computer employing plural processors
DE1549531A1 (de) * 1966-08-16 1971-04-01 Scient Data Systems Inc Digitale Rechenanlage
US3697734A (en) * 1970-07-28 1972-10-10 Singer Co Digital computer utilizing a plurality of parallel asynchronous arithmetic units
US3760171A (en) * 1971-01-12 1973-09-18 Wang Laboratories Programmable calculators having display means and multiple memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554088A1 (de) 1974-12-23 1976-06-24 Pitney Bowes Kleinstrechnergesteuertes elektronisches frankiermaschinensystem
DE2560587C2 (de) * 1974-12-23 1985-09-26 Pitney Bowes, Inc., Stamford, Conn. Elektronische Frankiermaschine

Also Published As

Publication number Publication date
DE2403669C3 (de) 1979-10-04
FR2215877A5 (de) 1974-08-23
SE398787B (sv) 1978-01-16
DE2403669B2 (de) 1979-02-01
NL7400904A (de) 1974-07-30
GB1459493A (en) 1976-12-22
US3932845A (en) 1976-01-13

Similar Documents

Publication Publication Date Title
DE2328058C2 (de) Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung
DE1178623C2 (de) Programmgesteuerte datenverarbeitende Maschine
EP0097725B1 (de) Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen
DE1524209B2 (de) Programmgesteuerte datenverarbeitungsanlage
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE2854782C2 (de) Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE2164793A1 (de) Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit
DE2244170B2 (de) Programmsteuerung zum numerischen Rechnerdirektsteuern mehrerer Werkzeugmaschinen einer Fertigungsanlage
DE2313497A1 (de) Digitale steuervorrichtung
DE2403669C3 (de) SpezialComputer
DE2433436A1 (de) Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer
DE1191145B (de) Elektronische Zifferrechenmaschine
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE2632277A1 (de) Mikroprogrammierbarer computer fuer eine numerische steuervorrichtung
DE2230727C3 (de) Schaltungsanordnung zur dynamischen Zuteilung von Speicherzyklen mit Vorrangs steuerung
DE1499955A1 (de) Schaltungsanordnung zum Einschalten eines elektrischen Stromkreises mit Hilfe eines Befehlswortes
DE2419836C3 (de) Schaltungsanordnung zur Durchführung von Unterprogramm-Sprungbefehlen in Datenverarbeitungsanlagen
DE1524211A1 (de) Datenverarbeitungsanlage
DE2735874C2 (de)
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE1499191C3 (de) Elektronische Einrichtung für eine Datenverarbeitungsanlage
DE2105351B2 (de) Steuereinrichtung für die Informationsübertragung zwischen einem Ein-/ Ausgabekanal und angeschlossenen Ein-/ Ausgabegeräten
DE1549422C3 (de) Datenverarbeitungsanlage mit variabel vorwählbarer Wortlänge
DE2150292A1 (de) Mikroprogrammgesteuerte Datenverarbeitungsanlage mit ueberlagerter Ausfuehrung und Entnahme von Befehlen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee