DE2932926A1

DE2932926A1 - Multiplex-leitungserreger

Info

Publication number: DE2932926A1
Application number: DE19792932926
Authority: DE
Inventors: Jay Lawrence Richman
Original assignee: Bendix Corp
Current assignee: Bendix Corp
Priority date: 1978-09-27
Filing date: 1979-08-14
Publication date: 1980-04-17
Also published as: FR2437629A1; JPS5545293A; US4180865A; CA1117670A; GB2030710A; GB2030710B

Description

Die Erfindung betrifft digitale Nachrichtenanlagen, insbesondere eine digitale Nachrichten-Multiplex-Leitung mit einer Schnittstelle für Befehl und Antwort. Insbesondere betrifft die Erfindung einen tragbaren und wirtschaftlichen Multiplex-Leitungserreger zur Ansteuerung einer digitalen Multiplex-Leitung für Informationsaustausch der vorbezeichneten Art.

Digitale Nachrichten- oder Informationsaustauschanlagen umfassen Muliplex-Sammelschienen, deren Anlage unter einer Testschnittstelle für Befehl und Antwort ausgelegt ist. Ein Normalbeispiel dieser Schnittstellenkonstruktion ist in der Wehrmachtsnorm MIL-STD-1553A definiert. Bei Anlagen dieser Art ist es zweckmäßig, die Betriebsfunktion einer Sammelschiene oder von Sammelschienen zu prüfen, so daß das Ansprechverhalten der geprüften Anlage analysiert werden kann, um ihre Betriebsbereitschaft zu ermitteln. Diese Vorrichtungen, Multiplex-Leitungserreger genannt, sind vorzugsweise tragbar für Fabrik- oder Außeneinsatz ausgelegt und müssen wirtschaftlich herzustellen sein. Vor der Erfindung gab es keinen Multiplex-Leitungserreger, welcher diese Merkmale erfüllte.

Erfindungsgemäß ist ein Multiplex-Leitungserreger mit einer Anzahl von Bitwahlschaltern, einer logischen Schaltung für die Taktsteuerung, seriellen Ausgangsregistern, logischen Schaltungen für die Betriebsartensteuerung und die Wortwahl sowie Kanalverstärkern vorgesehen. Die Bitwahlschalter wählen ein Strukturmuster, das parallel in die seriellen Ausgangsregister eingespeist wird. Die logische Taktsteuer- und Steuerschaltung teilt das Ausgangssignal eines Oszillators, um Signale zu erzeugen, deren Frequenzen den richtigen Betrieb der Anlage gewährleisten. Die Taktsignale liegen an einer

030016/0622

logischen Betriebsartenteuerschaltung an, und die Wortwahllogik erzeugt ein serielles Wort. Die logische Steuerschaltung für die Betriebsart wird über einen Schalter bedient, um den Kanal zu wählen, der Daten ausgeben soll, die Betriebsarten "Übertragen" oder "Empfangen" wählen soll, "schnelle" oder "langsame" Wiederholgeschwindigkeiten wählen und die Betriebsarten "Durchlauf" oder "Halt" wählen soll.

Die Wortwahllogik speichert Daten und Befehlswörter in die seriellen Ausgangsregister ein und wählt entweder ein Daten- oder ein Befehlswort, das von dort aus verschoben werden soll. Zwei einander identische Kanalverstärker steuern Ausgangsimpulsübertrager, die an Ausgangsklinken gekoppelt sind, welche in einer bestimmten Widerstandslast enden, welche an die zu prüfende Übertragungsleitung der Anlage angepaßt ist. Die vorstehende Auslegung ist auf einer einzigen Schaltplatine in einem kompakten Chassis untergebracht, damit das Gerät tragbar bei wirksamer Wartungsfreundlichkeit und billiger Konstruktion ausgelegt werden kann.

Die Erfindung ist nachstehend näher erläutert. Alle in der Beschreibung enthaltenen Merkmale und Maßnahmen können von erfindungswesentlicher Bedeutung sein. Die Zeichnungen zeigen:

Fig. 1 eine bildliche Darstellung der äußeren Form eines erfindungsgemäßen tragbaren Multiplex-Leitungserregers. Fig. 2 ein Blockschaltbild mit der allgemeinen konstruktionsmäßigen Anordnung der Bitwahlschalter, der seriellen Ausgangsregister, der Taktsteuerungs- und Steuerlogik, der Betriebsartensteuerlogik, der Wortwahllogik und der Kanalverstärker des erfindungsgemäßen Gerätes.

030016/0622

Fig. 3,4,5 elektrische Stromlaufpläne und logische Schaltbilder mit der detaillierten Auslegung und Anordnung der in Fig. 2 allgemein dargestellten Bauteile.

Ein Gehäuse 18 (Fig. 1) besitzt ein schräges Frontschaltbrett 20, welches eine Anzahl von Befehls- und Datenbitwahlschaltern enthält, wobei als Beispiel siebzehn Schalter mit den Bezugszeichen 0-16 gezeigt sind. Die Bitwahlschalter sind Kippschalter, die (siehe Fig.1) hochstehend gezeigt sind, um den Schaltzustand einer logischen Eins anzuzeigen und in der umgelegten Stellung, um den Schaltzustand einer logischen Null anzuzeigen.

Auf der Frontplatte 20 sind auch die Kippschalter 22,24,26 und 2 8 untergebracht. Der Kippschalter 22 dient zur Wahl eines entsprechenden Ausgabedatenkanals von zwei Kanälen, wenn er über die logische Betriebsartensteuerung oben oder unten steht; dies wird nachstehend näher erläutert. Der Kippschalter 24 schaltet das Gerät entweder in die Betriebsart "übertragen" oder "Empfangen", während der Kippschalter 26 "schnelle" ("oben") oder "langsame" ("unten") Wiederholgeschwindigkeiten für Nachrichtenvermittlung wählt. Der Kippschalter 28 sorgt für die Betriebsarten "Laufen" ("oben") oder "Halt" ("unten"). Die Frontplatte trägt auch einen Netzschalter 3O mit dem zugeordneten Anzeigelämpchen 32 sowie eine Drucktaste 34 für Datenbiteingabe und eine Drucktaste 36 für Befehlsbiteingabe.

Ein Seitenbrett 44 des Gehäuses 18 weist Netzleitungsklinken 38 und 40 auf, die an eine entsprechende Gleichstromversorgung von +5V angeschlossen sein können. Ferner trägt das Brett 44 die Ausgangsklinken 42 und 45 für die Kanalsammelleitung. Die in den Fig. 3,4 und 5

030016/0622

gezeigte Schaltung der Erfindung ist im Gehäuse 18 untergebracht. Die Bitwahlschalter 0-16 (Fig. 2) sind mit seriellen Ausgangsregistern 46 verbunden. Die genaue Beschaltung der seriellen Ausgangsregister ist in Fig. 3 gezeigt.

Die Bitwahlschalter 1-16 (Fig. 3) sind an zwei Schieberegister 46A und 46B mit 8-Bit seriellem Ausgang und parallelem Eingang geführt und mit gleichen Schieberegistern 46C und 46D verbunden. Der Bitwahlschalter 0 (Bit 0 und sein Komplement Bit Ö) ist über eine Torschaltung 47 an einen Doppel-Flipflop 51 gekoppelt, und die Torschaltung wird von den Ausgangssignalen der Register 46A und 46B gesteuert, um ein Datenwort und seinen Komplementärwert auszugeben. Der Bitwahlschalter 0 ist über eine gleiche Torschaltung 49 an einen Doppel-Flipflop 55 gekoppelt, und die Torschaltung 49 wird von den Ausgangssignalen der Register 46C und 46D gesteuert, um ein Befehlswort und seinen Komplementärwert auszugeben. Die Register 46A und 46B werden aufgefüllt, wenn die Datenbiteingabetaste 34 kurz niedergedrückt wird, wobei ein gewähltes Bitmuster parallel den Registern über die Bitwahlschalter eingegeben wird. Wenn die Befehlsbittaste 36 kurzzeitig niedergedrückt wird, wird ein ebenso gewähltes Bitmuster den Registern 46C und 46D parallel eingespeist.

Die allgemein in Fig. 2 dargestellte logische Taktsteuerung und Steuerung ist in Einzelheiten in den Fig. 4 und 5 gezeigt. Sie teilt das Ausgangssignal eines 16 MHz-Quarzoszillators 57 in Ausgangssignale von 2 MHz und 1 MHz für den Betrieb der Anlage (Fig.4).

Die logische Taktsteuer- und Steuerschaltung 48 erzeugt Taktsignale Cj ,CjrC^G (Spalt) sowie ein Verstärkerschaltsignal, die an der lo-

030016/0622

gischen Betriebsartensteuerschaltung 50 anliegen, die allgemein in Fig. 2 gezeigt ist. Diese Signale werden von 8-Bit-Schieberegistern 48A,48b,48c und 48D mit seriellem Eingang und parallelem Ausgang sowie der zugeordneten logischen Schaltung erzeugt, die in der logischen Taktsteuer- und Steuerlogik 48 enthalten sind, welche in Fig. 4 im einzelnen dargestellt ist. Die logische Betriebsartensteuerung 50, auch in Fig. 4 detailliert, meldet Signale "Ansteuern", "durchgesteuertes Taktsignal" sowie "Lauf" an die logische Taktsteuer- und Steuerschaltung 48 zurück. Außerdem erzeugt die logische Taktsteuer- und Steuerschaltung 48 ein Taktsignal von 1 MHz für die logische Wortwahlschaltung 52 und die seriellen Ausgangsregister 46.

Ein serielles Wort der logischen Wortwahlschaltung 52 wird durch die logische Taktsteuer- und Steuerschaltung 48 wieder synchronisiert, bevor es als Ausgangssignal eines seriellen Wortes und dessen Komplementärwert in zwei Kanalverstärker 54 anliegt. Die logische Betriebsartensteuerung 5O wählt den Kanal, welcher die Daten über den Kippschalter 22 ausgeben soll (Fig. 5). Die anderen Kippschalter erfüllen die anhand der Fig. 1 erläuterten Aufgaben.

Die logische Wortwahlschaltung 52 (Fig. 3) speist Daten- und Befehlswörter in die seriellen Ausgangsregister 46 ein. Die Signale C„ und D-. der logischen Taktsteuer- und Steuerschaltung 48 (Fig. 2) wählen ein Daten- oder ein Befehlswort, das von den seriellen Ausgangsregistern verschoben wird. Nach Fig. 5 umfaßt der Doppelkanalverstärker 54 die einander gleichen Kanäle 54A und 54B. Jeder Kanal umfaßt einen als logische Pufferschaltung ausgelegten offenen Datensammler, welcher einen Ausgangsimpulstransformator mit Komple-

030016/0622

mentärsignalen steuert. Spulen sorgen für die Formung der Anstiegsund Abfallzeit der Ausgangswellenform. Trennwiderstände koppeln die Sekundärseite des Transformators an Kanalausgangsklinken (hochpegelig und niederpegelig), die in einem Abschlußwiderstand von 75 Ohm enden, welcher die zu prüfende übertragungsleitung der Anlage anpaßt.

Die in den Fig. 3,4 und 5 gezeigte Schaltung und logische Schaltung gilt für eine digitale Nachrichten-Multiplexleitung, deren Anlage, an eine Prüfschnittstelle gekoppelt, der Schaltung von MIL STD 1553A {Wehrmachtsnorm 1553A) entspricht, d.h. einer Schnittstelle des Befehls-Antwort-Typs .

Außer dem vorstehend beschriebenen Ausführungsbeispiel sind noch weitere Schaltungen und logische Schaltungen dieser Art möglich, ohne den Rahmen der Erfindung zu verlassen.

030016/0622

'4ο -Leerseite

Claims

bode - Ζ" The Bendix Corporation "· · *--■■ " Executive Offices, Bendix Center 23. Juli 1979 Southfield, Mich.48076, USA Akte M-4993 Multiplex-Le i tungserreger Patentansprüche

1. Erreger ?ur Beaufschlagung einer digitalen Nachrichtenmultiplexleitung, dadurch gekennzeichnet, daß er folgende Baugruppen umfaßt: handbediente Bitwahleinrichtungen (0-16) zur Auswahl digitaler Bits, um digitale Wortmuster zu schaffen, mit den Bitwahleinrichtungen (0-16) verbundene Register (46) zum Empfang

der digitalen Wortmuster von den Bitwahleinrichtungen, mit den verbundene

Registern (46)' handbediente Wortwahleinrichtungen (52), um die Register (46) zum Empfang digitaler Wortmuster anzusteuern,
Taktgeber (48) zur Erzeugung von Taktsignalen, wobei die Wortwahleinrichtungen (52) mit dem Taktgeber (48) verbunden sind
und in Abhängigkeit von bestimmten Taktsignalen der Taktgeber
die gewählten digitalen Wortmuster von den Registern (46) an
den Taktgeber (48) verschieben, welcher die verschobenen digitalen Wortmuster synchronisiert, ferner eine Anzahl von Ausgangskanälen (54), welche an den Taktgeber (48) für den Empfang der synchronisierten digitalen Wortmuster angeschlossen sind sowie

030016/0622

an den Taktgeber (48) und an die Ausgangskanäle (54) angekoppelte Steuereinrichtungen (50), welche in Abhängigkeit von anderen bestimmten Signalen des Taktgebers (4 8) mindestens einen Ausgangskanal (54) anwählen, um Ausgangssignale zur Erregung der digitalen Multiplex-Nachrichtenleitung zu erzeugen.

2. Erreger nach Anspruch 1, dadurch gekennzeichnet, daß die Bitwahleinrichtungen (0-16) eine Anzahl von Kippschaltern (0-16) umfassen, von denen jeder in einer Richtung geschaltet werden kann, um ein Bit mit dem logischen Schaltzustand "Eins" zu erzeugen und in Gegenrichtung geschaltet werden kann, um ein Bit mit dem logischen Schaltzustand "Null" zu erzeugen, um digitale Wertmuster zu bilden.

3. Erreger nach Anspruch 2, dadurch gekennzeichnet, daß die Kippschalter (0-16) in der einen sowie in der Gegenrichtung geschaltet werden, um digitale Bits auszuwählen, damit digitale Datenwort- und digitale Befehlswortmuster gebildet werden.

4. Erreger nach Anspruch 1 und 3, dadurch gekennzeichnet, daß die an die Bitwahleinrichtungen (0-16) zum Empfang digitaler Wortmuster gekoppelten Register (46) folgende Baugruppen umfassen: eine erste Gruppe von Schieberegistern (46A,46B) mit seriellem Eingang und parallelem Ausgang zum Empfang der gewählten Datenwortmuster und eine zweite Gruppe von Schieberegistern (46C, 46D) mit seriellem Eingang und parallelem Ausgang zum Empfang der gewählten Befehlswortmuster.

5. Erreger nach Anspruch 4, dadurch gekennzeichnet, daß die Wort-

030016/0622

wähleinrichtung (52) folgende Bauteile umfaßt: einen ersten handbedienten Schalter (34) zur Ansteuerung der ersten Registergruppe (46A,46B), um die gewählten Datenwortmuster zu empfangen sowie einen zweiten handbedienten Schalter (36) zur Ansteuerung der zweiten Registergruppe (46C,46D) zum Empfang der gewählten Befehlswortmuster.

6. Erreger nach Anspruch 1, dadurch gekennzeichnet, daß der Taktgeber (48) folgende Bauteile umfaßt: eine Vorrichtung (57) zur Erzeugung von Ausgangssignalen von einer bestimmten Frequenz sowie Vorrichtungen (Fig. 4) zur Herabteilung der Frequenz des Ausgangssignals, um eine Anzahl von Betriebssignalen mit anderen bestimmten Frequenzen zu erzeugen.

7. Erreger nach Anspruch 6, dadurch gekennzeichnet, daß die Bitwahleinrichtungen (0-16) Vorrichtungen (47-49) enthalten, um digitale Daten- und digitale Befehlswortmuster zu erzeugen sowie dadurch, daß die V7ortwah!einrichtung (5 2) in Abhängigkeit von bestimmten Funktionssignalen des Taktgebers (4 8) ein digitales Datenwortmuster wählt, das vom Register (46) an den Taktgeber (48) verschoben wird, und in Abhängigkeit von anderen bestimmten Funktionssignalen des Taktgebers (48) ein digitales Befehlswortmuster vom Register (46) an den Taktgeber (48) verschiebt und schließlich dadurch, daß der Taktgeber (48) die gewählten verschobenen digitalen Daten- und digitalen Befehlswortmuster synchronisiert.

030016/0622