DE2501531C3 - Digitale Schaltungsanordnung zum Umwandeln komprimierter differenz pulscodemodulierter Signale in PCM-Signale - Google Patents

Description

-- einen Eingangskreis mit einer ersten Verzögerungsanordnung, in die für jedes Codewort im komprimierten differenzpulscodemodulierten Signa! ein Hilfscodewort eingeschrieben und takigesteuert verzögert wird,

— einen digitalen Schrittgrößenregelkreis, der aus dem komprimierten differenz-pulscodemodulierten Signal für jedes Codewort darin ein Schrittgrößencodewort erzeugt,

— eine Quelle für eine gegebene Anzahl digital kodierter Filterkoeffizi«snten,

— eine Multiplizieranordnung, die aus den Hilfscodeworten und den Filterkoeffizienten eine der Anzahl Filterkoeffizienten entsprechende Anzahl zweiter Codeworte erzeugt, die je das digitale Produkt aus einem Codewort im komprimierter* difft- enz-pulscodemodulierten Signal, einem zu^ehörenden Schrittgrößencodewort und einem Filterkc- ffizienten angeben,

— eine Zusammenfügungsanordnung, die die zweiten Codeworte summiert und die durch Taktimpulse mit einer Periode gleich einem ganzen Vielfachen der Taktperiode der Verzögerungsanordnung gesteuert periodisch Codeworte abgibt, die das PCM-Signal bilden.

2.Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß die erste ΎβΓζο§επ^53ηο^- nung eine Reihenschaltung aus N Verzögerungselementen ist, von denen jedes ein Hilfscodewort speichert.

3. Schaltungsanordnung nach Anspruch I oder 2, dadurch gekennzeichnet, daß der Schrittgrößenregelkreis an eine zweite Verzögerungsanordnung mit N zweiten Verzögerungselementen angeschlossen ist, von denen jedes ein Schrittgrößencodewort einer Folge von N Schrittgrößencodeworten speichert.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Ausgang der ersten Verzögerungsanordnung mit ihrem Eingang rückgekoppelt ist.

5. Schaltungsanordnung nach Anspruch 1, 2 oder 4, dadurch gekennzeichnet, daß im Eingangskreis eine weitere Multiplizieranordnung der Verzögerungsanordnung vorgeschaltet ist, die jeweils ein Codewort des komprimierten differenzpulscodemodulierten Signals mit einem dazugehörenden Schrittgrößencodewort multipliziert.

6. Schaltungsanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Multiplizieranordnung N Multiplizierelemente enthalt, von denen

jedes ein Codewort des komprimierten differenzpulscodemodulierten Signals, ein zu diesem Codewort gehörendes Schrittgrößencodewort und einen von der Quelle gelieferten Filterkoeffizienten multipliziert und das Produkt der Zusammenfügungsanordnung zuführt, die als integrierendes Netzwerk ausgebildet ist.

7. Schaltungsanordnung nach Anspruch 2,3 und 4, dadurch gekennzeichnet, daß der Ausgang eines der Verzögerungselemente der ersten Verzögerungsanordnung mit einem Eingang der Multiplizieranordnung gekoppelt ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß ein Eingang des Schrittgrößenregelkreises mit dem Eingang dieses Verzögerungselements verbunden ist.

9. Schaltungsanordnung nach einem der vorstehenden Ansprüche, wobei der zu einem Codewort im komprimierten differenz-pulscodemodulierten Signal gehörende Schrittgrößenwert durch eine ganze Zweierpotenz angegeben wird, dadurch gekennzeichnet, daß die vom Schrittgrößenregelkreis erzeugten Schrittcodeworte den Exponenten der Grundzahl zwei des betrachteten Schrittgrößenwertes kennzeichnen und einer Umsetzanordnung zugeführt werden.

Die Erfindung betrifft eine digitale Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Differenz-pulscodemodulierte Signale bestehen aus einer Folge von Codewörtern, von denen jedes die Polarität und den Betrag des Unterschiedes zwischen dem zu übertragenden Informationssignal und einem Rückkopplungssignal angibt, da' von den vorhergehenden Codeworten abgeleitet wird. Ein Sonerfall dieser Codierung, der sehr häufig verwendet wird, ist die Deltamodulation, bei der jedes Codewort nur ein einziges Bit enthält. Die aufeinanderfolgenden »0«- und

4·ϊ »I «-Bits (oder auch die aufeinanderfolgenden » + I« und »— 1«-Bits) geben je die Polarität des Unterschiedes in der Größe zwischen dem zu übertragenden analogen Informationssignal und dem Rückkopplungssignal an.

Zum Erzeugen eines kompromierten deltamoduherten Signals sind mehrere Methoden beannt, und zwar beispielsweise: kontinuierliche Deltamodulation (siehe Philips Research Reports, 1968, Heft 23, Seiten 233-246), digital geregelte Deltamodulation (DCDM) (siehe DE-OS 19 11 431), High information delta modulation (HIDM) (siehe beispielsweise Panter; Modulation, noise and spectral analysis; Mc Graw-Hill, 1965 Seiten 604-696). All diese sogenannten Kompandierungsmethoden für das deltamodulierte Signal bezwecken, beim Modulieren und Demodulieren eine

μ Anpassung der angewandten Schrittgröße an den Pegel der Änderungen des ursprünglichen analogen Informationssignais zu erreichen, damit eine wesentlich niedrigere Abtastfrequenz ausreicht, als dies bei einem linear differenz-pulscodemodulierten Signal möglich ist,

*5 bei dem nur ein Wert der Schrittgröße verwendet wird.

Dieser wesentlichen Verringerung der Abtastfrequenz steht gegenüber, daß bei Anwendung einer der obengenannten Kompressionsmethoden durch die ein-

zelnen Codeworte im deltamodulierten Signal nicht eindeutig die wirkliche Größe einer Änderung des ursprünglichen analogen Informationssignals gegenüber diesem Informationssignal zum vorhergehenden Abtastzeitpunkt erhalten wird, sondern diese wirkliche Größe muß aus der Folge von Codewörtern im deltamodulierten Signal abgeleitet werden.

Um ein derart komprimiertes deltamoduliertes Signal in ein PCM-Signal umzuwandeln, ist es bekannt, dieses komprimierte deltamoduüerte Signal zuvor in ein linear differenz-pulscodemoduliertes Signal umzuwandeln, wobei jedes Codewort eindeutig die Änderung des ursprünglichen analogen Signals gegenüber dem vorhergehenden Zeitpunkt kennzeichnet

Eine auf diese Weise funktionierende Anordnung führt jedoch starke nichtlineare Verzerrungen ein, und außerdem erfordert dabei das linear differenz-pulscodemodulierte Signal eine derart hohe Abtastfrequenz (in der Größenordnung von einigen Megahertz), daß eine derartige Anordnung sich nicht dazu eignet, mit Hilfe 2» der modernen MOS-Techniken integriert zu werden. In einer derartigen Anordnung ist nämiich eine sehr hohe Verarbeitungsgeschwindigkeit der aufeinanderfolgenden Codeworte erforderlich, was in einer Taktfrequenz von einigen zehn Megahertz zum Ausdruck gelangt 2 >

Aufgabe der Erfindung ist es nun, eine Anordnung der eingangs erwähnten Art zu schaffen, die mit einer beschränkten Taktfrequenz von beispielsweise 1 MHz über einen großen dynamischen Bereich von beispielsweise 3OdB einen minimalen Wert des Signal-Rausch- jo Verhältnisses gewährleistet.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Maßnahmen gelöst Dadurch wird beim parallelen Aufbau der erfindungsgemäßen Schaltungsanordnung keine Takt- r. frequenz größer als die erste Abtastfrequenz der Codeworte des komprimierten differenz-pulscodemodulierten Signals notwendig, während bei seriellem Ablauf der Verarbeitungsschritte in der erfindungsgemäßen Schaltungsanordnung nur eine unmittelbar w entsprechende höhere Taktfrequenz einiger Elemente erforderlicht ist.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung sind in den 4^r> Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt

F i g. 1 eine erfindungsgemäße Schaltungsanordnung zum Umwandelt eines DM-Signals in ein PCM-Signal;

F i g. 2 einen Schrittgrößenregelkreis zur Verwen- w dung in der Anordnung räch F i g. 1;

Fig.3 eine Multiplikationsanordnung zur Verwendung in der Anordnung ncch F i g. 1;

Fig. 4 und Fig. 5 Abwandlungen der Anordnung nach Fig. 1; v,

Fig.6 einige Zeitdiagramme zur Erläuterung der Wirkungsweise der Anordnung nach F i g. 5,

Fig. 7 eine dritte Abwandlung der Anordnung nach Fig. 1,

Fig.8 einen Schrittgrößenregelkreis zur Verwen- bo dung in der Anordnung F i g. 7.

Die in F i g. 1 dargestellte Schaltungsanordnung ist zum Umwandeln eines komprimierten deltamodulierten Signals in ein pulscodemoduliertes (PCM)-Signal eingerichtet, wobei das komprimierte deltamodulierte Signal μ entsprechend einer vorbestimmten Methode mit einer geregelten Schrittgröße kodiert ist und durch eine Folge mit einer gegebenen Abtastfrequenz auftretender Codeworte gebildet w rd, die je aus mindestens einem Bit bestehen, und das pulscodemodulierte Signal durch eine Folge mit einer gegebenen Abtastfrequenz auftretender Mehrbit-Codeworte gebildet wird, welche letztgenannte Abtastfrequenz ein Bruchteil der Abtastfrequenz ist, mit der die Codeworte im deltamodulierten Signal auftreten.

Insbesondere ist die dargestellte Anordnung zum Umwandeln eines deltamodulierten Signals, das durch mit einer gegebenen Deltamodulations (DM-)-Abtastfrequenz /j von beispielsweise 40 kHz auftretende Ein-Bit-Codeworte gebildet wird, in mit einer gegebenen PCM-Abtastfrequenz fo von beispielsweise 8 kHz auftretende ^-Bit-PCM-Codeworte eingerichtet. Es wird dabei vorausgesetzt, daß das deltamoduüerte Signal durch Deltamodulation eines im Frequenzband von 0—4 kHz liegenden analogen Informationssignals erhalten wurde, wobei im Deltamodulator eine Schrittgrößenregelung entsprechend der Methode der DCDM (digital geregelte Deitamodulation) angewandt worden ist Die Ein-Bit-Codeworte, kurz DM-Bits genannt, die dabei erhalten .verden, werden auf uoliche Weise durch eine der Binärzshlen »1« und »0« da. gestellt Dabei kennzeichnet eine »1« eine Zunahme und eine »0« eine Abnahme der augenblicklichen Größe des aralogen Gesprächssignals zu einem gegebenen DM-Abtastzeilpunkt gegenüber der augenblicklichen Größe eines Rückkopplungssignals (Prädiktionssignals), das im DM-Coder von den DM-Bits abgeleitet wird, die zu vorhergehenden Abtastzeitpunkten aufgetreten sind. In der Figur sind diese Ein-Bit-Codeworte durch x(nT) dargestellt. Damit wird angegeben, daß diese DM-Bits zu Zeitpunkten auftreten, die ein ganzes Vielfaches der DM-Abtaslperiode T= 1/Z₁/ sind, d.h. zu Zeitpunkten t = nT, in der η = 0,1,2,3,... ist.

Die PCM-Abtastfrequenz von 8 kHz für die I2-B:it-PCM-Codeworle ist dabei um ein Faktor R = 5 kleiner gewählt worden als die DM-Abtastfrequenz von 40 kHz. In diesem Ausführungsbeispie! entspricht diese PCM-Abtastfrequenz fo also der Nyquist-Abiastfrequenz von 8kHzfüreinim Frequenzband von 0 - 4 kHz liegendes analoges Informationssignal. Insbesondere stellen diese 12-Bit-PCM-Codeworte jeweils die augenblickliche Größe des analogen Informationssignals zu den Zeitpunkten dar, die durch die PCM-Abtastfrequenz /ö bestimmt werden. In der Figur sind diese 12-Bit-PCM-Worte durch y(nRT) bezeichnet. Dieser Ausdruck, in dem /7 = 0, 1, 2, 3,... ist, gibt an, daß die PCM-Worte nicht mit einer Periode Tder DM-Abtastperiode auftreten, sondern mit einer Periode, die um einen Faktor R( = 5) größer ist.

Damit in dieser Anordnung unter weitgehender Vermeidung der Beeinflussung des Signal-Quanthierungsrauschverhältnissos und unter Vermeidung nichtlineaicr Verzerrung sowie unter Vermeidung eines sehr hochfrequenten Taktimpulsgenerators von einigen zehn Megahertz aus den angebotenen komprimierten DM-Signalen auschließlich auf digitalem Wege die genannten PCM-Worte erzeugt werden, ist nach der Erfindung diese Anordnufig mit einem Eingangskreis 1 versehen, der eine Verzögerungsanordnung 2 enthält und dem das genannte komprimierte deltamoduüerte Signal zugeführt wird, wodurch in der genannten Verzcgeiungsiinordnung für jedes der Codeworte x(nT) im deltamodulierten Signal ein Hilfscodewort eingeschrieben wird; weiter mit einem Tpktimpulsgenerator 3 zum Erzeugen von Steuerimpulsen, die der genannten Verzögerungsanordnung 2 zum Steuern der Verzögerungszeit

25 Ol 531

zugeführt werden; mit einem digitalen Schrittgrößenrc gelkreis 4. dem das genannte dcltamoclulicrie Signal zum F.rzeugen eines digital kodierten Schrittgrößenwortes s(nT) für jedes der Codeworte x(nT) im dcltamodulierten Signal zugeführt wird; mit einer Quelle 5 für eine gegebene Anzahl digital kodierter Filterkoeffizienten; einer Multiplikationsanordnung 6. der die genannten Hilfscodeworte und die genannten Filterkoeffizienten zum Flrzeugen einer der Anzahl Filterkoeffizienten entsprechenden Anzahl zweiter Codeworte zugeführt werden, die je das Produkt eines Codewortes x(nT)\m deltamodulierten Signal mit einer zugehörenden, durch den Schrittgrößenregelkreis bestimmten Schrittgröße s(nT) und einem zugehörenden filterkoeffizienten angeben; mit einer Zusammenfügungsanordnung 7. der die genannten zweiten Codeworte zum Summieren zugeführt werden und die durch Taktimpulse des genannten Taktimpulsgencrators gesteuert wird, welche Taktimpulse mit einer Periode Rl auftreten, die ein ganzes Vielfaches R der genannten Abtastperiode 7"des dcltamodulierten Signals ist. wobei durch diese Taktimpulse die Zusammenfügungsanordnung periodisch Codeworte abgibt, die das genannte PCM-Signal bilden.

In dem in F i g. I dargestellten Ausführungsbeispiel enthält der F.ingangskreis 1 ausschließlich die Verzögerungsanordnung 2. die dabei als Schieberegister mit Λ.' Schieberegisterelemcnten 2(0). 2(1). ... 2(i), ... 2(N- I) ausgebildet ist. Die DM-Bits x(nT) werden dabei unmittelbar diesem Schieberegister 2 zugeführt und darin in demselben Takt, mit dem sie diesem Schieberegister angeboten werden, weitergeschoben. Dieses Weiterschieben der DM-Bits im Schieberegister 2 wird dabei vom Taiinnptilsgcnerator 3 gesteuert, der dazu ,luf übliche Weise mit der genannten DM-Abtastfrequenz von 40 kHz swichroisiert ist.

Der digitale Schrittgrößenregelreis 4. dessen Aufbau an Hand der Fi g. 2 noch näher erläutert wird, bestimmt üblicherweise für DCDM die zum DM-Bit \(nT) gehörende S^hnttgröße s(nT) aus einer Folge von mindestens 3 DM-Bits \(nT). \[(n-\)T]und x[(n-2)TJ und der Schriitgröße ^(n-\)TJ. Diese Schrittgrößen WLTUL'U Ml UIL^-1ICIIl AMlM LlM 1 U M tMJL'npici IMi Tdkit. IH U\.nr die DM-Büs xf/Τ 7y auftreten, einer Verzögerungsanordnung 9 zugeführt. Diese Verzögerungsanordnung 9 w ird dabei durch eine der Anzahl Schieberegisterelemente im Schieberegister 2 entsprechende Anzahl Verzögerungselemente 9(0). 9( 1)... %i) ..9(N- I) gebildet, die ie zum Speichern und Abgeben eines vollständigen Codewortes s(nT)geeignet sind. Diese Codeworte s(nT) werden dabei unter Ansteuerung des Taktimpulsgene· rators 3 in den aufeinanderfolgenden !.lementen ■Aciterge^chnben. und dieses Weitcrschieben erfolgt gleichzeitig mit dem Weiterschieben der DM-Bits x(nT) im Register 2.

Die Queüe 5 für die digital kodierten Filterkoeffizienten kann beispielsweise als sogenanntes ROM (Read on!> mernorv) .iusgebiidet sein und liefert eine Anzahl

Fikerkoeffizienien MO) a(i). ,7(,V-I). die der

Anzahl DM-Bits, die im Register 2 gespeichert ist. entsprich!. Diese Filterkoeffizienten werden dabei über ,V parallele Nusgangsleitungen dieser Quelle entnommen.

Die Multiplikationsanordnung 6 wird in diesem Ausführungsbeispiel durch .N Multiplizierer 6(0).... f>(i). .... 6(Λ'_ !) gehüdr-· dip ie ai-f die Art und Weise, wie ir. Hand der F i g. 3 nach naher erläutert wird, aufgebaut sind. In derTi dar?eMei!ten Ausführungsbetspiel wird jedem der Multiplizierer b(i) gleichzeitig ein Filierkocffizient ii(i), ein DM-Bit x[(n - i)T], das im Registcrelcment s(i) mit derselben Nummer /wie der betrachtete Filterkoeffizient gespeichert ist. und eine zu diesem DM-Bit gehörenden .Schrittgröße s[(n — i)TJ zugeführt, die im Verzögeriingselenient 9(i) gespeichert ist. Durch Multiplikation der den Multipliz.ierern zugeführten Zahlen wird innerhalb einer Periode 7"der DM-Bits von

jedem der Multiplizierer 6(0) 6(i), 6(N- 1) ein

zweites Codewort geliefert. Diese zweiten Codeworte treten im dargestellten Ausführungsbeispiel an paralle Ien Ausgangsleitungen der Multiplikationsanordnung 6 auf und sind in der Figur durch /,(0).... /.„(i),... /_n(N- 1) angegeben. Die Zusammcnfügungsanordnung 7 bildet nun auf übliche Weise die Summe ^] /_:{i) dieser

ι (I

Zahlen. Der Index η von ?.„(i) entspricht dabei dem Faktor η in x(nT) des im ersten Schiebcregistcrelcment 2(0) eingeschriebenen DM-Bits x(nT).

In diesem Ausführungsbeispiel werden insbesondere, wie für Deltamodulation üblich, die »1«- und »0«-DM-Bits als das » + « und »-«-Polaritätsbit des zum betreffenden DM-Bit gehörenden .Schrittgrößencodewortes betrachtet. Dieses Codewort gibt nun zusammen mit dem vom DM-Bit gekennzeichneten Polaritätsbit eine Zahl in Vorzeichen- und Bctrags-Darstellung sowie beispielsweise in Festkomma-Darstellung an. Diese

Zahlen und auch die Filierkoclfizienten ;)(0) a(i).....

:i(r*~ I) enthalten dabei, abgesehen vom Polaritätsbit, beispielsweise 4 Betrags-Bits, von denen ebenso wie von den aufeinanderfolgenden Bits der Zahlen s(nT). /„(i) und y(nRT) vorausgesetzt wird, daß sie nacheinander (in Reihe) auftreten.

Durch das Schieberegister 2. die Verzögerungsanord nung 9, die Multiplikationsanordnung 6. die Quelle 5 und die Zusammenfügungsanordnung 7 wird ein nichtrekursives digitales Filter dargestellt, dessen Übertragungskennlinie auf übliche Weise durch die Wahl der Filterkoeffizienten abgegeben wird. Insbesondere sind dabei für die Übertragung eines Informationssignals mit einer Bandbreite von 0-4 kHz mittels Deltamodulation die Filterkoeffizienten nach einer der üblichen Methoden dcrnrt ^2*"*'^m™** AiR Ate* I IKr>riΓασιιησ^ΙίρηηΙιηΐΡ Hp^ digitalen Filters einen Tiefpaßcharakter mit einer sehr genau definierten Grenzfrequenz von 4 kHz aufweist. Dadurch wird das Frequenzspektrum des der Anordnung zugeftihrten deltamodulierten Signals genau auf 4 kHz beschränkt, wodurch Quantisierungsrauschaniei-Ie des deltamodulierten Signals, die außerhalb dc^ Signalbandes von 0 — 4 kFlz liegen, unterdrückt werden.

Nur das letztgenannte rigoros in seiner Bandbreite beschränkte Signal eignet sich dazu, ohne Beinflussung des Signal-Quantisierungsrauschverhältnisses in Form von Mehr-Bit-(12-Bit)-PCM-Worten. die mit einer Abtastfrequenz auftreten, die wesentlich niedriger ist als die DM-Abtastfrequenz von 40 kHz. übertragen zu werden. Wie bereits bemerkt, beträgt für die Übertragung von Informationssignalen im Band von 0.4 kHz diese PCM-Abtastfrequenz üblicherweise 8 kHz.

Im dargestellten Ausführungsbeispiel werden die PCM-Codeworte y(nRT) mit der genannten Frequenz von 8 kHz der Zusammenfügungsanordnung 7 entnommen. Diese Zusammenfügungsanordnung 7 zählt dazu nicht nur die innerhalb einer Abtastperiode T des DM-Bits auftretende Reihe zweiter Codeworte ^_n(O).

Zrl'i). Zr(N) zusammen, wie dies in nichtrekursi-

ven Digitalfiltern üblich ist. sondern zählt auch die im Takte der DM-Bits auftretenden Reihen zweiter

25 Ol 531

(Odeworte zusammen. Das bedeute!, diese Zusammen füguin'sanordnung bildet nicht nur die Summe

—, ;„(/). sondern iiiich die Summe ^L ^ -„(/)

und hui auf diese Weise die form eines Akkumulators. DadiM'ii ist die für Deltamodulationssigmilc notwendige Integration der DM-Bits realisiert. Der Inhalt der Zusammenfügungsanordnung 7 gibt auf diese Weise zu jeder Zeit die quantisierte Augenblicksgröße des durch das kombinierte Dcltamodulationssignal gekenn/eich-Helen analogen Inforniationssignals. Um tlie I olge son 12-Bit-PCM- Worten /u erhalten, die mit der genannten Abtastfrequenz von SkII/ auftreten, wird ein aus I2-Bits bestehendes t'odewort aus der Zusammenfügungsiinordnung 7 mit der PCM-Abtastfrequcn/ L - 8 kl I/ausgelesen, die um einen Faktor 5 kleiner ist als die DM-Abtastfrequen/ i,<. Diese P'rcqucn/ fn wird dabei mit Hilfe eines Frequenzteilers 10 mn eiin-m Teilungsfaktor R — 5 von den Schiebeimpulsen des Schieberegisters 2 abgeleitet.

In der Schaltungsanordnung nach der Erfindung wird auf diese Weise die Tatsache ausgenutzt, daß die PCM-Abiasifrcquenz niedriger ist als die DM-Abtastfrequenz, wodurch das komprimierte ilellamodulierie Signal unmittelbar in ein PCM-Signal umgewandelt werden kann. el. h. ohne vorhergehende Umwandlung in ein einheitlich deltamoduliertes Signal, Is brauchen also keine DM-Bits zwischen zwei vorhandene DM-Bits interpoliert zu werden, und folglich kann eine hohe Abtastfrequenz von einigen Megahertz und eine Taktfrequenz von einigen zehn Megahertz vermieden werden, wodurch die Anordnung für Integration mil den sogenannten MOS-Techniken geeignet ist. Durch Vermeidung der genannten I 'mwandliing des komprimierten in das einheitliche DM-Signal wird auch das Auftreten /usätzlicher tuch' linearer Verzerrung vermieden. Diese zusätzliche \ er/errung tritt nämlich bei der genannten Umwandlung dadurch auf. dall man das komprimierte DM-Signal, das bereits eine Annäherung eines gegebenen analogen Informationssignals bildet.

. ^_n.-..-. .lit t mil llilf.i rtinnr .-»i r» U ο i 11 i,-h r· η Q^t-i r\ f1 nrrti\t*n

annähert.

In Fi >:. 2 ist ein >\usführungsbeispiel des in F i g. 1 verwendeten Schrittgrößenregelkreises 4 dargestellt, mit dem die Sehrittgröße sfnT) des DM-Bits x(nT) aus einer Folge von drei DCDM-kodierten DM-Bits x(nT). x[(n- 1)7/ \[(n- l)T/und der vorhergehenden Schrittgroße s[(n— l)r/bestirnmt wird. Dieser Kreis enthält ein Schieberegister 11 mit Registerelememen 11(0). 11(1) und 11(2). die je jriit zwei zueinander inversen Ausgängen Q und Q versehen sind und die durch Taktimpulse gesteuert werden, die mit einer Periode T entsprechend der DM-Abtastperiode auftreten. Diese Taktimpulse werden dabei dem in dieser Figur einzeln dargestellten Taktip-pulsgenerator 3 nach Fig.! entnommen. Diesem Schieberegister werden die DM-Bits x(nT) zugeführt, von denen jeweils drei aufeinanderfolgende DM-Bits \(r,T). x[(n- l)7/und x[(n-2)T]\n das Register eingeschrieben sind. Dieser Kreis analysiert die drei eingeschriebenen DM-Bits zur Bestimmung der zum DM-Bit x(nT) gehörenden Schrittgröße s(nT). In diesem Ausführungsbeispie! wird dazu bestimmt, ob die eingeschriebenen DM-Bits alls »1« oder alle »0« sind. Dazu sind die Ausgänge Q der Schieberegisterelemente 11(0). 11(1). 11(2) mit je einem Eingang eines UND-Tores 12 und die Ausgänge Q dieser Sehieberegisiorclemente mit je einem l'ingang eines UND-Torcs 13 verbunden. Diese I IND Tore 12 und 13 geben einen Impuls bzw. ein »I«-Bit ab. wenn die Schieberegistcrelcmente 11(0). 11(1). 11(2) je ein »!«-Bit bzw. ein »O«-Bit enthalten. Die von diesen UND Toren 12 und 13 abgegebenen Impulse, die als cin-Bit-C odewoite betrachtet werden können, werden über ein ODER-Tor 14 auf für DCDM-Signale übliche einem integrierenden Netzwerk 15 zugeführt. In der Figur sind die Ausgangscodeworte des OFDER-Tores 14 durch q(nT) bezeichnet.

Im dargestellten Ausführungsbeispiel wird dieses integrierende Netzwerk 15 durch cm rekursives Digitalfilter erster Ordnung gebildet, das auf übliche Weise durch einen Eingangskreis in Form einer Addieranordnung 16 gebildet wird. Die Ausgangscode worte dieser Addieranordnung 16 bilden die Schrittgrö-Hcncodewortc s(nT). die auf die in Fig. I angegebene Weise der Verzögerungsanordnung 9 zugeführt werden. In diesem rekursiven Digitalfilter werden diese Ausgangscodeworte s(nT) zugleich einer Verzögerungsanordnung 17 mit einer vom Taktimpulsgencrator 3 gesteuerten Verzögerungszeit T. die ebenfalls der DM-Abtaslperiode entspricht, zugeführt. Der Ausgang dieser Verzögerungsanordnung 17 ist mit einem Multiplizierer 18 verbunden, dem zugleich ein Filtcrko effizient czugeführt wird, und zwar zum Bestimmen des Produktes der in der Anordnung 17 gespeicherten Schriitgrößc s[(n- l)7ymit diesem Filierkoeffizienten c. Dieses Produkt c ■ s ■ [(N- 1)7"/wird der Addicranordnung 16 zugeführt, der zugleich die Codeworte q(nT) zugeführt werden. Die Wirkungsweise der Addieran-Ordnung, die ihre beiden Eingangssignale summiert, läßt sich mathematisch wie folgt darstellen;

s(nT)= c- s [(n-\)T]+ q(nT).

Der Filterkoeffizient c der dem Multiplikator 18 zugeführt wird, kann ebenfalls der in Fig. ! dargestellten Quelle 5 entnommen werden. Die Größe dieses Filterkoeffizienten c ist dabei nach einer der üblichen Methoden derart gesvälth worden, daß die Übertragungskennlinie dieses integrierenden Netzwerke^ der

UKdrtnoimuclpnnliniii Hpc intpcrriPrpnHpn N(M7Wprkes

das in den das deltamodulierte Signal liefernden Dchamodulaior aufgenommen ist. entspricht.

Die in bezug auf Fig. 1 angegebene Multiplikation einer Schrittgröße s[(n- i)T]m\i einem Filterkoeffizienten a(i) und einem DM-Bit x[(n— i)T] wird auf die Art und Weise realisiert, wie dies in Fig. 3 detaillierter dargestellt ist. Diese Fig. 3 zeigt einen Multiplizierer

6(i)(i = 0. 1. 2 N- 1). der durch einen Normmultipli-

zierer 19 gebildet wird, dem die Bits b\. th. tn. b,. b_p des Koeffizienten a(i) in Reihe zugeführt werden und zwar anfangend mit dem am wenigstens signifikanten Bit b- und in der Signifikanz ansteigend bis zum signifikantesten Bit bi, gefolgt vom Polaritätsbit bp. Diese fünf Bits treten am Eingang des Multiplizieren 19 synchron zu fünf nacheinander auftretenden Taktimpulsen ί_Ί, t₂. /j. u. fs auf. die innerhalb der DM-Abtastperiode T vom Taktimpulsgenerator 3 erzeugt werden. Die vier »Größen-« Bits der Schrittgröße s[(n — i)TJ werden ebenfalls in Reihe und mit ansteigender Signifikanz dem Multiplizierer 19 über ein UND-Tor 20 und ein ODER-Tor 21 und synchron zu den ersten vier Taktimpulsen fi. t₂. ij. U des Taktimpulsgenerators 3 zugeführt. Diese Taktimpulse werden dazu über einen Taktimpulseingang 22 diesem UND-Tor 20 zugeführt, wie dies in der Figur auf schematische Weise dargestellt

25 Ol 531

ίο

ist. Der fünf lc Taktimpuls /-, wird danach einem Taklimpulseingang 23 eines UND-Imes 24 zugeführt, ■in das über einen /weilen Eingang das als Polaritiiisbn wirksame DM-Hit gelegt ist und das in dein vom Taktimpuls /-, bestimmten Zeitpunkt liber das ODER-Tor 21 zusammen mil dem Polaritätsbit h,, des I ilterkoeffi/'rntcn ,/(Vj dem Multiplizierer 19 zugeführt wird. Auf diese Weise wird am Ausgang des ODER-To.es 21 eine in »sign-niagninidcK-Darstellung gegebene Zahl erhalten, die zur Multiplikation mit einem Filterkoeffizienten dein Multiplizierer 19 zugeführt wird, der als Ausgangscodewort ein derartiges genanntes zweites Codewort

^i)- -Hi)- x[(n-Μ- S[Oi-I)Tl

liefen.

F i g. 4 zeigt eine Abwandlung der in I ι g. I dargestellten Anordnung zum Umwandeln von Ein-Bit-DM-Codeworten in I2-Bit-PCM-C'odeworte. In dieser in Via 4 rlargpqirllten Anordnung, die zum größten Teil der Anordnung nach F i g. 1 einspricht, sind der Fig. I entsprechende Elemente mit denselben Bezugszeichen angegeben. Auch diese in F i g. 4 dargestellte Anordnung ist mit einem Eingangskreis 1 versehen, dem das komprimierte deltamodulierte Signal x(nT) zugeführt wird und der mit einer Verzögerungsanordnung 2 versehen ist. Auch enthält diese Anordnung einen Taktimpuisgenerator 3 zum Erzeugen von Steuerimpulsen zur Steuerung der Verzögerungs/cit der Anordnung 2: einen digitalen Schrittgrößenregelkreis 4; eine Quelle 5 für eine gegebene Anzahl digital kodierter Filterkoeffizienten; eine Multiplizieranordnung 6 und eine Zusammenfügungsanordnung 7. die durch die um einen Faktor R in der Frequenz geteilten Ausgangsimpulse des Taktimpulsegenerators 3 gesteuert wird, welche Teilung durch den Frequenzteiler 10 bewerkstelligt wird.

Auch ist für diese Anordnung ebenso wie für die Anordnung nach F i g. I vorausgesetzt, daß die Kompression des deltamodulierten Signals nach der Methode der DCDM stattgefunden hat, wodurch auch hier der Kreis 4 dem in F i g. 2 dargestellten Kreis entspricht. Auch hier werden die »1«- und »0«-DM Bits als die » + «- und »-«-Kolantatsbits aer zum betreffenden DM-Bit gehörenden Schrittgröße betrachtet und auch hier wird vorausgesetzt, daß die zusammenstellenden Bits der jeweiligen Codeworte nacheinander (in Reihe) auftreten.

Diese in Fig.4 dargestellte Anordnung weicht jedoch von der in F i g. 1 dargestellten Anordnung darin ab. daß die Verzögerungsanordnung 2 durch eine Kaskadenschaltung aus N Verzögerungsteilen 2(0), ... 2(N-\) gebildet wird, die je zum Speichern und Abgeben einer Binärzahl geeignet sind, die durch vier »Größen«-Bits und ein Polaritätsbit gegeben wird, welche Zahlen in dieser Verzögerungsanordnung zu den aufeinanderfolgenden Teilen unter Ansteuerung mit einer Periode T auftretenden Steuerimpulse des Taktimpulsgenerators 3 weitergeschoben werden.

Auch weicht diese Anordnung nach F i g. 4 darin von der nach F i g. 1 ab, daß die Schrittgrößen-Codeworte sfnT), die vom Kreis 4 geliefert werden, ebenso wie die DM-Bits x(nT) einer in den Eingangskreis 1 aufgenommenen zweiten Multiplizieranordnung 25 in Form einer Torschaltung zugeführt werden, deren Ausgang mit dem Eingang der Verzögerungsanordnung 2 verbunden isL

Im dargestellten Ausführungsbeispiei Ut diese Torschaltung auf dieselbe Art und Weise wie die Torschaltung des in Fig. i dargestellten Multipliziere <· aufgebaut u:iJ enthält ebenfalls zwei UNO-Tore 20 ίιηΙ 24. deren Ausgange mit eingängen des ODER-Tores 21 verbunden sind, dessen Ausgang an den Eingang der Verzögerungsanordnung 2 angeschlossen ist. Auch diese Torschaltung dient /um Kombinieren eines DM-Bits x(nT) mn einem Schrittgrößencodcwort s(nT) zu einer Zahl in tier »signir,agnitude«-Darstellung. Dazu werden, ebenso wie für F i g. i beschrieben wurde, innerhalb einer DM-Abtastperiode 7~vom Taktimpuls generator fünf Taktimpulse fi. ... f-, abgegeben, von denen die Taktimpulse i,.... t> dem Taktimpulscingiing 22 des UND-Tores 20 und der Taktimpuls /-, dem Taktimpulseingang 21 des UND-Torcs 24 zugeführt werden. Auf diese Weise weiden synchron zu den Taktimpulscn I₁ ... h zunächst die Hits des aus vier Bits bestehenden Codewortes \(nT) über das UND-Tor 20 und tlas ODER-Tor 21 dem Verzögerungsteil 2(0) zugeführt und darin gespeichert, und danach wird synchron zum Taklimpuls r-, das durch das DM-Bit \(nT) gekennzeichnete Polaritätsbit des Codewortes s(nT) über das UND-Tor 24 und das ODER-Tor 21 dem Verzogerungsteil 2(0) zugeführt und darin gespeichert.

Auch in diesem Ausführungsbeispiel bildet die Verzögerungsanordnung 2, die Multiplizieranordnung 6. die Zusammenfügungsanordnung 7 und die Quelle 5 ein nichtrekursives Digitalfilter /um Unterdrücken der Quantisierungsrauschanteile, die außerhalb des .Signalbandes von 0-4 kHz liegen, sowie zum genauen Beschränken des Signalbandes auf 4 kHz. In diesem Ausführungsbeispiei sind jedoch die Multiplizierer 6(0), ... b(i)... .f>( V- I) nur noch Norinmultiplizierer. Dies ist ja dadurch ermöglicht worden, daß die .Schrittgröße s(nT)und das durch das DM-Bit \(nT)gekennzeichnete Polaritätsbit bereits am Eingang der Verzögerungsanordnung 2 zu einer einzigen Zahl in Vorzeichen- und Betrags-Darstellung kombiniert worden sind.

In F i g. 5 ist eine weitere Ausführungsform der Anordnung nach der Erfindung dargestellt, wobei ebenfalls vorausgesetzt ist. daß die Kompression des deltamodulierten Signals nach der Methode der DCDM stattgefunden hat. Auch hier werdei, die »1«- und »U«-Divi-5ilS ais ruhllllälMJIl UCl /um 'ui-nCffCndCn DM-Bit gehörenden Schrittgröße betrachtet. Ebenfalls ist dabei vorausgesetzt, daß die zusammenstellenden Bits der jeweiligen Codeworte nacheinander auftreten.

Auch dieses in F i g. 5 dargestellte Ausführungsbeispiel enthält einen Eingangskreis 1 mit einer Verzögerungsanordnung 2. die auch hier aus einem Schieberegister mit /V-Schieberegisterelementen 2(0). ... 2(W'-I) besteht, die je dazu geeignet sind. Ein-Bit-Codeworte zu speichern und abzugeben, und deren Verzögerungszeit vom Taktimpulsgenerator 3 gesteuert wird. Auch diese Anordnung enthält weiter einen Schrittgrößenregelkreis 4. eine Multiplizieranordnung 6, eine Quelle 5 für eine gegebene Anzahl Filterkoeffizienten und eine Zusammenfügungsanordnung 7. die vom Taktimpuisgenerator 3 gesteuert wird und zum Addieren der von der Multiplizieranordnung 6 abgegebenen zweiten Codeworte und zum Abgeben mit einer Frequenz fp = M(RT) von 12-Bit-PCM-Codeworten eingerichtet ist.

Dieses Ausführungsbeispiel weicht im wesentlichen darin von den vorhergehenden Ausführungsbeispielen ab, daß die innerhalb einer Abtastperiode T des DM-Signals zu berechnender. N zweite Codeworte Z₁(I) nicht alle gleichzeitig (parallel) bestimmt werden.

Il

'(.in! rn twiti.eiiiiirulcT (in Reihe), und auch in dieser Reihenfolge in der Addieranordming 7 addiert werden Dazu ist das Schieberegister 2. in d.is die I)M-Hiis eingeschrieben werden, als rückgekoppeltes Schieberegister ausgebildet, wobei der Ausgang des Schiebercgisterelementes 2(N - I) mit einem ersicn Eing.nit; einer Schaltungsanordnung 26 verbunden ist. liner einen zweiten Hingang werden dieser Schaltungsanordnung 26 die DM-Bits x(nT) zugeführt, die dabei ebenso wie obenstehend mil einer Periode T auftreten. Diese Schaltungsanordnung 26 wird weiter von mit einer Periode Γ und synchron zu den DM-Bits auftretenden Taktimpulsen, die vom Taitinipulsgcnerator 3 herrühren, gesteuert. Mittels dieser Schaltungsanordnung 26 wird der Eingang des Schieberegisterelementes 2(0) beim Auftreten eines derartigen Taktimpulses mn dem Hingang des Eingangskreises I verbunden, wodurch in dieses Element 2(0) ein der Anordnung zugefiihrtes DM-Bit \(nT) eingeschrieben und gleichzeitig der bereits vorhandene Inhalt des Registers 2 um eine Stelle weitergeschcben wird, wodurch das im Kcgistereiement 2(N-]) gespeicherte DM-Bit aus diesem Register verschwindet. Beim Fehlen eines derartigen Taktimpulses wird der Eingang des Elementes 2(0) mit dem Ausgang des Schieberegisterelementes 2(N — I) verbunden. Wie in der Figur angegeben ist. wird diese Schaltungsanordnung 26 durch zwei UND-Tore 27 und 28 und ein ODER-Tor 29 gebildet, die auf die in diese Figur angegebene Art und Weise miteinander und mit den Eingängen des Schalters und des Elementes 2(0) verbunden sind. Die genani^en Taktimpulse werden dabei den Taktinipulseingängen der UND-Tore 27 und 28 zugeführt, wobei der Taktimpulseingang des UND-Tores 27 jedo:h durch einen Sperreingang gebildet wird.

Das Weiterschieben des Inhaltes der Schieberegister elemente erfolgt dabei nicht mit Schiebeimpulsen, die. wie vorstehend, mit der Abtastperiode T auftreten, sondern die mit einer Periode T/(N+ 1) auftreten, so daß innerhalb einer Periode Γ der DM-Bits der Inhalt der Schieberegisterelemente 2(0)-2(N-\) einmal in dem rückgekoppelten Schieberegister umläuft oder mit anderen Worten, alle in dem Schieberegister gespei-

_i .„_ p\w

A ..r ~o r*r» der Figur angegeber e Art und Wcse mit di-m Registerelement 2(N- 3) und der Multipli/ierano.dnung 6 verbunden ist und dem über ein Taktinipiilseingang 58 Taktimpulse Af zugeführt werden, die vom T.iktimpulsgenerator 3 erzeugt werden und diese UND-Tore auf eine Art und Weise, wie dies in F ι g. b detailliert in Zeitdiagrammen angegeben ι ■«. s'eucrn.

Die Multipli/.icranordnunjt.' ft wird in diesem Ausführungsbeispiel durch nur einen Multiplizierer vom Typ. wie dieser in F i g. J detailliert angegeben ist. gebildet. Auch die Filterkoeffizienten ;i(i)dcr Quelle 5 werden in diesem Ausführungsbeispiel nacheinander dieser MuWipli/ieranordnunET zugeführt, ebenso wie die Schnttgro ßencodewortc s(nT)dcs Schrittgrößenregelkreises 4.

Nach dem Einschreiben eines DM-Bits ψ?77 in das Register 2. wird auf diese Weise eine Reihe von V- 2 nacheinander auftretender zweiter Codeworte / (ι)

(ι - 0 N-i) von der Muliiplizicranordnui.g 6

abgegeben und der Addieranordnung 7 zugeführt, deren Inhalt wieder mit einer Periode RTausgelesen wird

/um Bestimmen der Schriitgroüe. die /.u eint-:u ,im Ausgang des Schieberegisterelementes 2(N- 3) auftretenden Div1-Bit gehört, ist der Eingang des Schrittgroßcnregelkrnises 4 an den Eingang dieses Schieberegisterelementes 2(N- i) angeschlossen. Der in die· em Ausführungsbeispiel dargestellte Regelkreis 4 ist im wesentlichen auf dieselbe Art und Weise ausgebildet wie der Regelkreis 4. der in F i g. 2 detailliert dargestellt ist. F i g. 2 entspreche ide Elemente sind daher in dieser Figur mit denselben Bezugszeichen angegeben. Auch dieser Regelkreis ist mit einem Schieberegister 11 mit drei Schiebercgistcrelementen 11(0). 11(1) und 11(2) versehen, deren lihalt mit einer Schiebefrequen/ (N+ I)/Γ entsprechend der Schiebefrequen/ des Inhaltes des Schieberegisters 2 weitergeschoben wird. Durch die obengenannt? Verbindung dieses Regelkreises 4 mit dem Schieberegister 2 wird beim Weiterschieben des Inhaltes des Schieberegisters 2 der Inhalt des Elementes 2(N-4) in das Element 2(N- 3) des Registers 2 sowie in das Element 11(0) des Registers 11 eingeschrieben, so daß auch in diesem Re^.'Ikreis 4 die Schriftgröße s(nT) für ein in das Element 2(N- I) eingeschriebene DM-Bit x(nT)aus den drei aufeinanderfolgenden DM-Bits x(nT). ^! TA c\nr vorhergehenden Schritt-

letztgenannten Schieberegisterelementes und werden wieder in das Register eingeschrieben. Dieses Schieberegister 2 wird dazu von Schiebeimpulsen gesteuert, die mit einer Frequenz (N+ 1)/ 7"auftreten und die auf die in der Figur angegebene Art und Weise mit Hilfe eines Frequenzmultiplizierers 30 von den mit einer Frequenz MT auftretenden Taktimpulsen hergeleitet werden, die vom Generator 3 zur Steuerung der Schaltungsanordnung 26 geliefert werden.

Zum Multiplizieren der in diesem Schieberegister gespeicherten DM-Bits mit den zugehörenden Schrittgrößen und den Filterkoeffizienten ist in diesem Ausführungsbeispiel der Ausgang des Schieberegisterelementes 2(N—3) über eine Schaltungsanordnung 57 mit einem Eingang der Multiplizieranordnung 6 verbunden, der in einer Periode Γ die N— 2-DM-Bits zugeführt werden, die nacheinander am Ausgang des Registerelementes 2(N—3) auftreten und die unmittelbar nach dem Einschreiben eines dem Eingangskreis 1 zugeführten neuen DM-Bits in das Regisierelement 2(0) in den Registerelementen 2(0)-2(N — 3) gespeichert sind.

In diesem Aiisführungsbeispiel wird die Schaltungsanordnung 57 durch ein UND-Tor gebildet, das auf die in »Γ/η \)TJ.

größe s[(n — l)77bestimmt wird.

Der in diesem Ausführungsbeispiel wiedergegebene Schrittgrößenregelkreis 4 weicht jedoch darin von dem nach Fig. 2 ab. daß in das integrierende Netzwerk 15 außer der Verzögerungsanordnung 17 eine zweite Verzögerungsanordnung 31 aufgenommen ist. die auf dieselbe Art und Weise wie die Anordnung 17 ausgebildet und mittels einer Schaltungsanordnung 32 mit dieser Verzögerungsanordnung 17 gekoppelt ist. Insbesondere besteht diese Schaltungsanordnung 32 aus drei UND-Toren 33,34 und 35 und einem ODER-Tor 36. die auf die in der Figur angegebene Art und Weise an den Ausgang der Addieranordnung 16 und die Verzögerungsanordnungen 17 und 31 angeschlossen sind. Diese Schaltungsanordnung 32 wird von einer Anzahl Schaltsignale gesteuert, die dem Taktimpulsgenerator 3 entnommen werden und ebenfalls in F i g. 6 detailliert in einer Anzahl Zeitdiagramme ?uf schematische Weise dargestellt sind. In dieser Fig. 6 zeigt das Diagramm a die Taktimpulse mit der Periode T. die den Schalter 26 für die Dauer der angegebenen Taktimpulse aus dem Ruhezustand, in dem der Eingang des Elementes 2(0) mit dem Ausgang des Elementes 2(N — 1) des Schieberegisters 2 verbunden ist. in den Zustand

umschaltet, in dem der Eingang des Elementes 2(0) mil dem Eingang der Anordnung verbunden ist, so daß ein neues DM-Bit in das Register 2 eingeschrieben werden kann. Das Diagramm b zeigt die Schiebeimpulse für die Schieberegister 2 und 11, welche Schiebeimpulse zugleich als Steuerimpulse für die Verzögerungsanordnung 17 fungieren, die mit einer Periode T/(N+\) auftreten, wobei in diesem Diagramm die Anzahl Schieberegisterelemente Ndes Registers 2 dem Wert 10 entspricht. Die Diagramme c, d, e und / zeigen die Schaltimpulse, die den U N D-Toren 33, 34, 35 bzw. 57 zugeführt werden, während weiter das Diagramm g die Steuerimpulse für die Verzögerungsanordnung 31 zeigt.

Durch die beschriebene Schaltungsanordnung 32 wird auf diese Weise nach dem Einschreiben eines neuen DM-Bits in das Register 2 die zu dem in diesem Augenblick in dem Schieberegisterelement 2(W-3) gespeicherten DM-Bit gehörende Schrittgröße in die Verzögerungsanordnung 17 sowie in die Verzögerungsanordnung 31 eingeschrieben. Diese in der Verzögerungsanordnung 31 gespeicherte Schrittgröße bleibt darin, bis der Inhalt des Registers 2 einmal völlig umgelaufen ist, wonach der Inhalt der Anordnung 31 über das UND-Tor 35 in die Anordnung 17 übertragen wird, bis der Zustand des integrierenden Netzwerkes, dem Zustand, in dem es sich unmittelbar nach dem Einschreiben eines neuen DM-Bits in das Register 2 befindet, entspricht.

Obschon in den vorhergehenden Ausführungsbeispielen vorausgesetzt wurde, daß das deltamodulierte Signal nach der Methode der DCDM kodiert ist, können diese Ausführungsbeispiele auch Anwendung finden, wenn für das deltamodulierte Signal eine Schrittgrößenregelung entsprechend einer anderen Methode, beispielsweise entsprechend der der HIDM (High Information Delta Modulation)· angewandt worden ist. Bei der letztgenannten Methode kann dann noch zusätzlich die Tatsache benutzt werden, daß die Schrittgrößen ausschließlich Zweierpoti:nzen sind, und dadurch kann die Wortlänge der vom Schrittgrößenregelkreis gelieferten Worte stark beschränkt werden, insbesondere weil ausschließlich der entsprechend einer Binarzahl kodierte Exponent der Grundzahl zwei in Betracht genommen wird. Auch hier wird dadurch der Aufbau der Multiplizieranordnung wesentlich vereinfacht.

In Fig. 7 ist ein Ausführungsbeispiel dargestellt, das auf dem obengenannten Prinzip der Schrittgrößenkodierung basiert und wobei die beschriebenen Vorteile zum Ausdruck gebracht sind. Dieses in Fig. 7 angegebene Ausführungsbeispiel entspricht zum größten Teil dem Ausführungsbeispiel nach F i g. 1 und enthält ebenfalls einen Eingangskreis 1, der ausschließlich das Schieberegister 2 mit den Elementen 2(0)-2(/V- I) enthält, in das die aufeinanderfolgenden DM-Bits eingeschrieben werden und mit einer Schiebeperiode, die der DM-Abtastperiode T entspricht, weitergeschoben werden. Auch dieses Ausführungsbeispiel enthält einen Schrittgrößcnregelkreis 4. der dabei auf die Art und Weise, wie dies an Hand der F i g. 8 noch näher erläutert wird, ausgebildet ist und der 2-Bit-Codeworte liefert, die je ausschließlich den F.xponenten der Zweierpotenz der Schrittgröße kennzeichnen. Auch diese Codeworte werden in eine Verzögerungsanordnung 9 mit Verzögerungselemcnten 9(0)-9^Λ/-1) eingeschrieben und darin synchron zum Wciterschicbcn der DM-Biis im Register 2 weitergeschoben. Auch in diesem Ausführungsbeispiel werden die Schrittgrößen und die DM-Bits einer Muliipli/icranordming 6 zugeführt, der zugleich Filterkoeffizienten zugeführt werden, die von der Quelle 5 für eine gegebene Anzahl Filterkoeffizienten herrühren. Die von der Multiplizieranordnung 6 gelieferten zweiten Codeworte z„(i) werden ebenso wie in Fig. 1 in der Addieranordnung 7 addiert, deren Inhalt mit einer Periode RTausgelesen wird.

Außer im Aufbau des Schrittgrößenregelkreises 4 weicht die in Fi g. 7 dargestellte Anordnung auch darin von der Anordnung nach F i g. 1 ab, daß der Aufbau der Multiplizieranordnung 6 wesentlich vereinfacht ist. Insbesondere wird nämlich in diesem Ausführungsbeispiel die Multiplizieranordnung durch ein erstes System von UND-Toren 37(0)-37(N- 1) gebildet, deren einer Eingang auf die in der Figur angegebene Art und Weise je mit dem Schieberegister 2 und deren Ausgänge mit einem ODER-Tor 38 verbunden sind, sowie durch ein zweites System von UND-Toren 39(0)-39(7V-1), deren einer Eingang auf die in der Figur angegebene Art und Weise je mit der Verzögerungsanordnung 9 und deren Ausgänge mit einem ODER-Tor 4ö verbunden sind. Diesen UND-Toren werden über Taktimpulseingänge Taktimpulse zugeführt, die für die UND-Tore mit demselben eingeklammerten Index, beispielsweise 37(i) und 39(i) gleichzeitig auftreten und für die UND-Tore mit. ungleichen Indizes nacheinander. Dabei wird der erste Taktimpuls den UND-Toren mit dem Index (0) und der letzte Taktimpuls der Λ/Taktimpulse den UND-Toren mit dem Index (N—\) zugeführt. Auf diese Weise tritt bei einem gegebenen Taktimpuls der /VTaktimpulse am Ausgang des ODER-Tores 38 ein DM-Bit auf, das auch hier als Polaritätsbit eines Schrittgrößencodewortes betrachtet wird, das, wie berei Is erwähnt, in diesem Ausführungsbeispiel ausschließlich eine ganze Zweierpotenz ist. Von dem zu dem DM-Bit am Ausgang des ODER-Tores 38 gehörenden Schrittgrößencodewortes tritt nun gleichzeitig der Exponent der Grundzahl zwei am Ausgang des ODER-Tores 40 auf. und zwar mit den Bits in Reihe. Dieser 2-Bit-binärcodierte Exponent wird einer Umsetzanordnung 41 zugeführt, die diesen 2-Bit-Exponent in eine 4-Bit-Zahl umwandelt, wobei höchstens ein Bit den Binärwert »1« hat.

Die genannte Umsetzanordnung 41 wird in diesem Ausführungsbeispiel durch ein Register mit zwei Schieberegisterelementen 42(0) und 42(1) und eine Anzahl UND-Tore 43(0)-43(3) gebildet, deren Ausgänge auf die in der Figur angegebene Art und Weise mit den Registerelementen 42(0) und 42(1) verbunden sind, wobei die UND-Tore 43(1) und 43(2) mit je einem Sperreingang versehen sind und das UND Tor 43(0) mit zwei Sperreingängen. Wird nun das am wenigstens signifikante Bit des Exponenten in das Registerelemeni 42(0) eingeschrieben, so liefern bei einem Exponenter 00 die Ausgänge 41(0)-41(3) dieier UND-Tore 43(0)-43(3) die Binärwerte 1000; bei zum Beispie einem Exponenten 10 die Werte 0010 und bei einem Exponenten 11 die Werte 0001.

Die auf diese Weise erhaltenen binären Werte werden einem dritten System von UND-Torer 44(0) — 44(15) zugeführt. Insbesondere sind dazu dit Ausgangsleitungen 41(0) — 41(3) auf die in der Figui angegebene Weise mit Steuerimpulseingängen diesel UND-Tore 44(0)-44(15) verbunden. Diesen UND-To ren werden zugleich die Filterkoeffizienten zugeführt die dabei ebenfalls in den vorhergehenden Ausfiihrungs beispielen durch Codeworte mil vier »Größen«-Bits unc einen Polaritätsbit gebildet werden. Die Bits diesei Codeworte werden in dem Ausfiihrungsbcispicl übe

parallele Ausgänge der Quelle 5 entnommen, die die erforderlichen Filterkoeffizienten nacheinander (in Reihe) liefert. Diese Quelle ist dazu mit einem Polaritätsbitausgang 5(p) und mit vier Ausgängen 5(0)—5(3) für die Größenbits versehen. Das am wenigstens signifikante Koeffizientenbit tritt dabei am Ausgang 5(0) und das signifikanteste Bit am Ausgang 5(3) auf. Diese Ausgänge 5(0)-5(3) der Quelle 5 sind auf die in der Figur angegebene Art und Weise mit einem zweiten Eingang der UND-Tore 44{0)-44(15) und die Ausgänge der UND-Tore 44(1)—44(14) ihrerseits auf die angegebene Art und Weise mit Eingängen der ODER-Tore 45(l)-45(5) verbunden, wodurch nun gleichzeitig an den Ausgängen 46(0) und 46(6) der UND-Tore 44(0) und 44(15) und an den Ausgängen 46(l)-46(5) der ODER-Tore 45(l)-45(5) Binärwerte »1« und »0« auftreten. Diese Binärwerte »1« und »0« bilden nun zusammen die »Größen«-Bits eines zweiten Codewortes Zn(i) mit Parallelbits, wobei die Signifikanz des Bits durch die Rangnummer des Ausganges gegeben wird- Das bedeutet, daß beispielsweise ein am Ausgang 46(3) auftretendes 1-Bit im Codewort z„(i) den Wert 2^ hat. Das Polaritätsbit dieses Codewortes z„(i) wird einem Modulo-2-Tor 47 entnommen, dem über zwei Eingänge das vom ODER-Tor 38 gelieferte DM-Bit und das am Ausgang 5(p) air Quelle 5 auftretende Polaritätsbit des Filterkoeffizienten zugeführt wird.

Im dargestellten Ausführungsbeispiel findet auf diese Weise durch die Zusammenarbeit der Umsetzanordnung 41, des dritten Systems von UND-Toren 44(0)-44<15) und der ODER-Tore 45(l)-45(5) die Multiplizierer des Filterkoeffizienten, der Schrittgröße und des DM-Bits statt. Wird nämlich insbesondere der InhLil des Schieberegisterlementes 2(i) dem Ausgang des ODER-Tores 38 zugeführt, so wird gleichzeitig der Exponent der zu diesem DM-Bit gehörenden Schriftgröße dem Ausgang des ODER-Tores 40 zugeführt. Ist nun beispielsweise das DM-Bit ein »O«-Bit (eine negative Polarität kennzeichnend) und hat der Exponent den Binärwert 00 (Einheitsschrittgröße) und der Filterkoeffizient den Binärweri 1011 (mit dem ersten Bit als am wenigsten signifikanten Bit), mit negativer Polarität (ebenfalls durch ein »O«-Bit gekennzeichnet), so tritt am Ausgang 41(0) der Anordnung 41 eine biniire »1« auf und das zweite Codewort z„(i)\\a\ den Binärwert 1011000, in dem das erste Bit das am Ausgang 46(0) auftretende, am wenigsten signifikante Bit darstellt. Die Polarität dieses Codewortes wird durch ein vom Modulo-2-Tor 47 gelieferte »l«-ßii. das die positive Polarität kennzeichnet, bestimmt.

Wird im Gegensat/ zum Obenstehenden der Exponent durch die Binärzahl 11 gegeben (d. h. eine Schrittgröße entsprechend acht Einheilen), so wird bei demselben Filterkoeffizienten 1011 das Codewort /_n(i) durch die Binärzahl 0001011 gegeben. Gegenüber dem obenstehenden Beispiel bedeutci dies eine Multiplikation des Filterkoeffizienten mit einem Faktor acht und folglich mit dem Wert der Schrittgrößc. In diesem Ausführungsbeispiel ist also die Multiplikation rcdu/iert auf eine Verschiebung der Bits des Filterkoeffizienten längs paralleler Ausgänge der Multiplizicranordminp fi über eine Anzahl Stellen, die durch den Exponenten der Zweierpotenz in der Schrittgrößc gegeben isl.

Der in diesem Ausführungsbeispiel nach IΊ g. 7 verwendete Sehrittgröl.icnrcgclkreis ist in I i g. H detaillieft dargestellt. Dieser Regelkreis enthält ein Schieberegister 48 mit drei Schiebcrcgisterclcmcntcn 48(0). 48(1) und 48(2). die je zwei Ausgänge Q und Q aufweisen, die zueinander invertierte Signale führen. Auch enthält dieser Schrittgrößenregelkreis zwei Systeme von NAND-Schaltungen 49, 50, 51 und 52,53, 54. Die Schaltungen 49, 50, 51 sind auf die in der Figur angegebene Art und Weise miteinander und mit den Ausgängen Q und Q der drei Scliieberegisterelemente 48(0), 48(1) und 48(2) verbunden und die Schaltungen 52, 53 und 54 sind ebenfalls auf die in der Figur angegebene Art und Weise miteinander und mit den Ausgängen Q

ίο und Q der zwei ersten Schieberegisterelemente 48(0) und 48(1) verbunden. In diesem Ausführungsbeispiel tritt nun jeweils nach dem Auftreten von drei einander entsprechenden DM-Bits (entweder »1«-Bits, oder »O«-Bits) an dem Ausgang der NAND-Schaltung 51 ein

ii Impuls auf, während jeweils nach dem Auftreten von zwei voneinander abweichenden DM-Bits (entweder eine Kombination von 0,1 Bits oder eine Kombination von 1,0 Bits) ein Impuls am Ausgang der NAT!D-Schaltung 54 auftritt. Die am Ausgang der Schaltung 51 auftretenden Impulse kennzeichnen einen ständigen Anstieg des ursprünglichen analogen Signals und werden zum Vergrößern der Schrittgröße benutzt. Die am Ausgang der Schaltung 51 auftretenden Impulse kennzeichnen die Übergänge des Signals von einem zunehmenden Wert zu einem abnehmenden Wert oder umgekehrt, und sie werden zum Verringern der Schrittgröße benutzt. Dazu werden die Ausgangsimpulse dieser Schaltung 54 dem Rückzähleingang eines Zweirichtungszählers 55 zugeführt, der in diesem

κι Ausführungsbeispiel als 2-Bit-Zweirichifngszähler ausgebildet ist und dem als Vorwärtszählimpulsc die Ausgangsimpulse der Schaltung 51 zugeführt werden. Die Zählstellung dieses Zählers gibt nun den genannten binärcodierten Exponenten in der Schrittgröße an und

ii wird periodisch mit der Periode T über eine vom Taktimpulsgenerator 3 gesteuerte Übertragungsschaltung 56 in das in F i g. 7 dargestellte Registerelemcnt 9(0) eingeschrieben.

Aus dem obenstehenden dürfte es einleuchten, daß.

in wenn keine der obengenannten Zustände im Register 48 auftritt, die Zählstellung des Zählers 55 iingeändert bleibt.

Es sei noch bemerkt, daß in den Ausführungsbeispieicn der Fig. I. 4 und 7 die Verzögerungsanordnung 2

■i"> und in den Fig. 1 und 7 die Verzögerungsanordnung 9 auch in einer umlaufend gekoppelten Version ausgebildet werden können, wodurch in F i g. 7 die UND-Tore 37(O)-37(/V- 1) und 39(0)-39(/V- I) sowie die ODER-Tore 38 und 40 fortfallen können und in den 1 i g. 1 und 4

'<<> die Anzahl Multiplizierer verringert wc Jen kann. Auch können diese Vcrzögcrungsanorclnungcn je als RAM (Rardom Access Memory) ausgebildet werden.

Obschon in <!:n jeweiligen Ausführungsbeispielen vorausgesetzt wurde, daß die zusammenstellenden Bits

">"> der jeweiligen Codewortc in Reihe oder parallel auftreten, können diese Bits auch parallel b/w in Reihe auftreten. Für die Anordnung nach Fig. I bedeutet dies jedoch, daß die in F-" i g. 3 dargestellte Multiplizieranordnung zusätzlich mit mindestens einem Rcihcn-Parallel-

wi wandler für die Schrittgrößenbits versehen werden muß,

Auch sei bemerkt, daß die Zusammenfiigiingsanurd· nung 7. die in den ohesiehcnden Aiisführungsfi innen als Addicninordnung oder als Akkumulator bezeichnet

''"> worden ist und eine integrierende Funktion erfüllt, auch als rekursives Digitalfilter erster Ordnung ausgebildet werden kann, dem die (Odeuorii· /..(i) für / -- 0. .. /V- I zugeführt werden und von der der lingan^ssum

menerzeuger zuerst die Summe

N-- I .V-I

Σ 2,(1) + C Σ - (j)
I = (I I=(I

bestimmt, bevor die Schrittgröße s(nT) abgegeben wird (vergleiche das Netzwerk 15 in F i g. 2).

Ein rekursives Digitalfilter kann auch statt des in Fig. 4 durch die Verzögerungsanordnung 2, die Multiplizieranordnung 6 und die Zusammenfügungsanordnung 7 gebildeten nicht-rekursiven Digitalfilters verwendet werden.

Obschon die dargestellten Ausführungsbeispiele die Umwandlung eines komprimierten DM-Signals in ein PCM-Signal beschreiben, kann jedes dieser Ausführungsbeispiele auch zum Umwandeln eines komprimierten DPCM-Signals in ein PCM-Signal verwendet werden, wobei dann jedoch die Speicherkapazität der Schieberegisterelemente 2(i) zu Mehr-Bit-Worten ausgebaut werden muß, und das Schieberegister 2 nach den Fig. 1, 5 und 7 kann dann durch eine Verzögerungsanordnung ersetzt werden, die der Verzögerungsanordnung 9 entspricht

Auch sei bemerkt, daß die betrachteten Codeworte statt in »sign-magnitude« auch in einer anderen Darstellungsweise gegeben werden können; beispielsweise in der two's complement of one's complement«- Darstellung. Für das durch die Kombination des

DM-Bits und des zugehörenden Schrittgrößencodewortes in Vorzeichen- und Betrags-Darstellung gegebenen Codewort wird dann jedoch die Umsetzung durchgeführt werden müssen, wobei dieses in Vorzeichen- und Betrags-Darstellung gegebene Codewort in ein Codewort in beispielsweise der genannten Zweier-Komplcment-Darstellung umgewandelt wird.

Ist das deltamodulierte Signal, das in den Ausführungsbeispielen dem Eingangskreis 1 zugeführt wird, mittels Sigma-Deltaniodulation erhalten, so kann die integrierende Funktion der Zusammenfügungsanordnung 7 vermieden und diese Zusammenfügungsanordnung 7 jeweils, nachdem ein neues DM-Bit der Anordnung zugeführt worden ist, in die Nullstellung zurückgesetzt und vorher jeweils ausgelesen werden. In diesem Spezialfali von Sigma-Deltamodulation, wobei ebenfalls vorausgesetzt wird, daß die Frequenz, mit der die PCM-Worte y(nRT) auftreten, um einen Faktor R kleiner ist als die Frequenz, mit der die DM-Bits x(nT) auftreten, können in den Registern 1 und 9 in den F i g. 1 und 7 sowie in dem Register 1 in den F i g. 4 und 5 erst R neue Codeworte (entweder DM-Bits oder Schriugrößencodeworte) eingeschrieben werden beim gleichzeitigen Weiterschieben des bereits vorhandenen Inhaltes dieser Register, bevor die erforderliche Multiplikationen und Additionen durchgeführt werden. Dadurch kann eine zusätzliche Erhöhung der Bearbeitungsgeschwindigkeit erhalten werden.

Hierzu 6 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Digitale Schaltungsanordnung zum Umwandeln eines komprimierten differenz-pulscodemodulierten Signals in ein pulscodemoduliertes (PCM)-Signal, wobei das komprimierte Signal nach einem vorbestimmten Verfahren mit einer geregelten Schrittgröße kodiert ist und durch eine Folge mit einer ersten Abtastfrequenz auftretender Codeworte gebildet wird und das pulscodemodulierte (PCM)-Signal durch eine Folge mit einer zweiten Abtastfrequenz auftretender Mehr-Bit-Codeworte gebildet wird, wobei die zweite Abtastfrequenz ein Bruchteil der ersten Abtastfrequenz ist, gekennzeichnet durch