DE2900844C2 - - Google Patents
Info
- Publication number
- DE2900844C2 DE2900844C2 DE2900844A DE2900844A DE2900844C2 DE 2900844 C2 DE2900844 C2 DE 2900844C2 DE 2900844 A DE2900844 A DE 2900844A DE 2900844 A DE2900844 A DE 2900844A DE 2900844 C2 DE2900844 C2 DE 2900844C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- numbers
- arrangement
- multiplier
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
Description
Die Erfindung geht aus von einer digitalen Filteranordnung
der im Oberbegriff des Anspruchs 1 genannten
Art.
Bekanntlich ermöglicht es nichtlineare Pulskodemodulation,
daß Informationssignale, die über einen großen
dynamischen Bereich variieren, in Kodegruppen umgewandelt
werden können, deren Anzahl Bits kleiner ist als die Anzahl
Bits, aus denen die Zahlen bestehen müßten, die bei linearer
Pulskodemodulation erhalten würden. Dies hat zur Folge,
daß bei Anwendung nichtlinearer Pulskodemodulation die
Bitgeschwindigkeit auf der Übertragungsstrecke niedriger ist
als bei linearer Pulskodemodulation und daß das Verhältnis von Signalleistung zu
Quantisierungsrauschleistung über einen wesentlichen Teil
des dynamischen Bereiches konstant ist.
Ein nichtlinear quantisiertes pulskodemoduliertes
Signal wird durch Durchführung einer nichtlinearen Verarbeitung
des Informationssignals erhalten. Diese nichtlineare
Verarbeitung ist als Kompression bezeichnet. Die
Kennlinie, die den Zusammenhang zwischen dem Informationssignal
und dem nichtlinearen pulskodemodulierten Signal
angibt, wird als Kompressionskennlinie bezeichnet. Die
üblichsten Kompressionskennlinien sind die 13-Segment-A-
und die 15-Segment-µ-Kompressionskennlinien.
Die Segmentzahl s(i) in der Kodegruppe x(i) gibt nun
in dem Basis-2-Kode die Segmentnummer an. Diese Zahl s(i)
enthält N₁ Bits, die als die kennzeichnenden Bits bezeichnet
werden. Wird für die Kompression eine der beiden obengenannten
Kompressionskennlinien benutzt, so ist N₁=3, und die
binärkodierte Segmentzahl entspricht dem Wert s₂s₁s₀, wobei
s₀ das am wenigsten signifikante und s₂ das signifikanteste
Bit darstellt und wobei s j dem Wert 1 oder 0 entspricht.
Die Mantissenzahl m(i) in der Kodegruppe x(i) gibt
in dem Basis-2-Kode die Anzahl Quantisierungsschritte am
Segment s(i) an. Diese Zahl m(i) enthält N₂ Bits, die als
Mantissenbits bezeichnet werden. Bei Anwendung der obengenannten
Kompressionskennlinien entspricht N₂ dem Wert 4.
Die Zahl m(i) wird nun durch e₃e₂e₁e₀ gegeben. Auch dabei
gilt, daß e₀ das am wenigsten signifikante und e₃ das
signifikanteste Bit darstellt und daß e j den Wert 1 oder 0
hat.
Bekanntlich (siehe beispielsweise das Bezugsmaterial 2)
bedeutet das Filtern eines digitalen Signals, das durch eine
Folge von Zahlen z(i) gebildet wird, daß eine Folge von
Zahlen y(i) bestimmt werden muß, wobei der Zusammenhang
zwischen y(i) und z(i) durch den nachfolgenden Ausdruck
gegeben ist
wenn ein nichtrekursives Digitalfilter verwendet wird.
In (1) ist als a(k) ein Gewichtsfaktor, der auch als Filterkoeffizient
bezeichnet wird.
Wird zum Filtern eines digitalen Signals ein rekursives
Digitalfilter verwendet, so ist der Zusammenhang zwischen
y(i) und z(i) durch den nachfolgenden Ausdruck gegeben:
In (2) sind a(k) und b(k) wieder Filterkoeffizienten.
Wird nun dem Digitalfilter ein nichtlinear quantisiertes
pulskodemoduliertes Signal zugeführt, so wird zum Erhalten
eines sinnvollen Resultates dieses Signal zunächst in ein
linear quantisiertes pulskodemoduliertes Signal umgewandelt
werden müssen, das durch eine Folge von Zahlen z(i), die je
auf eine Art und Weise, die noch näher beschrieben wird
(siehe auch Bezugsmaterial 1), auf die Zahlen s(i) und m(i)
bezogen sind, gebildet wird.
Beim Entwerfen eines Digitalfilters haben zwei Parameter
einen äußerst wichtigen Einfluß auf die endgültige Ausführung.
An erster Stelle ist dies der erforderliche Speicherraum
und an zweiter Stelle die maximal zulässige innere Verarbeitungsgeschwindigkeit.
Für ein nichtrekursives Digitalfilter (siehe Ausdruck 1)
wird der erforderliche Speicherraum durch den Wert N und die
Anzahl Bits der Zahlen a(k) und z(i) bestimmt. Für ein
rekursives Digitalfilter (siehe Ausdruck 2) wird der erforderliche
Speicherraum weiter noch durch den Wert von M und die
Anzahl Bits der Zahlen b(k) und y(i) bestimmt.
Die innere Verarbeitungsgeschwindigkeit wird u. a. durch
die Anzahl Bits der Zahlen a(k), b(k), z(i) und y(i) bestimmt.
Weil im allgemeinen eine Zahl z(i) in dem linear
quantisierten pulskodemodulierten Signal mehr Bits enthalten
wird als eine Kodegruppe x(i) in dem nichtlinear quantisierten
pulskodemodulierten Signal, ist es vorteilhaft, nicht
die Zahlen z(i) sondern, wie im Bezugsmaterial 3 angegeben,
die Kodegruppen x(i) zu speichern.
Das im Bezugsmaterial 3 beschriebene nichtrekursive
Digitalfilter für nichtlinear quantisierte pulskodemodulierte
Signale wird insbesondere durch eine Reihenschaltung von
N Speicherteilen gebildet, die je eine Kodegruppe x(i)
speichern und abgeben. Der Ausgang jedes dieser Speicherteile
ist über einen Abgriff mit einem darin aufgenommenen Speicher
an eine Addieranordnung angeschlossen. In jedem dieser
Speicher sind die Produkte aus allen möglichen Werten von
z(i) und dem für den betreffenden Abgriff kennzeichnenden
Filterkoeffizienten a(k) gespeichert. Wird nun vorausgesetzt,
daß die in den Speichern gespeicherten Produkte a(k)z(i-k)
aus dreizehn Bits bestehen, so muß die Speicherkapazität
jedes Speichers 13×2⁸ Bits sein, so daß in diesem Digitalfilter
insgesamt ein Speicherraum von 8N+13×2⁸×N Bits
notwendig ist. Weil das Produkt aus a(k) und z(i-k) in dem
Speicher gespeichert ist, kann die innere Verarbeitungsgeschwindigkeit
niedrig sein, denn nun brauchen nur N Additionen
durchgeführt zu werden. Demgegenüber steht jedoch
der riesig große Speicherraum, der notwendig ist und der
bei normalen Werten von N (beispielsweise N=100) einige
hunderttausend Bits beträgt.
Die Erfindung hat nun zur Aufgabe, eine andere digitale
Filteranordnung zum Filtern nichtlinear quantisierter
pulskodemodulierter Signale zu schaffen, worin bei einer
nur beschränkten Erhöhung der Anzahl Additionen ein
wesentlich geringerer Speicherraum ausreicht. Diese Aufgabe
wird gemäß der Erfindung durch die im Patentanspruch
1 angegebenen kennzeichnenden Merkmale gelöst.
Die Erfindung beruht auf Anwendung des kommutativen
Gesetzes, das zum Multiplizieren von Zahlen Anwendung findet.
Wie noch näher erläutert wird, gilt nämlich, daß der
Zusammenhang zwischen E(i) und z(i) durch eine Beziehung der
nachstehenden Form gegeben wird:
|z(i) | = E(i) · 2 B(i) (3)
Darin ist B(i) eine ganze Zahl und |z(i) | der Absolutwert
von z(i). Wird das Vorzeichen von z(i) durch sign [z(i)]
dargestellt, so daß
z(i) = sign [z(i)] · |z(i) |
ist, so gilt beispielsweise für ein nichtrekursives Digitalfilter, daß:
z(i) = sign [z(i)] · |z(i) |
ist, so gilt beispielsweise für ein nichtrekursives Digitalfilter, daß:
Weil, wie es sich noch herausstellen wird, E(i) nicht mehr
als sechs Bits und 2 B(i) nicht mehr als sieben Bits enthält,
ist z(i) eine dreizehn-Bit-Zahl. Weil a(k) im Durchschnitt
eine 12-Bit-Zahl darstellt, müssen zum Durchführen der in (1)
definierten Verarbeitungen dreizehn-Bit-Zahlen mit zwölf-Bit-
Zahlen innerhalb einer bestimmten verfügbaren Zeit T₀ multipliziert
werden.
Nach der Erfindung wird zunächst E(i-k) mit |a(k) |
multipliziert; dies ist das Multiplizieren einer sechs-Bit-
Zahl mit einer zwölf-Bit-Zahl. Für diese Multiplikation ist
eine Zeit verfügbar, die dem Wert T₀ nahezu entspricht.
Die durch diese Multiplikation erhaltene achtzehn-Bit-Zahl
muß nun noch mit 2 B(i-k) multipliziert werden. Diese
Multiplikation kann jedoch noch beispielsweise mit Hilfe
einer Kommaverschiebungsanordnung verwirklicht werden, die
durch die Zahlen B(i-k) gesteuert wird. Die Einstellung
dieser Verschiebungsanordnung entspricht dann einer Multiplikation
der dieser Verschiebungsanordnung zugeführten
ersten Produktzahl E(i-k) · |a(k) | mit dem Faktor 2 B(i-k) .
Ein anderes, auf dem gleichen Lösungsprinzip beruhendes
Digitalfilter zum Filtern nichtlinear quantisierter
pulskodemodulierter Signale ist durch die im Patentanspruch
2 angegebenen Merkmale gekennzeichnet.
Patentanspruch 3 ist auf eine zweckmäßige Ausgestaltung
der Digitalfilter nach Anspruch 1 oder 2 gerichtet.
Dabei sind die Filterkoeffizienten a(k) auf die Art und Weise,
wie dies im Bezugsmaterial 4 eingehend beschrieben worden ist,
in eine minimale Anzahl Multiplizierfaktoren umgewandelt,
die je in ihrem Absolutwert dem Wert 2 F(k, j) entsprechen,
wobei F(k, j) eine ganze Zahl ist. Dann können nämlich die
ersten Multiplizierer völlig fortfallen, und die Zahlen
E(i-k) werden unmittelbar der Kommaverscheibungsanordnung
zugeführt. Diese Verschiebungsanordnung wird dann durch
das Ausgangssignal einer Addieranordnung gesteuert, der
die Zahlen B(i-k) und F(k, j) zur Erzeugung der Summenzahl
B(i-k)+F(k, j) zugeführt werden. Die Einstellung der Kommaverschiebungsanordnung
entspricht dann der Multiplikation
von E(i-k) mit der Zahl 2 B(i-k)+F(k, j) .
Fig. 1 zeigt eine digitale Filteranordnung zum Filtern
entsprechend dem A-Gesetz komprimierter pulskodemodulierter
Signale;
Fig. 2 zeigt ein Ausführungsbeispiel einer Interpretieranordnung
und einer Modifizieranordnung zum Gebrauch in der
Anordnung nach Fig. 1;
Fig. 3 zeigt eine digitale Filteranordnung zum Filtern
entsprechend dem µ-Gesetz komprimierter pulskodemodulierter
Signale;
Fig. 4 zeigt eine digitale Filteranordnung zum Filtern
entsprechend dem A-Gesetz komprimierter pulskodemodulierter
Signale, wobei eine zeitwirtschaftliche Multiplikation angewandt
wird.
- 1. A Unified Formulation of Segment Companding Laws and Synthesis of Codecs and Digital Companders; H. Kaneko; The Bell Systems Technical Journal, September 1970; Seiten 1555-1588.
- 2. Digital Signal Processing; A. V. Oppenheim, R. W. Schafer; Prentice-Hall Inc.
- 3. Stored Product Digital Filtering with Nonlinear Quantization; O. Monkewich, W. Steenaart; Proceedings 1976, IEEE International Symposium on Circuits and Systems; Seiten 157-160.
- 4. DE-OS 25 24 749.
- 5. Designer's Guide to: Digital Filters (part six); B. J. Leon, S. C. Bass; EDN, May 20, 1974, Seiten 61-68.
- 6. DE-PS 24 28 346.
- 7. DE-OS 25 01 531.
- 8. DE-PS 25 40 176.
Bezugsmaterial 1 gibt eine ausführliche theoretische
Abhandlung in bezug auf das Expandieren der Kodegruppen x(i)
nichtlinear quantisierter pulskodemodulierter Signale und
auch einige Anordnungen zum Durchführen dieser Expansion an.
Aus dem Bezugsmaterial 1 läßt sich ableiten, daß die in
der Praxis angewandte A-Kennlinie der Kennlinie, die im
Bezugsmaterial 1 als "A-law-DLA-mid-riser" bezeichnet ist,
entspricht. Weiter läßt sich ableiten, daß die in der
Praxis angewandte µ-Kennlinie der Kennlinie entspricht,
die im Bezugsmaterial 1 als "µ-law-DLA-mid-tread" bezeichnet
ist. Die nachfolgenden Ausführungen sind auf diese zwei
Kompressionskennlinien beschränkt, obschon die erfindungsgemäßen
Maßnahmen auch unmittelbar im Falle einer beispielsweise
"µ-law-DLA-mid-riser"-Kennlinie anwendbar sind.
Wie aus dem Bezugsmaterial 1 hervorgeht, gilt für die
"13-Segment-A-law-DLA-mid-riser"-Kennlinie, daß:
|z(i) | = 2 s(i)-η {m(i) + P } - Q
mit:
s(i) = s₂2² + s₁2¹ + s₀2⁰ (5)
m(i) = e₃2³ + e₂2² + e₁2¹ + e₀2⁰ (6)
P = N · η + 2-1;
Q = 0;
N = 2 N₂.
Dabei ist N₂ die Anzahl Bits in m(i), so daß N₂=4 ist.
Weiterhin gilt, daß
η = 0 für s(i) = 0
η = 1 für s(i) ≠ 0
η = 1 für s(i) ≠ 0
so daß für s(i)=0 gilt, daß
|z(i) | = m(i) + 2-1
|z(i) | = e₃2³ + e₂2² + e₁2¹ +e₀2⁰ + 2-1 (7)
und für s(i)≠0 gilt dann, daß
|z(i) | = 2 s(i)-1 {m(i) + 2⁴ + 2-1}
|z(i) | = 2 s(i)-1 {2⁴ + e₃2³ +e₂2² + e₁2¹ + e₀2⁰ + 2-1}
Die im Abschnitt B eingeführten Zahlen E(i), die durch die
Modifizierer geliefert werden, entsprechen nun 0 e₃e₂e₁e₀, 1
wenn s(i) gleich 000 ist.
Wenn jedoch s(i) nicht gleich 000 ist, ist E(i) gleich 1 e₃e₂e₁e₀, 1.
Wenn jedoch s(i) nicht gleich 000 ist, ist E(i) gleich 1 e₃e₂e₁e₀, 1.
Aus dem Obenstehenden folgt, daß, wenn s(i) gleich
000 ist, die Zahl E(i) dadurch erhalten wird, daß m(i)
ein Eins-Bit an einer Stelle zugefügt wird, die um eine
Bitstelle niedriger ist als die Bitstelle des am wenigsten
signifikanten Bits in m(i). Mit anderen Worten, wenn m(i)
durch die Zahl 1101 angegeben würde, so wird E(i) gleich
1101,1. Wenn s(i) nicht gleich 000 ist, so wird die Zahl
E(i) dadurch erhalten, daß dem Wert m(i) ein Eins-Bit
hinzugefügt wird, sowohl an einer Stelle, die um eine
Bitstelle niedriger ist als die Bitstelle des am wenigsten
signifikanten Bits m(i), als auch an einer Stelle, die um
eine Bitstelle höher ist als die Bitstelle des signifikantesten
Bits in m(i). Mit anderen Worten, wenn m(i) wieder durch
1101 angegeben würde, so wird E(i) gleich 11101,1.
Für die "15-Segmente-µ-law-DLA-mid-tread"-Kennlinie
gilt, daß
P = 2 N₂ + 2-1
Q = 2 N₂ + 2-1
Q = 2 N₂ + 2-1
so daß:
|z(i) | = 2 s(i) {2⁴ + e₂2² + e₁2¹ + e₀2⁰ + 2-1) - (2⁴ + 2-1) (9)
Die durch die Modifizierer gelieferte Zahl E(i) entspricht
nun 1 e₃e₂e₁e₀, 1 und wird wieder dadurch erhalten, daß dem
Wert m(i) ein Eins-Bit hinzugefügt wird an einer Stelle, die
um eine Bitstelle niedriger ist als die Bitstelle des am
wenigsten signifikanten Bits in m(i), sowie an einer Stelle,
die um eine Bitstelle höher ist als die Bitstelle des signifikantesten
Bits in m(i).
Aus den Ausdrücker (7) und (8) im Abschnitt E(1) folgt,
daß |z(i) |=E(i) · 2 B(i) , wobei B(i)=s(i) wenn s(i)=000
und wobei B(i)=s(i)-1, wenn s(i)≠000 ist. Eine Ausgangszahl
y(i) eines nicht rekursiven Digitalfilters wird nun
entsprechend dem Ausdruck (1) gegeben durch:
Zum Durchführen der in (10) definierten Verarbeitungen
der Kodegruppen x(i), woraus das nichtlinear quantisierte
pulskodemodulierte Signal besteht, ist eine Anordnung notwendig,
deren allgemeiner Aufbau in Fig. 1 dargestellt ist.
Diese in Fig. 1 dargestellte nichtrekursive digitale
Filteranordnung zum Filtern entsprechend dem A-Gesetz
nichtlinear quantisierter pulskodemodulierter Signale
ist mit einem Eingang 1 versehen, dem die Kodegruppen x(i)
zugeführt werden. An diesen Eingang 1 ist ein Speicher 2
(beispielsweise ein RAM=Randomspeicher) angeschlossen, der
die N Kodegruppen x(i), x(i-1), x(i-2), . . . , x(i-k), . . . ,
x(i-N+1) speichert, wobei i=. . . , -3, -2, -1, 0, 1, 2, 3, . . .
Jede dieser Kodegruppen x(i-k) mit k=0, 1, 2, . . . N-1
enthält, wie bereits erwähnt, eine Segmentzahl s(i-k) und
eine Mantissenzahl m(i-k). Außer diesen Zahlen enthält jede
Kodegruppe x(i-k) auch noch ein Polaritätsbit, das als
p(i-k) bezeichnet wird. Die Segmentzahlen s(i-k) sind an
denjenigen Speicherstellen des Speichers 2 gespeichert, die
durch I bezeichnet sind, die Mantissenzahlen m(i-k) sind an
denjenigen Speicherstellen gespeichert, die durch II bezeichnet
sind, und die Polaritätsbit p(i-k) sind an denjenigen
Speicherstellen gespeichert, die durch III bezeichnet sind.
Es sei bemerkt, daß sign [z(i-k)]=p(i-k) ist.
Der Speicher 2 ist mit drei Ausgängen versehen, die
durch 3, 4 bzw. 5 bezeichnet sind. Die in diesem Speicher 2
gespeicherten Kodegruppen x(i-k) können daraus auf übliche
Weise ausgelesen werden (siehe beispielsweise Bezugsmaterial
5). Von einer ausgelesenen Kodegruppe x(i-k) wird die
Mantissenzahl m(i-k) dem Ausgang 3 zugeführt, die zugehörende
Segmentzahl s(i-k) wird dem Ausgang 4 und das zugehörende
Polaritätsbit dem Ausgang 5 zugeführt.
Der Ausgang 3 des Speichers 2 ist an einen Eingang einer
Modifizieranordnung 6 angeschlossen, die jeweils eine ihr
zugeführte Mantissenzahl m(i-k) in die modifizierte Mantissenzahl
E(i-k) umwandelt. Diese modifizierte Mantissenzahl
E(i-k) wird einem Multiplizierer 7 zum Erzeugen einer ersten
Produktzahl z₁(i-k) zugeführt. Diese ersten Produktzahlen
z₁(i-k) werden weiter einem zweiten Multiplizierer 8 zum
Erzeugen zweiter Produktzahlen z₂(i-k) zugeführt, die einem
Akkumulator 9 zugeführt werden. Dieser Akkumulator 9 ist
mit einem Addier-Subtrahier-Befehlseingang 10 versehen, dem
ein binäres Steuersignal zugeführt wird. Jeweils, wenn dieses
Steuersignal gleich "0" ist, wird z₂(i-k) zu dem Inhalt des
Akkumulators addiert, und jeweils, wenn dieses Steuersignal
gleich "1" ist, wird die zweite Produktzahl z₂(i-k) vom
Akkumulatorinhalt subtrahiert.
Der Ausgang 4 des Speichers 2 ist an einen Eingang
einer Umwandlungsanordnung 11 angeschlossen, die die
Segmentzahlen s(i-k) umwandelt und Ausgangszahlen B(i-k)
liefert, wobei jeweils, wenn s(i-k)=000 ist, B(i-k) gleich
s(i-k) ist und jeweils wenn s(i-k)≠000 ist, B(i-k) gleich
s(i-k) ist und jeweils wenn s(i-k)≠000 ist, ist B(i-k)
gleich s(i-k)-1. Diese Zahlen B(i-k) werden einem Multiplikationsfaktorgenerator
12 zugeführt, der infolge der ihm
zugeführten Zahl B(i-k) eine Zahl liefert, deren Größe
dem Wert 2 B(i-k) entspricht. Diese letztgenannte Zahl wird
nun dem Multiplizierer 8 zugeführt, um mit z₁(i-k) multipliziert
zu werden, so daß:
z₂(i-k) = z₁(i-k)2 B(i-k) .
Der Ausgang 5 des Speichers 2 ist an einen ersten Eingang
eines Modulo-2-Addierers 13 angeschlossen, dessen Ausgang
an den Addier-Subtrahier-Befehlseingang 10 des Akkumulators 9
angeschlossen ist.
Außer dem Speicher 2, in dem die Kodegruppen x(i) gespeichert
werden, enthält diese digitale Filteranordnung
einen zweiten Speicher 14, in dem die genannten Filterkoeffizienten
a(k) gespeichert sind. Diese Filterkoeffizienten
enthalten je ein Polaritätsbit, das durch sign [a(k)] bezeichnet
wird, und eine Zahl, die als |a(k) | bezeichnet wird
und den Absolutwert des Filterkoeffizienten darstellt.
Die Polaritätsbits sign [a(k)] sind nun an denjenigen Speicherstellen
des Speichers 14 gespeichert, die durch IV bezeichnet
sind, und die Zahlen |a(k) | sind an denjenigen Speicherstellen
gespeichert, die durch V bezeichnet sind.
Der Speicher 14 ist mit zwei Ausgängen versehen, die
durch 15 bzw. 16 bezeichnet sind. Die in diesem Speicher 14
gespeicherten Filterkoeffizienten a(k) können wieder auf
übliche Weise ausgelesen werden (siehe ebenfalls Bezugsmaterial
5). Von einem ausgelesenen Filterkoeffizienten wird
das Polaritätsbit sign [a(k)] dem Modulo-2-Addierer 13 zugeführt,
und die Zahl |a(k) | wird dem Multiplizierer 7 zugeführt.
Die erste Produktzahl z₁(i-k) entspricht auf diese Weise
dem Wert E(i-k) · |a(k) |. Das dieser Produktzahl zugeordnete
Polaritäsbit tritt nun am Ausgang des Modulo-2-Addierers
auf.
Wird nun vorausgesetzt, daß das Polaritätsbit für eine
positive Zahl gleich "0" und für eine negative Zahl gleich
"1" ist, so liefert der Modulo-2-Addierer 13 ein 0-Bit,
wenn die beiden zugeführten Polaritätsbits gleich sind
(also beide "1" oder beide "0"). Die Folge davon ist, daß
z₂(i-k) = E(i-k) · |a(k) | · 2 B(i-k)
zu dem Inhalt des
Akkumulators 9 addiert wird. Sind die beiden Polaritätsbits,
die dem Modulo-2-Addierer zugeführt werden, ungleich, so
liefert dieser ein 1-Bit, wodurch z₂(i-k) vom Inhalt des
Akkumulators subtrahiert wird.
Es sei bemerkt, daß, wie aus dem Abschnitt E(1) hervorgeht,
E(i-k) außer durch m(i-k) auch durch s(i-k) bestimmt
wird. Deswegen ist die Umwandlungsanordnung 11 mit einem
Ausgang 17 versehen, an dem ein Eins-Signal auftritt, wenn
s(i-k)≠000 ist, und an dem ein Null-Signal auftritt, wenn
s(i-k)=000 ist. Diese Signale werden der Modifizieranordnung
6 zugeführt. Der Aufbau der Umwandlungsanordnung und der
Modifizieranordnung werden im Abschnitt E(3) näher beschrieben.
Weil, wie aus den Ausdrücken (1) und (10) hervorgeht,
jede Ausgangszahl y(i) durch eine endliche Summe von N zweiten
Produktzahlen z₂(i-k) gebildet wird, wird jeweils, nachdem,
ausgehend von den N in dem Speicher 2 gespeicherten Kodegruppen
und den N Filterkoeffizienten a(k), N zweite Produktzahlen
z₂(i-k) gebildet und im Akkumulator 9 addiert sind,
dieser Akkumulation auf bekannte Weise ausgelesen und in die
Nullstellung zurückgebracht.
Weil die vom Multiplikationsfaktorgenerator 12 gelieferten
Zahlen alle eine ganze Potenz von zwei sind, und zwar
2 B(i-k) , kann, wie bereits erwähnt, der Multiplizierer 8 als
Kommaverschiebungsanordnung ausgebildet werden. Diese Verschiebungsanordnung
wird dann durch die Zahlen 2 B(i-k) gesteuert,
die vom Multiplikationsfaktorgenerator geliefert
und dabei derart eingestellt werden, daß eine Ausgangszahl
z₂(i-k) dem Wert z₁(i-k) · 2 B(i-k) entspricht. Für eine
Ausführungsform einer derartigen Kommaverschiebungsanordnung
sei auf das Bezugsmaterial 6 und 7 hingewiesen.
Es sei bemerkt, daß, obschon die Bits der Mehrbitzahlen
wie s(i), m(i), B(i), E(i) usw. in Reihe sowie
parallel auftreten können, in dem in Fig. 1 dargestellten
Ausführungsbeispiel vorausgesetzt ist, daß die Bits der
Mehrbitzahlen parallel auftreten. In Fig. 1 sind dazu die
Verbindungen, an denen Mehrbitzahlen auftreten, mit dem
Zeichen → angegeben. Dieses Symbol wird auch nachfolgend
weiterhin verwendet.
Der Multiplikationsfaktorgenerator kann als Dekodiernetzwerk
ausgebildet werden, dem die Zahlen B(i-k) zugeführt
werden und das beispielsweise eine Sieben-Bitzahl liefert,
in der nur ein 1-Bit auftritt. Die Stelle dieser 1-Bits
innerhalb dieser Zahl wird durch B(i-k) bestimmt. Wenn
beispielsweise B(i-k)=000, so liefert dieser Generator
beispielsweise die Zahl 0000001=2⁰; wenn B(i-k)=001,
so liefert er die Zahl 0000010=2¹ usw.
Eine zur Verwendung in der digitalen Filteranordnung
nach Fig. 1 mögliche Ausführungsform einer Umwandlungsanordnung
und einer Modifizieranordnung ist in Fig. 2 dargestellt.
Die in der Fig. 2 dargestellte Umwandlungsanordnung 11
ist mit drei Flip-Flops versehen, beispielsweise drei D-Flip-
Flops 18, 19, 20, denen die Bits s₁, s₂ bzw. s₃ der Segmentzahl
s(i-k) zugeführt werden. Diesen Flip-Flops 18, 19, 20
wird auch über eine Leitung 21 ein Taktsignal zugeführt.
Die Ausgänge dieser Flipflops sind einerseits an Eingänge
einer Subtrahierstufe 22 zur Parallelverarbeitung und
andererseits an Eingänge eines ODER-Tores 23 angeschlossen.
Der Ausgang dieses ODER-Tores 23 ist an einen Eingang eines
UND-Tores 24 angeschlossen, dem zugleich ein logischer Wert
"1" zugeführt wird. Der Ausgang des UND-Tores 24 ist ebenfalls
an einen Eingang der Subtrahierstufe 22 angeschlossen.
Die Wirkungsweise dieser Umwandlungsanordnung, der
die Segmentzahlen s(i-k) zugeführt werden und die die
Zahlen B(i-k) liefert, ist nun wie folgt: Eine aus dem
Speicher 2 ausgelesene Segmentzahl s(i-k) wird zu einem
durch einen Taktimpuls auf der Leitung 21 bestimmten Zeitpunkt
in die Flip-Flops 18, 19 und 20 eingeschrieben. Wenn
s(i-k) gleich 000 ist, liefert das ODER-Tor 23 und das
UND-Tor 24 eine "0", so daß die Subtrahierstufe 22 die
Zahl B(i-k)=s(i-k)=000 liefert. Wenn s(i-k)≠0 ist,
liefert das ODER-Tor 23 und das UND-Tor 24 eine "1" so
daß die Subtrahierstufe 22 die Zahl B(i-k)=s(i-k)-1
liefert.
Die ebenfalls in Fig. 2 dargestellte Modifizieranordnung
6 wird durch 6 Flip-Flops 25 bis einschließlich 30
gebildet, die dabei ebenfalls als vom D-Typ vorausgesetzt
werden und deren an ihren Ausgängen auftretende Bits zusammen
die modifizierte Zahl E(i-k) bilden. Dem Flip-Flop 25
wird der logische Wert "1" zugeführt, den Flip-Flops 26
bis einschließlich 29 werden die Bits e₀, e₁, e₂ bzw. e₃
von m(i-k) zugeführt, und dem Flip-Flop 30 werden die
logischen Werte zugeführt, die von dem UND-Tor 24 in der
Umwandlungsanordnung abgegeben werden. Diese Flip-Flops 25
bis einschließlich 30 wird außerdem über eine Leitung 31
ein Taktsignal zugeführt. Zu einem durch einen Taktimpuls
an der Leitung 31 bestimmten Zeitpunkt werden die dieser
Modifizieranordnung angebotenen sechs Bits in die Flip-
Flops 25 bis einschließlich 30 eingeschriebenen, und E(i-k)
ist durch den Inhalt dieser Flip-Flops bestimmt.
Aus dem Ausdruck (9) im Abschnitt E(1) folgt
|z(i) | = E(i) · 2 s(i) - (2⁴ + 2-1)
Eine Ausgangszahl y(i) eines nicht-rekursiven Digitalfilters
wird nun entsprechend dem Ausdruck (1) gegeben
durch:
Zum Durchführen der in (11) definierten Bearbeitung kann
die in Fig. 3 dargestellte digitale Filteranordnung benutzt
werden. Diese Anordnung ist weitgehend auf dieselbe Art und
Weise aufgebaut wie die Anordnung, die in Fig. 1 dargestellt
ist. In Fig. 3 sind diejenigen Elemente, die den in Fig. 1
angegebenen Elementen entsprechen, mit denselben Bezugszeichen
angegeben wie in Fig. 1. Die in Fig. 3 dargestellte Anordnung
weicht von der in Fig. 1 dargestellten Anordnung darin ab,
daß keine Umwandlungsanordnung verwendet wird und daß die
Modifizieranordnung 6 nun nicht durch die Zahlen s(i) oder
entsprechende Signale gesteuert wird. Dies bedeutet, daß die
Modifizieranordnung nun auf die Art und Weise, wie in Fig. 2
angegeben ist, aufgebaut werden kann, jedoch in dem Sinne,
daß dem Flip-Flop 30 nun nicht das Ausgangssignal des
UND-Tores 24 zugeführt wird, sondern eine logische "1"
(siehe auch den Ausdruck (9)). In dem Ausführungsbeispiel
nach Fig. 3 ist weiter an den Ausgang des Akkumulators 9
eine Subtrahieranordnung 32 angeschlossen, der außer dem
augelesenen Inhalt des Akkumulators 9 eine Zahl zugeführt
wird, die dem zweiten Glied im Ausdruck (11) entspricht.
Diese Zahl wird insbesondere mit Hilfe eines zweiten
Akkumulators 34 erhalten, dem die Zahlen |a(k) | zugeführt
werden, die an den Speicherstellen V des Speichers 14 gespeichert
sind, sowie die Polaritätsbits, die von dem
Modulo-2-Addierer 13 geliefert werden. Diese Polaritätsbits
werden insbesondere einem Addier-Subtrahiereingang 35 des
Akkumulators 34 zugeführt. Jeweils wenn der Inhalt des
Akkumulators 9 der Subtrahieranordnung 32 zugeführt wird,
wird der Inhalt des Akkumulators 34 einer Multiplizieranordnung
36 zugeführt, der zugleich ein fester Multiplikationsfaktor
entsprechend 2⁴+2-1 zugeführt wird. Das am
Ausgang dieser Multiplizieranordnung 36 auftretende Produkt
wird daraufhin in der Subtrahieranordnung 32 von dem Inhalt
des Akkumulators 9 subtrahiert, und die auf diese Weise
erhaltene Differenz ist die erwünschte Ausgangszahl y(i).
Im Abschnitt A(2) wurde bereits erwähnt, daß die
endgültige Ausführung eines Digitalfilters u. a. durch die
maximal zulässige Verarbeitungsgeschwindigkeit bestimmt
wird, die an sich die Anzahl Filterkoeffizienten, die in
Betracht gezogen werden kann, und die Anzahl Bits der
Zahlen, die miteinander multipliziert werden müssen, bestimmt.
Im Bezugsmaterial 4 ist beschrieben worden, wie die verfügbare
Zeit zur Bestimmung einer Ausgangszahl y(i) eines
Digitalfilters möglichst wirtschaftlich benutzt werden kann,
oder mit anderen Worten, wie eine Multiplikation möglichst
wirtschaftlich durchgeführt werden kann. Dazu wird, wie im
Bezugsmaterial 4 eingehend erläutert ist, jeder Filterkoeffizient
a(k) durch eine Anzahl positiver und/oder negativer
Multiplikationsfaktoren f(k, j) ersetzt, wobei das Vorzeichen
von f(k, j) durch sign [f(k, j)] gegeben wird und wobei der
absolute Wert |f(k, j) | von f(k, j) dem Wert 2 F(k, j) genau
entspricht, wobei F(k, j) eine positive ganze Zahl darstellt,
so daß
Es wird vorausgesetzt, daß als erstes Beispiel a(k)=+000111
(=+7) ist. Dieser Filterkoeffizient kann nun aus den Multiplikationsfaktoren
f(k, 1)=+01000 (=+2³) und f(k, 2)=-000001
(=-2°) zusammengesetzt werden. Als zweites Beispiel gilt,
daß a(k)=+011101 (=+29) ist. Dieser Filterkoeffizient kann
nun aus den Multiplikationsfaktoren f(k, 1)=+100000 (=+2⁵),
f(k, 2)=-000100 (=-2²) und f(k, 3)=+000001 (=+2⁰) zusammengesetzt
werden.
Dadurch, daß die Filterkoeffizienten je auf die obenstehend
beschriebene Art und Weise in eine Anzahl Multiplikationsfaktoren
umgewandelt werden kann, wie im Bezugsmaterial
4 angegeben ist, der Multiplizierer, der zum Multiplizieren
der Zahl E(i-k) mit dem Filterkoeffizienten a(k) benutzt
werden muß (siehe 7 in den Fig. 1 und 3), ebenso wie der
Multiplizierer 8 als Kommaverschiebungsanordnung aufgebaut
werden, deren Einstellung durch die Zahlen |f(k, j) | gesteuert
wird. Ein Digitalfilter, desssen Ausführung auf dem obestehend
beschriebenen Grundgedanken beruht, wird als "Digitalfilter
mit zeitwirtschaftlicher Multiplikation" bezeichnet.
In einem Digitalfilter zum Filtern nichtlinear quantisierter
pulskodemodulierter Signale kann nun auf besonders
interessante Art und Weise zeitwirtschaftliche Multiplikation
angewandt werden. Dadurch, daß nun nicht jeder der
Multiplikationsfaktoren f(k, j) selbst gespeichert ist, sondern
nur seine Polarität sign [f(k, j)] und die Zahl F(k, j), kann
die ganze mathematische Bearbeitung, die im Ausdruck (1)
definiert ist, mit nur einer einzigen Kommaverschiebungsanordnung
und nur einem Akkumulator verwirklicht werden.
Soll ein A-Gesetz-nichtrekursives Digitalfilter verwirklicht
werden, so folgt aus (10) und (12)
Die Anordnung zum Durchführen dieser in (13) definierten
Bearbeitung ist in Fig. 4 dargestellt. Diese in Fig. 4 dargestellte
Anordnung weicht von der in Fig. 1 dargestellten
Anordnung auf den folgenden Punkten ab
- 1. Der Multiplizierer 7, der für die Anordnung nach Fig. 1 notwendig ist, ist nicht mehr in der in Fig. 4 dargestellten Anordnung vorhanden.
- 2. Der Multiplizierer 8 ist als Kommaverschiebungsanordnung aufgebaut.
- 3. An den Speicherstellen (IV) und (V) des Speichers 14 sind die Polaritäten der Multiplikationsfaktoren f(k, j) bzw. der Zahlen F(k, j) gespeichert.
- 4. Die Zahlen B(i-k) und F(k, j) werden einer Addieranordnung 33 zugeführt, deren Ausgang an den Eingang des Multiplikationsfaktorgenerators 12 angeschlossen ist.
Soll ein µ-Gesetz-nichtrekursives Digitalfilter verwirktlicht
werden, so folgt aus (11) und (12), daß:
Die Anordnung zum Durchführen dieser in (14) definierten
Bearbeitung ist in Fig. 5 dargestellt. Diese in Fig. 5 dargestellte
Anordnung weicht von der in Fig. 3 dargestellten
Anordnung an den folgenden Punkten ab:
- 1. Der Multiplizierer 7, der in der Anordnung nach Fig. 3 notwendig ist, ist in der in Fig. 5 dargestellten Anordnung nicht mehr vorhanden.
- 2. Der Multiplizierer 8 ist wieder als Kommaverschiebungsanordnung aufgebaut.
- 3. An den Speicherstellen IV und V des Speichers 14 sind die Polaritäten der Multiplikationsfaktoren f(k, j) bzw. der Zahlen F(k, j) gespeichert.
- 4. Die Zahlen s(i-k) und F(k, j) werden einer Addieranordnung 33 zugeführt, deren Ausgang an den Eingang eines Multiplikationsfaktorgenerators 12 angeschlossen ist.
- 5. Der Multiplizierer 36, der in der Anordnung nach Fig. 3 notwendig ist, ist in der Fig. 5 dargestellten Anordnung nicht mehr vorhanden.
- 6. Zum Erzeugen der durch das zweite Glied in (14) gegebenen Zahl werden die Zahlen F(k, j) ebenfalls einem zweiten Multiplikationsfaktorgenerator 37 zugeführt, der auf dieselbe Art und Weise aufgebaut werden kann wie der Multiplikationsfaktorgenerator 12. Die Ausgangszahlen 2 F(k, j) des Generators 37 steuern die Einstellung einer zweiten Kommaverschiebungsanordnung 38, der die feste Zahl 2⁴+2-1 zugeführt wird.
- 7. Die Ausgänge der Kommaverschiebungsanordnung 38 sind an Eingänge des Akkumulators 34 angeschlossen, dessen Addier-Subtrahierbefehlseingang 35 an den Ausgang des Modulo-2-Addierers 13 angeschlossen ist und dessen Ausgang unmittelbar an einen Eingang der Subtrahieranordnung 32 angeschlossen ist.
Es sei bemerkt, daß die Anzahl Multiplikationsfaktoren
f(k, j), die zusammen einen bestimmten Filterkoeffizienten
a(k) kennzeichnen, von Koeffizient zu Koeffizient verschieden
sein kann. Damit nun die zusammengehörenden Multiplikationsfaktoren
von den anderen Multiplikationsfaktoren getrennt
werden, kann auf die Art und Weise, wie im Bezugsmaterial 4
eingehend beschrieben ist, an den Speicherstellen V des
Speichers 14 zugleich eine Anzahl "Haltezahlen" gespeichert
werden, so daß jeweils, nachdem eine Gruppe von Zahlen F(k, j),
die zusammen einen bestimmten Filterkoeffizienten a(k) kennzeichnen,
aus dem Speicher ausgelesen ist, eine "Haltezahl"
auftritt. Im Bezugsmaterial 4 ist angegeben, wie diese
"Haltezahl" dazu benutzt werden kann, um beispielsweise
eine neue Kodegruppe x(i) aus dem Speicher 2 auszulesen.
1. Die in den Fig. 1, 3, 4 und 5 dargestellten Anordnungen
enthalten je einen Akkumulator von dem Typ, der eine angebotene
Zahl entweder zu dem Akkumulatorinhalt addiert oder
von demselben subtrahiert. Ein derartiger Akkumulator ist
außer mit Addierern auch mit Subtrahierern versehen. Eine
wesentlich einfachere Akkumulatorschaltungsanordnung kann
dadurch erhalten werden, daß die Zahlen, die durch die
von dem Multiplizierer 8 gelieferten Zahlen gebildet werden,
und das zugehörende, von dem Modulo-2-Addierer 13 gelieferte
Polaritätsbit zunächst entweder in eine Eins-Komplementform
oder eine Zwei-Komplementform gebracht wird, bevor diese
Zahlen dem Akkumulator zugeführt werden. Dies hat nämlich
zur Folge, daß der Akkumulator ausschließlich mit Addierern
aufgebaut werden kann.
2. Dadurch, daß auf die Art und Weise, wie dies beispielsweise
im Bezugsmaterial 8 eingehend erläutert wurde, im
Speicher 14 mehrere Folgen von Filterkoeffizienten (oder denen
entsprechenden Zahlen) gespeichert werden, wobei jede Folge
N Filterkoeffizienten enthält, können die in den Fig. 1, 3, 4
und 5 dargestellten Anordnungen auch als interpolierende
Digitalfilter benutzt werden.
Claims (4)
1. Digitale Filteranordnung zum Filtern von Signalen, die
durch eine Folge binär kodierter Kodegruppen x(i)
gebildet werden, deren jede ein Vorzeichen in Form
eines Polaritätsbits p(i) und einen Betrag in einer
Gleitkommadarstellung mit Exponent und Mantisse in
Form einer Segmentzahl s(i) bzw. einer Mantissenzahl
m(i) enthält, mit
- - einem ersten Speicher zum Speichern der Eingangskodewörter und zum aufeinanderfolgenden Abgeben der gespeicherten Kodewörter,
- - einem zweiten Speicher zum Speichern der Werte von Filterkoeffizienten und
- - mindestens einem Multiplizierer,
dadurch gekennzeichnet, daß zum Filtern nichtlinear
quantisierter pulskodemodulierter Signale
- - der erste Speicher (2) mit ersten Speicherstellen (I) zum Speichern der Segmentzahlen s(i-k) und mit zweiten Speicherstellen (II) zum Speichern der Mantissenzahl m(i-k) einer gegebenen Anzahl N aufeinanderfolgender Kodegruppen x(i-k) mit k=0, 1, 2, . . . N-1 und i= . . . -3, -2, 0, 1, 2, 3, . . . versehen ist,
- - im zweiten Speicher (14-V) die Absolutwerte |a(k) | von N Filterkoeffizienten a(k) gespeichert und nacheinander abgegeben werden,
- - eine Modifizierungsanordnung (6) mit den zweiten Speicherstellen (II) des ersten Speichers (2) zum Modifizieren der Mantissenzahlen m(i-k) und zum Erzeugen modifizierter Mantissenzahlen E(i-k) gekoppelt ist,
- - ein erster Multiplizierer (7) mit der Modifizieranordnung
(6) verbunden und mit dem zweiten Speicher
(14-V) zum Erzeugen der Produktzahlen
z₁ (i-k) = E (i-k) · |a(k) |
gekoppelt ist, - - ein zweiter Multiplizierer (8) mit dem ersten Multiplizierer (7) und mit den ersten Speicherstellen (I) des ersten Speichers (2) verbunden ist und
- - ein Akkumulator (10) mit dem zweiten Multiplizierer (8) gekoppelt ist (Fig. 1, 3).
2. Digitale Filteranordnung nach dem Oberbegriff des
Anspruchs 1, dadurch gekennzeichnet, daß zum Filtern
nichtlinear quantisierter pulskodemodulierter Signale
- - der erste Speicher (2) mit ersten Speicherstellen (I) zum Speichern der Segmentzahlen s(i-k) und mit zweiten Speicherstellen (II) zum Speichern der Mantissenzahlen m(i-k) einer Anzahl N aufeinanderfolgender Kodegruppen x(i-k) mit k=0, 1, 2, . . . N-1 und i= . . ., -3, -2, -1, 1, 2, 3 . . . versehen ist,
- - im zweiten Speicher (14-V) N Folgen von Zahlen F(k, j) gespeichert sind und jede Folge den Absolutwert |a(k) | eines Filterkoeffizienten a(k) kennzeichnet,
- - eine Modifizierungsanordnung (6) mit den zweiten Speicherstellen (II) zum Modifizieren der Mantissenzahlen m(i-k) und zum Erzeugen modifizierter Mantissenzahlen E(i-k) verbunden ist,
- - eine Addieranordnung (33) mit dem zweiten Speicher (14-V) und den ersten Speicherstellen (I) des ersten Speichers (2) zum aufeinanderfolgenden Erzeugen von Summenzahlen D(k, j) gekoppelt ist,
- - der Multiplizierer (8) mit der genannten Addieranordnung (33) und der Modifizieranordnung (6) zum aufeinanderfolgenden Erzeugen von Produktzahlen z₂(i-k) · 2 D(k, j) verbunden ist,
- - ein Addierer (9) zum Addieren der Produktzahlen z₂(i-k) vorgesehen ist (Fig. 4, 5).
3. Digitale Filteranordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
- - der zweite Multiplizierer (8) bzw. die Addieranordnung (33) mit den ersten Speicherstellen (I) des ersten Speichers (2) über eine Umwandlungsanordnung (11) zum Umwandeln der genannten Segmentzahlen s(i-k) in diese Segmentzahlen kennzeichnende Zahlen B(i-k)=s(i-k)-1 für s(i-k) ungleich Null bzw. B(i-k)=s(i-k) für s(i-k) gleich Null gekoppelt ist;
- - die Modifizierungsanordnung (6) mit den ersten Speicherstellen (I) des ersten Speichers (2) gekoppelt ist (Fig. 1, 4).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7800406A NL7800406A (nl) | 1978-01-13 | 1978-01-13 | Inrichting voor het filteren van gecomprimeerde pulscode gemoduleerde signalen. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2900844A1 DE2900844A1 (de) | 1979-07-19 |
DE2900844C2 true DE2900844C2 (de) | 1988-06-01 |
Family
ID=19830145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792900844 Granted DE2900844A1 (de) | 1978-01-13 | 1979-01-11 | Anordnung zum filtern komprimierter pulskodemodulierter signale |
Country Status (10)
Country | Link |
---|---|
US (1) | US4231100A (de) |
JP (1) | JPS54101639A (de) |
AU (1) | AU4327179A (de) |
BE (1) | BE873414A (de) |
CA (1) | CA1122283A (de) |
DE (1) | DE2900844A1 (de) |
FR (1) | FR2414831A1 (de) |
GB (1) | GB2012513B (de) |
NL (1) | NL7800406A (de) |
SE (1) | SE442369B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698022A (en) * | 1980-01-07 | 1981-08-07 | Nec Corp | Difference coefficient digital filter |
DE3028734A1 (de) * | 1980-07-29 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur umwandlung von positiven linear codierten digitalen signalen sowie deren zweierkomplement in nichtlinear codierte digitale signale gemaess einer der a-gesetz gehorchenden mehrfachsegmentkennlinie |
JPS5846751A (ja) * | 1981-09-11 | 1983-03-18 | Sony Corp | Z値符号変調方法及び記録媒体 |
NL8203520A (nl) * | 1982-09-10 | 1984-04-02 | Philips Nv | Digitale filterinrichting. |
EP0106265B2 (de) * | 1982-10-07 | 1992-08-26 | Kabushiki Kaisha Toshiba | Bilddatenverarbeitungssystem |
US4556900A (en) * | 1983-05-25 | 1985-12-03 | Rca Corporation | Scaling device as for quantized B-Y signal |
US4691293A (en) * | 1984-12-28 | 1987-09-01 | Ford Aerospace & Communications Corporation | High frequency, wide range FIR filter |
US4750144A (en) * | 1985-12-31 | 1988-06-07 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Real time pipelined system for forming the sum of products in the processing of video data |
US4740963A (en) * | 1986-01-30 | 1988-04-26 | Lear Siegler, Inc. | Voice and data communication system |
US5210623A (en) * | 1989-12-21 | 1993-05-11 | Eastman Kodak Company | Apparatus and method for quantizing and/or reconstructing multi-dimensional digital image signals |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE792988A (fr) * | 1971-12-22 | 1973-04-16 | Western Electric Co | Dispositif numerique |
US3766546A (en) * | 1972-04-21 | 1973-10-16 | Bell Telephone Labor Inc | Converter for segment companded pcm codes |
NL7400764A (nl) * | 1974-01-21 | 1975-07-23 | Philips Nv | Digitale inrichting voor het omzetten van ge- comprimeerde delta gemoduleerde signalen in pcm-signalen. |
NL176124C (nl) * | 1974-06-17 | 1985-02-18 | Philips Nv | Digitaal filter met vereenvoudigde vermenigvuldiginrichting. |
US3992616A (en) * | 1975-06-24 | 1976-11-16 | Honeywell Inc. | Receiver equalizer apparatus |
NL178469C (nl) * | 1976-07-06 | 1986-03-17 | Philips Nv | Niet-recursief discreet filter. |
-
1978
- 1978-01-13 NL NL7800406A patent/NL7800406A/xx not_active Application Discontinuation
- 1978-12-22 US US05/972,605 patent/US4231100A/en not_active Expired - Lifetime
-
1979
- 1979-01-04 CA CA000319142A patent/CA1122283A/en not_active Expired
- 1979-01-09 GB GB79670A patent/GB2012513B/en not_active Expired
- 1979-01-10 SE SE7900205A patent/SE442369B/sv not_active IP Right Cessation
- 1979-01-10 AU AU43271/79A patent/AU4327179A/en not_active Abandoned
- 1979-01-11 DE DE19792900844 patent/DE2900844A1/de active Granted
- 1979-01-11 BE BE0/192842A patent/BE873414A/xx not_active IP Right Cessation
- 1979-01-11 JP JP107579A patent/JPS54101639A/ja active Pending
- 1979-01-12 FR FR7900768A patent/FR2414831A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS54101639A (en) | 1979-08-10 |
CA1122283A (en) | 1982-04-20 |
NL7800406A (nl) | 1979-07-17 |
SE442369B (sv) | 1985-12-16 |
AU4327179A (en) | 1979-07-19 |
SE7900205L (sv) | 1979-07-14 |
US4231100A (en) | 1980-10-28 |
FR2414831A1 (fr) | 1979-08-10 |
GB2012513B (en) | 1982-03-24 |
FR2414831B1 (de) | 1984-06-29 |
DE2900844A1 (de) | 1979-07-19 |
GB2012513A (en) | 1979-07-25 |
BE873414A (fr) | 1979-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69435034T2 (de) | Verfahren ind vorrichtung zur durchfuehrung einer schnellen hadamard transform | |
DE2549574C3 (de) | Rekursives Digitalfilter | |
DE2947308C2 (de) | Rekursives Digital-Filter | |
DE2523860C3 (de) | Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion | |
DE2605724C2 (de) | Digital-Analog-Umsetzer für PCM-codierte Digitalsignale | |
DE2625973A1 (de) | Verfahren und anordnung zur redundanzvermindernden transformation von bildern | |
DE2803425A1 (de) | Digitaleinrichtung zur ermittlung des wertes von komplexen arithmetischen ausdruecken | |
DE2900844C2 (de) | ||
DE2946846A1 (de) | Rundungs-korrekturlogik fuer multiplizierer fuer modifizierten booth-algorithmus | |
DE4101004A1 (de) | Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum | |
DE2918692C2 (de) | Digitalfilter | |
DE2432594B2 (de) | Rekursives Digitalfilter | |
DE2644506A1 (de) | Rechner zur berechnung der diskreten fourier-transformierten | |
DE1803222B2 (de) | Verfahren zum zusammenfassen pulscodierter nachrichten | |
DE2831059A1 (de) | Integrierender kodeumsetzer | |
EP0666650A2 (de) | Verfahren zur schnellen Decodierung der Ausgangssignale von Sigma Delta Modulatoren | |
DE2501531A1 (de) | Digitale anordnung zum umwandeln komprimierter deltamodulierter signale in pcm-signale | |
EP0139207B1 (de) | Schaltung zur CSD-Codierung einer im Zweierkomplement dargestellten, binären Zahl | |
DE3810916C2 (de) | Delta-Pulscodemodulation | |
DE3936503A1 (de) | Digitales verschwommen-folgerungssystem | |
DE2253746A1 (de) | Modul-signalprozessrechner | |
DE2727051A1 (de) | Einrichtung zur binaeren multiplikation einer zahl mit einer summe aus zwei zahlen | |
DE3102689C2 (de) | ||
EP0264999A2 (de) | System zum Übertragen oder Speichern von Eingangssignalen | |
DE3104528C2 (de) | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03H 17/02 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |