-
Schaltungsanordnung zur Uberwachung von binären Signalen
-
auf Antivalenz - Zusatz zu P 21 48 072.8, angemeldet: 22. 9. 1971
-Bei der Erfindung handelt es sich um eine Schaltungsanordnung zur tiberwachung
von binären Ausgangssignalen zweikanaliger Logikschaltungen auf Antivalenz.
-
Derartige Schaltungsanordnungen werden insbesondere für antivalent
aufgebaute Sicherheitsschaltungen, z. B. in der Bahnautomatisierung, benötigt.
-
Vorbekannte Lösungen zur Antivalenzüberwachung bestehen in der Verwendung
eines aus herkömmlichen Bauelementen bestehenden exklusiven ODER-Gatters. Ein derartiges
Gatter eignet sich Jedoch nicht für den Einsatz in Verbindung
mit
Sicherheitsschaltungen, da an seinem Ausgang bei Vorliegen einer Störung, z. B.
durch defekte Bauelemente, Leitungsunterbrechungen oder falsche Signale, unabhängig
von den anliegenden Eingangssignalen entweder dem Binärwert logisch Null (keine
Spannung) oder dem Binärwert logisch L (Spannung) entsprechende Signale auftreten.
-
Werden solche Überwachungsschaltungen für Aufgaben, z. B.
-
im Eisenbahnsignalwesen oder im Reaktorbau, verwendet, bei denen eine
hohe Sicherheit gegenüber Fehlschaltungen gefordert wird, so kann das Auftreten
einer Störung an einem solchen Funktionsglied zur Ausgabe von falschen Signalbegriffen
fjihren. Weiterhin können Fehler, z. B. durch Bauelementeausfall, nicht selbständig
erkannt werden. Die Sicherheit des gesamten Steuersystems wird dadurch erheblich
vermindert, da auf diese Weise Fehler weitergegeben werden können.
-
Demzufolge wurde in der Patentanmeldung P 21 48 072.8 eine Schaltungsanordnung
zur tlberwachung von binären Au sgangssignalen zweikanaligrLogikschaltungen auf
Antivalenz mittels eines parallel zu den Signal eingängen angeordneten Spannungsteilers
mit nachgeschalteter Diodenbrückenschaltung zur Bildung der Steuerpotentiale für
eine mit der Brückenschaltung verbundene Transistorsperrachwingerschaltung mit Rückkopplungsbbeftrager
vorgeschlagen, die im Antivalenzfall ein wechselspannungsförmiges Signal über eine
in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe
am Ausgang abgibt.
-
In einer Vielzahl von Anwendungsfällen zeigt es sich als zweckmäßig
oder sogar notwendig, eine zulässige Dauer einer Antivalenzatörung der überwachten
binären Ausgangssignale zweikanaliger Logikschaltungen zuzulassen, da bestimmte
Antivalenzstörungen innerhalb einer bestimmten Toleranzbreite nicht unbedingt auf
einen Fehler schließen lassen. Bekannte Anordnungen zur Überwachung der Antivalenz
lassen entweder eine Antivalenzstörung grundsätzlich nicht zu oder, soweit sie eine
zulässige Dauer einer Antivalenzstörung berücksichtigen, erreichen sie dies nur
durch einen erheblichen Schaltungsaufwand einerseits und durch die Zuführung bestimmter
Zeit- oder Normtakte andererseits.
-
Der Erfindung liegt daher die Aufgabe zugrunde, unter Vermeidung der
angeführten Nachteile, eine selbständige Schaltungsanordnung zur Überwachung von
binären Ausgangssignalen zweikanaliger Logikschaltungen auf Antivalenz zu schaffen,
die einerseits nur bei Überschreitung einer einstellbaren, zulässigen Dauer einer
Antivalenzstörung die weitere Ausgabe von Signalen verhindert, und deren Ausgangssignal
andererseits bei Jedem Fehler in oder an der Schaltungsanordnung mit großer Sicherheit
nach logisch Null geht, somit die Schaltungsanordnung also fehlersicher ist.
-
Die erfindungsgemäße Lösung der Aufgabe sieht nun vor, daß
a)
das dynamische Ausgangssignal der Schaltungsanordnung einer fehlersicheren Zeitverzögerungsschaltung
mit einem die Dauer der Zeitverzögerung bestimmenden externen Kondensator zugeführt
wird, b) die Zeitverzögerungsschaltung eine einstellbare Abfallverzögerung des Signals
bei minimaler Einschaltverzögerung bewirkt, c) durch den Abfall des dynamischen
Ausgangssignals der Zeitverzögerungsschaltung ein fehlersicherer Speicher rückgesetzt
wird, d) dadurch ein an den dynamischen Ausgang des Spei chers angeschlossenes fehlersichers
UND-Glied gesperrt wird, e) demzufolge das dem UND-Glied ebenfalls zugeführte, durch
einen fehlersicheren Pegelumsetzer in ein dynamisches Signal umgewandelte Eingangssignal
der Schaltungsanordnung von dem UND-Glied nicht mehr ausgegeben werden kann, f)
daß der fehlersichere Speicher durch ein dynamisches Startsignal zu Beginn des oberwachungsvorgangs
gesetzt werden muß.
-
Eine erste vorteilhafte Ausgestaltung der Erfindung sieht vor, daß
an den dynamischen Ausgang des Speichers eine Anzeigelampe angeschlossen ist.
-
Eine weitere vorteilhafte Ausgestaltung der Erfindung sieht vor, daß
ein statisches Startsignal durch einen Pegelumsetzer in ein dynamisches Signal umgewandelt
werden kann.
-
Im Sinne der Anmeldung wird ein Baustein immer dann als fehleraicher
bezeichnet, wenn sein Ausgang bzw. sein Ausgangssignal bei Fehlern in oder an seiner
Schaltung mit großer Sicherheit nach logisch Null geht.
-
Ein erheblicher Vorteil der Schaltungsanordnung ergibt sich aus der
Tatsache, daß alle darin verwendeten Bausteine nur eine Betriebsspannung benötigen.
Damit ist jeder einzelne Baustein einerseits leicht austauschbar, soweit an ihm
ein Bauelementefehler aufgetreten war und ist andererseits eine weitgehende Unabhängigkeit
der Schaltungsanordnung gegeben. Es werden keine externen Signale, wie etwa Taktsignale
usw., benötigt. Damit ist aber auch eine Zuführung von Fehlern von außen auf ein
Minimum reduziert.
-
Nachfolgend wird die Erfindung anhand der ZeichnungYerläutert.
-
Fig. 1 zeigt ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung.
-
Fig. 2 zeigt ein Diagramm der in der Schaltungsanordnung auftretenden
Signale.
-
Fig. 3 zeigt eine beispielsweise in der fehlersicheren Schaltungsanordnung
verwendbare fehlersichere Zeitverzögerungsschaltung.
-
Die in Fig. 1 dargestellte Schaltungsanordnung zur Uberwachung von
binären Ausgangssignalen zweikanaliger Iogikschaltungen auf Antivalenz besteht aus
der Schaltungsanordnung 1 zur ständigen Antivalenzüberwachung, aus den beiden Pegelumsetzern
2 und 3 zur Umwandlung von statischen Signalen in dynamische Signale, aus der Zeitverzögerungsschaltung
4, aus dem Speicher 5 und aus dem UND-Glied 6.
-
Dabei weisen die Bausteine 1, 2 und 3 Eingänge für statische Signale
auf, während alle übrigen Bausteine eingangsseitig wie ausgangsseitig dynamische
Signale führen.
-
Der Einfachheit halber sind die Wechselspannungseingänge und -ausgänge
in Fig. 1 nicht eingezeichnet.
-
Alle hier verwendeten fehlersicheren Bausteine von 1 - 6 arbeiten
nach dem Prinzip, daß die entweder statischen oder dynamischen Eingangssignale zur
Bildung der notwendigen Steuerpotentiale für eine Sperrschwingerschaltung
herangezogen
werden, deren Ausgangssignal nach Potentialtrennung über einen Übertrager einem
Transistorausgangsverstärker zugeführt wird. Die Schaltungen der Bausteine sind
so ausgelegt, daß bei Fehlern in oder an ihnen entweder die Arbeit des Sperrschwingers
unterbrochen wird oder eine tibertragung eines dynamischen Signals über den Ausgangsübertrager
bzw. Eingangsübertrager durch Erreichen der magnetischen Sättigung infolge eines
unzulässig hohen Stromanstieges verhindert wird. Damit ist sichergestellt, daß die
Ausgangssignale der Bausteine bei Fehlern mit großer Sicherheit zu logisch Null
werden. Es wird verhindert, daß ein fehlerhaftes Signal an den nächsten Baustein
weitergegeben ############# werden kann.
-
Die genannten fehlersicheren Bausteine wurden bis auf die Zeitverzögerungsschaltung
4 bereits in früheren deutschen Patentanmeldungen beschrieben: 1. Antivalenzschaltung
1 gemäß P 21 48 o72.8 2. Pegelumsetzer gemäß P 24 61 315.8 oder P 24 61 314.7 3.
Speicher 5 gemäß P 20 14 135.9 4. UND-Glied 6 gemäß P 19 33 713.4-31 oder P 20 64
809.3 oder P 24 25 3o3.o-31 Die Zeitverzögerungsschaltung 4 besteht aus einer Schaltungsanordnung
zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale dergestalt, daß
die Eingangssignale getrennten Eingangsübertragern zugeführt und in
deren
Sekundärkreisen durch eingeschaltete Gleichrichteran ordnungen gleichgerichtet werden,
daß die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine
nachgeschaltete Transistorsperrschwingerschaltung mit Rückkopplungsübertrager bilden,
daß die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers
eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird und daß die Eingangssignale
gleichzeitig der 2. Schaltungsanordnung 8 mit einem als Zeitglied modifizierten
Sperrschwinger V1, T4 dergestalt zugeführt werden, daß nach dem Abschalten der Eingangssignale
während der Entladung eines vorher durch das Jeweilige Eingangssignal aufgeladenen
Kondensators CT am modifizierten Sperrschwinger V1, T4 eine gedämpfte Schwingung
infolge des durch den Kondensator CT erzeugten Steuerpotentials aufrechterhalten
und nach Verstärkung, Ubertragung und Gleichrichtung der ersten Schaltungsanordnung
7 als weiteres Steuerpotential disJunktiv zugeführt wird.
-
Die disJunktive Verarbeitung des Eingangssignals bedingt hierbei ein
Durchschalten des Eingangssignals auf den Ausgang der Zeitverzögerungsschaltung
bei minimaler Zeitverzögerung und die Aufrechterhaltung des Ausgangssignals nach
dem Abschalten des Eingangssignals für eine durch den Kondensator CT gegebene Verzögerungszeit
infolge der Aufrechterhaltung der Schwingung des modifizierten Sperrschwingers V1,
?4
Damit ergeben sich für die Schaltungsanordnung nach Fig. 1 die
im Diagramm nach Fig. 2 dargestellten Signale. So lange die statischen Eingangssignale
E1 und E2 antivalent sind, führt die Schaltungsanordnung 1 ein dynamisches Ausgangssignal
A. Dieses Signal wird bei minimaler Zeitverzögerung in der Zeitverzögerungsschaltung
4 auf dessen Ausgang übertragen. Damit ergibt sich an der Zeitverzögerungsschaltung
4 ein dynamisches Ausgangssignal ZV1, das dem Speicher 5 zugeführt wird. Ein z.
B. durch eine Drucktaste erzeugtes statisches Startsignal am Pegelumsetzer 3 liegt
nach Umwandlung in ein dynamisches Signal zusammen mit dem Ausgangssignal der Zeitverzögerungsschaltung
4 am Speicher 5 an, wodurch dieser gesetzt wird. Demzufolge ist die UND-Bedingung
des UND-Glieds 6 erfüllt, soweit neben dem Ausgangssignal SPA des Speichers 5 ein
Eingangssignal E1 am Pegelumsetzer 2 anliegt. Dadurch gelangt das in ein dynamisches
Signal umgewandelte Eingangssignal E1 an den Ausgang AU der Schaltungsanordnung
und kann dort entweder als dynamisches oder durch Gleichrichtung als statisches
Signal zur Verfügung gestellt werden, Tritt mm bei den Eingangssignalen E1 und E2
eine Antivalenz störung auf, wie sie im Diagramm nach Fig. 2 zum Zeitpunkt t1 beispielsweise
angegeben wurde, geht das Ausgangssignal der Schaltungsanordnung 1 auf logisch Null
zurück.
-
Die Zeitverzögerungsschaltung 4 bewirkt nun einen durch den Kondensator
41 bestimmte Abfallverzögerung seines Ausgangssignals
ZV. Es ergeben
sich nun zwei Möglichkeiten für die weitere Fortsetzung des Ausgangssignals ZV,
die im Diagramm nach Fig. 2 als ZV1 und ZV2 aufgetragen sind.
-
1. Bleibt eine Antivalenzstörung der Eingangssignale E1 und E2 über
die zulässige Abfallverzögerung tv hinaus bestehen, fällt das Ausgangssignal der
Zeitverzögerungsschaltung nach der Abfallverzögerung gemäß ZV1 ab. Der Abfall des
Signals am Rücksetzeingang R des Speichers 5 setzt diesen zurück. Mit dem auf logisch
Null zurückgehenden Ausgangssignsl SPA des Speichers 5 ist die UND-Bedingung des
UND-Glieds 6 nicht mehr erfüllt, wodurch die Ausgabe des Eingangssignals Ei am Ausgang
AU unterbrochen wird. Vom im Diagramm AU eingetragenen Zeitpunkt t3 an wird kein
Signal mehr ausgegeben, bis der Speicher 5 wieder durch ein Startsignal bei gleichzeitigem
Anliegen eines die Antivalenz der Eingangssignale E1 und E2 kennzeichnenden Signals
an seinem Rücksetzeingang gesetzt wird.
-
2. Ist dagegen die Antivalenzstörung der Eingangssignale E4 und E2
vor dem Ende der Abfallverzögerungszeit tv erreicht, , wie es etwa durch eine erneute
Antivalenz zum Zeitpunkt t2 im Diagramm nach Fig. 2 eingezeichnet wurde, dann wird
das Ausgangssignal A der Schaltungsanordnung 1 in der Zeitverzögerungsschaltung
4 sofort auf
den Ausgang übertragen. Demzufolge ergibt sich der
im Diagramm ZV2 aufgetragene Signalverlauf. Das Ausgangssignal der Zeitverzögerungsschaltung
4 fallt nicht ab.
-
Der Speicher 5 bleibt gesetzt, wodurch weiterhin die UND-Bedingung
des UND-Glieds 6 erfüllt bleibt. Das Eingangssignal F1 wird weiterhin auf den Ausgang
AU der Schaltungsanordnung übertragen.
-
Aus der Tatsache, daß nur ein Uberschreit der durch die Deitverzögerungsschaltung
4 gegebenen Abfallverzögerungszeit tv durch das Andauern einer Antivalenzstörung
der Eingangssignale E1 und E2 zum Rücksetzen des Speichers 5 und damit zur Sperrung
des UND-Glieds 6 führt, ist sofort erkennbar, daß die Abfallverzögerungszeit t,
v der Zeitverzögerungsschaltung 4 identisch ist mit der zulässigen Dauer einer Antivalenzstörung
der Eingangssignale. Jede Antivalenzstörung der Eingangssignale, deren Dauer innerhalb
der Abfallverzögerungszeit liegt, wird zugelassen. Somit kann die zulässige Dauer
einer Antivalenzstörung der Eingangssignale E1 und E2 auf einfache Weise durch den
Kondensator 41 der Zeitverzögerungsschaltung 4 bestimmt werden. Der Kondensator
41 stimmt mit dem oben beschriebenen Kondensator CT der beispielsweisen Zeitverzögerungsschaltung
7, 8 nach Fig. 3 überein.
-
Der Anschluß einer einfachen Lampe L an den dynamischen Ausgang SPA
des Speichers 5 gestattet auf einfache Weise eine Fehleranzeige. Solange die Antivalenz
der Eingangssignale E1 und E2 überwacht wird, d. h. mit dem Setzen des Speichers
5 durch das StartsignalST brennt die Lampe L. Wird dagegen die zulässige Dauer einer
Antivalenzstörung überschritten, wird der Speicher 5 zurückgesetzt, wodurch die
Lampe L verlischt. Hierdurch läßt sich die gesamte Schaltungsanordnung außerordentlich
einfach überwachen. Ein Fehler kann rasch erkannt und beseitigt werden, da auch
- wie bereits beschrieben - jeder Fehler in oder an den verwendeten Bausteinen zu
einem Ausgangssignal 0, d. h. zu einem Verlöschen der Lampe L führen muß. Damit
gestaltet sich die Schaltungsanordnung besonders wartungsfreundlich, da Jedes Verlöschen
der Lampe im Betriebszustand eine fehlerhafte Störung, z. B. auch der Lampe selbst
anzeigt.