DE2461314A1 - Eingabe-modul - Google Patents
Eingabe-modulInfo
- Publication number
- DE2461314A1 DE2461314A1 DE19742461314 DE2461314A DE2461314A1 DE 2461314 A1 DE2461314 A1 DE 2461314A1 DE 19742461314 DE19742461314 DE 19742461314 DE 2461314 A DE2461314 A DE 2461314A DE 2461314 A1 DE2461314 A1 DE 2461314A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- static
- transistor
- circuit
- blocking oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Description
- Eingabe-Modul (Zusatz zu DBP 1 933 713, angemeldet 28.6.69) Das Hauptpatent DBP 1 933 713 bezieht sich auf eine Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal mittels getrennter Eingangsübertrager und einem diesen tibertragern nachgeschalteten gemeinsamen, einen weiteren Übertrager aufweisenden Sperrschwingerschaltkreis, dessen Impulsspannung über eine in den Sekundärstromkreis des Sperrschwingerübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt wird.
- Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein.
- Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignal auftreten darf. Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein O-Signal, so darf beim Auftreten eines inneren Defektes (Bauelementeausfall) kein L-Signal am Ausgang auftreten. Führt der Baustein am Ausgang ein L-Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines inneren Fehlers nach O-Signal wechseln und in diesem Zustand bleiben, auch enn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteines in den Grundzustand "Null".
- Ein logisches Gesamtsystem muß enthalten: UND-, ODER-, NICHT-, SPEICHER-Einheiten. Mit der gemäß des Hauptpatents angegebenen Schaltungsanordnung lassen sich UND- und OD^?.-Einheiten sowie beliebige Verknüpfungen beider Einheiten reaiisieren.
- Darüber hinaus ist es mitunter erforderlich, statische Signale aus nicht fehlersicheren statischen Systemen in systemgerechte dynamische Signale umzuwandeln.
- Diese Aufgabe wird durch die im Patentanspruch genannte Erfindung gelöst.
- Im folgenden wird ein Ausführungsbeispiel gemäß der Erfindung anhand der Figuren 1 bis 3 näher erläutert.
- Fig. 1 zeigt eine Schaltungsanordnung nach der Erfindung. Die stat. Eingange sind mit E1, E2, E3 und E4 bezeichnet, der dynamische Ausgang mit A1.
- Der Eingang E3 wird grundsätzlich mit dem Bezugspotential NE, der Eingang E2 stets mit dem Versorgungspotential UE des nichtfehlersicheren Systems verbunden, das zugleich auch das Versorgungspotential für den Transistorsperrschwinger, bestehend aus dem Transistor V4 und dem Rückkopplungsübertrager 2 ist. Die Eingänge E1 und E4 erden, wie weiter unten noch ausgeführt wird, je nach der zu verwendenden Verkn-üpfungsar' verschieden beschaltet.
- Bleibt beispielsweise der Eingang E1 unbeschaltet ("high level") und wird der Eingang E4 mit statischem Null-Signal beaufschlagt, erzeugt der Sperrschwinger eine Impulsspannung, die durch den übertrager T ausgekoppelt und in dem Transistor Vg verstärkt zu einem L-wertigen, dynamischen Ausgangssignal führt.
- Dabei wird der Arbeitspunkt des Transistors V4 in Abhängigkeit von dem am Eingang E2 liegenden Versorgungspotential über den Widerstand R5 und den Spannungsteiler R1-R4 eingestellt. Die Einstellung der Arbeitsspannung des Transistors V4 wird mit dem Vorwiderstand R2 und der Zenerdiode V3 vorgenommen. Die Diode V2 schützt dabei gegen Spannungsverpolung und über den Widerstand R2 wird durch Gegenstromkopplung eine Temperatur- und Frequenzstabilisierung des Transistors V4 bewirkt.
- In vorteilhafter Weise läßt sich die erfindungsgemäße Schaltungsanordnung je nach Beschaltung der statischen Eingänge E1 und E4 als Signalumsetzer mit unterschiedlicher Verknüpfungsart verwenden, wobei zwischen den Eingangs größen E1, E2, E3, E4 und der Ausgangsgröße A1 stets die logische Beziehung E1 . E2 . E3 . E4 = A1 E2 = Versorgungspotential UE E3 Bezugspotential ME besteht.
- 0.)Pegelumsetzer ohne Signalumkehr (Fig.2) Wird Eingang E4 mit Eingang E3 (Bezugspotential M NE) verbunden und Eingang E1 mit statischem O-Signal belegt, findet ein Stromfluß über die Diode V4 zur Masse des ansteuernden Bausteins (in Fig.2 nicht dargestellt) statt. Die Basis von Transister V4 befindet sich dann ebenfalls auf Null-Potential, so daß der Sperrschwinger nicht arbeüet. Am Ausgang 1 erscheint ein dynamisches O-Signal.
- Bei offenem Einfang Ei erden, wie bereits oben dargelegt, die in Abhängigkeit von der am Eingang E2 liegenden Versorgungsspannung UE eingestellten Arbeitspotentiale nicht beeinflußt, so daß der Sperrsch-;inger oszilliert. Das gleiche gilt bei (positiv) statischem l,-Signal am Eingang E1 aufgrund der Sperrwirkung der Diode V1.
- Betrachtet man Ei als den steuernden Eingang, so lautet die Schaltfunktion für diesen Fall A1 = E1 2.)Pegelumsetzer mit Signalumkehr (Fig.3).
- Wird an den Eingang E4 statisch O-Signal gelegt und bleibt der Eingang Ei unbeschaltet (entspricht L-Signal), so erscheint am Ausgang A1 ein dynamisches L-Signal. Betrachtet man E4 als den steuernden Eingang, so lautet die Schaltfunktion A1 = Bei dieser Verknüpfungsart stellt der Eingang E4 für den steuernden Ausgang statische Bausteine bei L-Signal keine Last und bei O-Signal eine Last gegen die Versorgungsspannung dar. Damit-ist dieser Modul vom Eingang her TTL-kompatibel.
Claims (1)
1. Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger
Eingangssignale zu einem wechselspannungsförmigen Ausgengssignal, bei der a) die
Eingangssignale getrennten Eingangsübertragern zugeführt und in deren Sekundärkreisen
durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, b) die gleichgerichteten
Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung
mit Rückkopplungsübertrager bilden und bei der c) die Impulsspannung des Sperrschwingers
über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe
dem Ausgang zugeführt wird, nach Patent P 19 33 713,
dadurch gekennzeichnet,
daß zur Umwandlung statischer Signale nicht fehlersicherer Systeme in ein dynamisches
Signal bei Belastung eines ersten statischen Eingangs (Ei) durch ein statisches
Null-Signal das Basispotential des in der Sperrschwingerschaltung verwendeten Transistors
(V4) auf den Wert des Bezugspotentials der Sperrschwingerschaltung absinkt und daß
über einen 2. statischen Eingang (E2) diesem Transistor (V4) die Versorgungsspannung
(UE) zugeführt wird, welche gleichzeitig über einen Spannungsteiler den Arbeitspunkt
des Transistors (V4) einstellt und daß der Leiter für das Bezugspotential (ME) der
Sperrschwingerschaltung einen dritten statischen Eingang (E) und der E/mittcranschluß
des in der Sperrschwingerschaltung verwendeten Transisors (V4) einen vierten statischen
Eingang (E4) bilden.
L e e r s e i t e
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742461314 DE2461314A1 (de) | 1974-12-24 | 1974-12-24 | Eingabe-modul |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742461314 DE2461314A1 (de) | 1974-12-24 | 1974-12-24 | Eingabe-modul |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2461314A1 true DE2461314A1 (de) | 1976-07-01 |
Family
ID=5934510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742461314 Withdrawn DE2461314A1 (de) | 1974-12-24 | 1974-12-24 | Eingabe-modul |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2461314A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2544423A1 (de) | 1971-09-22 | 1977-04-14 | Licentia Gmbh | Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz |
-
1974
- 1974-12-24 DE DE19742461314 patent/DE2461314A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2544423A1 (de) | 1971-09-22 | 1977-04-14 | Licentia Gmbh | Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4210216C3 (de) | Überwachungsschaltung für computergesteuerte Sicherheitsgeräte | |
DE2407326A1 (de) | Detektorschaltung zur ueberwachung der phasenfolge und der leistung in den leitungen eines mehrphasenstarkstromnetzes | |
DE2740840A1 (de) | Anlage zur ueberwachung der aussagekraft von auf einer anzahl n funktionell parallelgeschalteter datenkanaelen aufgebrachter elektrischer daten sowie deren verwendung | |
DE1166260B (de) | Fehlergeschuetztes UND-Element | |
DE2461314A1 (de) | Eingabe-modul | |
DE2517399A1 (de) | Phasenausfall- und nullstrom-detektor, insbesondere in einem elektronischen motorschutzrelais mit stromabhaengiger ausloesung | |
DE2313186C3 (de) | ||
DE2264016A1 (de) | Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied | |
DE3325497C2 (de) | ||
DE2461315A1 (de) | Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale | |
EP0352734B1 (de) | Schaltungsanordnung zur Überwachung einer auf Null-Potential bezogenen Spannungsquelle gegenüber zwei Vergleichsspannungen | |
DE2301500C3 (de) | Signaltechnisch sichere logische Schaltungsanordnung, insbesondere für Eisenbahnsicherungsanlagen | |
DE2148072B2 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
DE2600548A1 (de) | Stromversorgungsanlage mit strombegrenzung | |
DE2014110C3 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2503809A1 (de) | Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale | |
DE4027331C2 (de) | Verfahren und Anordnung zum Erkennen und Kompensieren von Fehlern in eigensicheren Stromkreisen mit Fernspeisung | |
DE2425303C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechseispannungsförmiger Eingangssignale | |
DE2716518A1 (de) | Vorrichtung zur detektierung des gemeinsamen abweichens einer anzahl m elektrischer wechselsignale sowie verwendung der vorrichtung | |
DE2425303B2 (de) | Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale | |
DE1257838C2 (de) | Binaere transistorschaltanordnung mit einem passiven eingangsteil und einem von diesem angesteuerten schaltverstaerkerteil | |
DE1638074C (de) | Kippstufe mit dynamischem Eingang | |
DD267848A1 (de) | Schutzschaltung gegen ueberspannungen | |
DE2302127A1 (de) | Ueberspannungsschutz fuer den ausgang eines stabilisierten netzgeraetes | |
AT259276B (de) | Kontaktlose Schaltungsanordnung für die Realisierung elektronischer fehlersicherer Signal- und Verschlußfunktionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |