DE2014110C3 - Schaltungsanordnung zur Realisierung von logischen Funktionen - Google Patents

Schaltungsanordnung zur Realisierung von logischen Funktionen

Info

Publication number
DE2014110C3
DE2014110C3 DE19702014110 DE2014110A DE2014110C3 DE 2014110 C3 DE2014110 C3 DE 2014110C3 DE 19702014110 DE19702014110 DE 19702014110 DE 2014110 A DE2014110 A DE 2014110A DE 2014110 C3 DE2014110 C3 DE 2014110C3
Authority
DE
Germany
Prior art keywords
output
signals
circuit arrangement
circuit
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702014110
Other languages
English (en)
Other versions
DE2014110A1 (de
DE2014110B2 (de
Inventor
Alfred 1000 Berlin Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19691933713 external-priority patent/DE1933713B2/de
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702014110 priority Critical patent/DE2014110C3/de
Priority to CH917470A priority patent/CH508311A/de
Priority to FR7023422A priority patent/FR2053940A5/fr
Priority to GB3119070A priority patent/GB1321459A/en
Priority to US50609A priority patent/US3654485A/en
Publication of DE2014110A1 publication Critical patent/DE2014110A1/de
Publication of DE2014110B2 publication Critical patent/DE2014110B2/de
Application granted granted Critical
Publication of DE2014110C3 publication Critical patent/DE2014110C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/30—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using a transformer for feedback, e.g. blocking oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs.
Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein.
Unter Fehlersicherheit wird dabei verstanden, .daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignal auftreten darf. Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein O-Signal, so darf beim Auftreten eines inneren Defekts (Bauelementeausfall) kein L-Signal am Ausgang auftreten. Führt der Baustein am Ausgang ein L-Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten einss inneren Fehlers nach O-Signal wechseln und in diesem Zustand bleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlercicheren Bausteins in den Grundzustand »Null«.
Durch die in der Hauptpatentanmeldung aufgezeigte Schaltungsanordnung wird der Aufbau eines logischen
ίο Systems, bestehend aus UND-, ODER-, NICHT- und SPEICHER-Einheiten. ermöglicht
Für das Zusammenwirken mit gleichstromgekoppelten Logiksystemen, die nicht fehlersicher im Sinne der vorgenannten Definition sind, werden jedoch Anpassungsglieder benötigt, die die dynamischen Ausgangssignale der fehlersicheren Logik für die Weiterverarbeitung potentialgetrennt in statische Signale umformen.
Aufgabe der vorliegenden Erfindung ist es deshalb, basierend auf dem Gegenstand des Hauptpatents, eine derartige Anpassungseinheit anzugeben, die die vorgenannte Forderung erfüllt
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Patentanspruchs gelöst
Die Erfindung sei nachstehend an Hand der Figur näher erläutert
In der Figur ist mit E der Eingang und mit A der Ausgang des Anpassungsgliedes bezeichnet Der Eingang E führt auf emen Eingangsübertrager 1. In den Sekundärkreis dieses Übertragers 1 ist eine Diode 2 eingeschaltet die zur Gleichrichtung der übertragenen Eingangsimpulsspannungen dient Nachgeschaltet ist eine aus den Widerständen 3 und 5 und dem Transistor 4 bestehende Negatorstufe, der die Kollektorversorgungsspannung + Ub an der Klemme 6 zugeführt wird.
Durch das Anpassungsglied wird folgende Verknüpfung realisiert:
E=A bzw. E=A.
Wird der Eingang E mit einem dynamischen Eingangssignal belegt, erscheint am Ausgang A ein
statisches 0-Signal. Wird der Eingang E mit 0-Signal angesteuert oder der Eingang ist nicht angeschlossen, so gibt der Ausgang A ein statisches L-Signal ab. Diese
Einheit arbeitet nicht mehr fehlersicher. Beim Auftreten
einer Störung in der Schaltung (Bauelemente defekt) kann der Ausgang jeden möglichen Zustand (L- oder 0-Signal) annehmen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, wobei die Eingangssignale getrennten Eingangsübertragern zugeführt sind und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt ist, nach Patent 19 33713, dadurch gekennzeichnet, daß zur Anpassung der Schaltungsanordnung an gleichstromgekoppelte Logiksysteme die dynamischen Ausgangssignale potentialgetrennt durch einen mit dem Ausgang verbundenen Übertrager (1) nach Gleichrichtung durch eine im Sekundärkreis des Übertragers (1) eingeschaltete Diode (2) zur Ansteuerung einer aus einer Transistor-Widerstandsanordnung (3, 4, 5) bestehenden Negatorstufe dienen, die die dynamischen Ausgangssignale in statische Signale umformt
DE19702014110 1969-06-28 1970-03-19 Schaltungsanordnung zur Realisierung von logischen Funktionen Expired DE2014110C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19702014110 DE2014110C3 (de) 1969-06-28 1970-03-19 Schaltungsanordnung zur Realisierung von logischen Funktionen
CH917470A CH508311A (de) 1969-06-28 1970-06-17 Schaltungsanordnung zur Realisierung von logischen Funktionen
FR7023422A FR2053940A5 (de) 1969-06-28 1970-06-24
GB3119070A GB1321459A (en) 1969-06-28 1970-06-26 Circuit arrangement for realising logical functions
US50609A US3654485A (en) 1969-06-28 1970-06-29 A.c. signal logic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19691933713 DE1933713B2 (de) 1969-06-28 1969-06-28 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE19702014110 DE2014110C3 (de) 1969-06-28 1970-03-19 Schaltungsanordnung zur Realisierung von logischen Funktionen

Publications (3)

Publication Number Publication Date
DE2014110A1 DE2014110A1 (de) 1971-09-30
DE2014110B2 DE2014110B2 (de) 1978-08-31
DE2014110C3 true DE2014110C3 (de) 1979-10-31

Family

ID=25757585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702014110 Expired DE2014110C3 (de) 1969-06-28 1970-03-19 Schaltungsanordnung zur Realisierung von logischen Funktionen

Country Status (1)

Country Link
DE (1) DE2014110C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2402880C2 (de) * 1974-01-18 1982-01-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer

Also Published As

Publication number Publication date
DE2014110A1 (de) 1971-09-30
DE2014110B2 (de) 1978-08-31

Similar Documents

Publication Publication Date Title
EP1058093B1 (de) Verfahren und Schaltungsanordnung zur Spannungsversorgung und Funktionsüberwachung zumindest eines Messwertumformers
EP0127163B1 (de) Fehlererkennungsschaltung für parallel auf einen Verbraucher speisende Stromversorgungsgeräte
DE2651314C2 (de) Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage
DE2014110C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE10302456A1 (de) Vorrichtung für sicherheitskritische Anwendungen und sichere Elektronik-Architektur
DE2014135C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
EP0077450B1 (de) Sicherheits-Ausgabeschaltung für eine Binärsignalpaare abgebende Datenverarbeitungsanlage
DE3037905C2 (de) Fehlersichere logische Verknüpfungsschaltung
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2419205C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2544427C2 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE3325497C2 (de)
DE2153235A1 (de) Fehlerprüfschaltung
DE2313186C3 (de)
DE2148072B2 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2544426C2 (de) Fehlersicherer Kleinsignalverstärker
DE102015208989A1 (de) Ausfallsichere Verarbeitungsvorrichtung
DE2125810C3 (de) Schaltungsanordnung für eine Priifanlage
DE2425303C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechseispannungsförmiger Eingangssignale
DE2544423C2 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2425303B2 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE2461314A1 (de) Eingabe-modul
DE1537216B2 (de) Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion
DE2264016B2 (de) Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)