DE1537216B2 - Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion - Google Patents

Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion

Info

Publication number
DE1537216B2
DE1537216B2 DE19671537216 DE1537216A DE1537216B2 DE 1537216 B2 DE1537216 B2 DE 1537216B2 DE 19671537216 DE19671537216 DE 19671537216 DE 1537216 A DE1537216 A DE 1537216A DE 1537216 B2 DE1537216 B2 DE 1537216B2
Authority
DE
Germany
Prior art keywords
base
transistor
circuit arrangement
output
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671537216
Other languages
English (en)
Other versions
DE1537216A1 (de
Inventor
Alfred 1000 Berlin Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Publication of DE1537216A1 publication Critical patent/DE1537216A1/de
Publication of DE1537216B2 publication Critical patent/DE1537216B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Hauptanmeldung P 15 37 208.4 bezieht sich auf eine Schaltungsanordnung zur Realisierung einer fehlersicheren logischen UND-Funktion, bei der zwei getrennte Eingangssignale dem Emitter und der Basis eines Halbleiterbauelements zugeführt und zu einem Signal am Ausgang verknüpft werden, und bei der als Halbleiterbauelement ein Doppelbasis-Transistor verwendet wird, der in Verbindung mit einem Kondensator und einem Widerstand einen Schwingungserzeuger bildet, dessen Ausgangsschwingungen mit einer Transistorstufe verstärkt werden.
Es sind bereits Schaltungsanordnungen zur Realisierung von logischen Funktionen bekannt, die an ihrem Ausgang statische Signale abgeben, solange ihrem Eingang bzw. ihren Eingängen statische Gleichspannungssignale zugeführt werden.
Derartige Schaltungen werden als logische Bauglieder in großer Anzahl vorwiegend in Steuerungen, Regelungen und in der Datenverarbeitung eingesetzt. Die Unterbringung dieser Bauglieder in Form von Schaltkarten mit gedruckten Schaltungen erfolgt dabei in Magazinen, Gestellen und Schränken. Nachteilig ist, daß statische Spannungsaufladungen zwischen den Verbindungsleitungen der Magazin- bzw. Schrankverdrahtung einen störenden Einfluß auf einzelne logische Schaltglieder haben können und es so unter Umständen zu Fehlschaltungen kommt.
Bei auftretenden Kurzschlüssen an Bauelementen der Schaltglieder besteht weiterhin die Gefahr, daß mit den Ausgängen verknüpfte logische Glieder fälschlich angesteuert werden. Treten Störungen, z. B. durch defekte Bauelemente, Leitungsunterbrechungen usw., an solchen Baugliedern selbst auf, so kann am Ausgang d.es gestörten Gliedes entweder ein dem Binärwert »L« (Spannung) oder dem Binärwert »0« (keine Spannung) entsprechendes Signal auftreten. Werden derartige logische. Schaltglieder für Steuerungen verwendet, bei denen die Sicherheitsanforderungen gegenüber Fehlschaltungen besonders hoch sind, so kann das Auftreten einer der vorgenannten Störungen zur Ausgabe von falschen Signalbegriffen führen und die Sicherheit des Gesamtsystems somit erheblich vermindern.
Aufgabe der Erfindung ist es deshalb, eine Schaltungsanordnung zur Realisierung einer logischen UND-Funktion, bei der zwei Eingängen gleichzeitig zugeführte Wechselspannungssignale ein Signal am Ausgang erzeugen, anzugeben, die beim Auftreten der vorgenannten Störungen jeweils zur sicheren Seite hin ausfällt, d.h. am Ausgang 0-Signal (keine Spannung) führt. Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß wechselspannungsmäßige Eingangssignale über getrennte Übertrager nach Gleichrichtung und Glättung dem Emitter und der Basis des Doppelbasistransistors zugeführt werden.
Die Erfindung wird nachstehend an Hand der Figur näher erläutert, wobei zugleich weitere der Ausgestaltung der Erfindung dienende Merkmale aufgezeigt werden.
In der Figur ist mit dem Eingang £1 ein Übertrager 1 verbunden, in dessen Sekundärstromkreis eine Diode 3 und ein Kondensator 4 zur Gleichrichtung und Siebung des übertragenen Wechselspannungssignals eingeschaltet ist. Das gleichgerichtete Eingangssignal wirkt über einen Widerstand 7 auf den zweiten Basisanschluß Bl eines Doppelbasis-Transistors 9. Der Eingang El ist über einen Übertrager 2, in dessen Sekundärstromkreis eine Diode 5 und ein Kondensator 6 eingeschaltet sind, und einen Widerstand 8 mit dem Emitter £des Transistors 9 verbunden. Dieser Transistor bildet zusammen mit dem Widerstand 8, einem an den Emitter E angeschalteten Kondensator 10 und einem mit dem ersten Basisanschluß 51 verbundenen Widerstand 11 einen Schwingungserzeuger. In einer dem ersten Basisanschluß Sl nachgeschalteten Transistorstufe, bestehend aus Widerstand 12 und Transistor 13, werden die am Widerstand 11 auftretenden Spannungsschwingungen verstärkt und an der in den Kollektorstromkreis des Transistors 13 eingeschalteten Ausgangsklemme A ausgegeben. Die Klemme 14 ist mit dem positiven Bezugspotential + f/ßder Betriebsspannungsquelle verbunden. Die Wirkungsweise dieser Anordnung ist folgende: Werden beide Eingänge E\ und £2 gleichzeitig von Wechselspannungssignalen beaufschlagt, so wird einerseits dem Doppelbasis-Transistor 9 Betriebsspannung an seinem zweiten Basisanschluß Bl zugeführt sowie andererseits der Kondensator 10 über den Widerstand 8 aufgeladen. Erreicht die Spannung am Kondensator 10 die Zündspannung des Transistors 9, so wird dessen Emitter-Basis 1-Strecke schlagartig niederohmig, und der Kondensator 10 entlädt sich über den Widerstand 11 so lange, bis die Kondensatorspannung niedrig genug ist und die Emitter-Basis 1-Strecke wieder sperrt.
Dieser Zyklus wiederholt sich, solange gleichzeitig Eingangs-Signale an beiden Eingängen £1 und £2 anliegen.
Die am Widerstand 11 auftretende Impulsspannung wird in der nachgeschalteten Transistorstufe 12,13 verstärkt und am Ausgang A ausgegeben.
Beim Auftreten einer beliebigen Störung, z. B. durch Ausfall eines Widerstandes oder Transistors, durch Kurzschluß eines Bauelementes oder durch Leitungsbruch, führt der Ausgang A der Schaltungsanordnung 0-Signal, d. h.,es treten keine Wechselspannungssignale am Ausgang auf, so daß weitere nachgeschaltete Funktions- oder Steuerglieder nicht mehr betätigt werden können.
Der Eingang der Schaltungsanordnung ist, bedingt durch die Eingangsübertrager, gegenüber Gleichspannungspotential geschützt. Somit haben statische Spannungsaufladungen keinen störenden Einfluß mehr auf die Schaltungsanordnung.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung zur Realisierung einer fehlersicheren logischen UN D-Funktion, bei der zwei getrennte Eingangssignale dem Emitter und der Basis eines Halbleiterbauelementes zugeführt und zu einem Signal am Ausgang verknüpft werden, und bei der als Halbleiterbauelement ein Doppelbasis-Transistor verwendet wird, der in Verbindung mit einem Kondensator und einem Widerstand einen Schwingungserzeuger bildet, dessen Ausgangsschwingungen in einer mit dem ersten Basisanschluß des Doppelbasis-Transistors verbundenen Transistorstufe verstärkt werden, nach Patentanmeldung P 1537 208.4, dadurch gekennzeichnet, daß Wechselspannungsmäßige Eingangssignale (£1, £2) über getrennte Übertrager (1, 2) nach Gleichrichtung (3,5) und Glättung (4,6) dem Emitter (E) und der Basis(BZ) des Doppelbasistransistors (9) zugeführt werden.
DE19671537216 1967-09-29 1967-09-29 Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion Pending DE1537216B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL0057521 1967-09-29

Publications (2)

Publication Number Publication Date
DE1537216A1 DE1537216A1 (de) 1969-12-04
DE1537216B2 true DE1537216B2 (de) 1975-03-13

Family

ID=7278614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671537216 Pending DE1537216B2 (de) 1967-09-29 1967-09-29 Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion

Country Status (1)

Country Link
DE (1) DE1537216B2 (de)

Also Published As

Publication number Publication date
DE1537216A1 (de) 1969-12-04

Similar Documents

Publication Publication Date Title
DE4210216C2 (de) Überwachungsschaltung für computergesteuerte Sicherheitsgeräte
DE825569C (de) Einrichtung zum Unterdruecken der Lichtbogenbildung bei einem Kontakt
DE3519252C2 (de)
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1537216B2 (de) Schaltungsanordnung zur Realisierung einer fehlersicheren logischen U N D-Funktion
EP0262739A2 (de) Getakteter Gleichspannungswandler
DE2544427C2 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2419205C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
EP0556583B1 (de) Einrichtung zur galvanisch getrennten Gleichspannungsversorgung eines Mikrorechners aus einer Wechselspannungsquelle
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2110723C3 (de) Verzögerungsglied für ein logisches Wechselspannungssystem
DE2148072B2 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2264016A1 (de) Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied
EP0397913B1 (de) Gleichrichteranordnung
DE2900631B1 (de) Sicherheits-Ausgabeschaltung
DE2264360C3 (de) Fehlersicherer Ausgabeverstärker
DE1537217A1 (de) Schaltungsanordnung zur Realisierung einer logischen ODER-Funktion
DE2353969A1 (de) Schutzschaltung zum detektieren der gleichzeitigen spannungszufuhr an zwei gegensinnig arbeitende anordnungen
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2450122C2 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE1537210B2 (de) Schaltungsanordnung zur Realisierung einer fehlersicheren logischen UND-Funktion
DD154656A1 (de) Auf unterspannung ansprechende schutzschaltung
DE2064837A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DD142933A1 (de) Schaltungsanordnung zur verhinderung von fehlschaltungen in digitalen transistorbaustufen bei spannungszu-und-abschaltungen