DD142933A1 - Schaltungsanordnung zur verhinderung von fehlschaltungen in digitalen transistorbaustufen bei spannungszu-und-abschaltungen - Google Patents

Abstract

Die Erfindung dient zur Verhinderung von Fehlschaltungen in digital arbeitenden Transistorschaltunyen während des Zu- und Abschaltens sowie Ausfalls einer oder mehrerer Betriebsspannungen unter der Bedingung des Vorhandenseins einer Reservespannung. Die Aufgabe der Erfindung, das mittels einer schwellwertbildenden Diodenschaltung von einem Schalttransistor abgeleitete Sperrsignal bei Ausfall sowie beim verzögerten Zuschalten der Betriebsspannung durch eine Reservespannung zu bilden, wird dadurch gelöst, daß zwischen Bezugspotential und Basisanschluß des das Sperrsignal abgebenden Schalttransistors ein zweiter Schalttransistor angeordnet ist, dessen Basis über ein Verzögerungsglied mit dem Pol der ersten (Betriebs-) Spannungsquelle verbunden ist. - Fig,1 -

Description

-<*- 2

Titel der Erfindung

Schaltungsanordnung^ zur "Verhinderung von Pehlschaltungen in digitalen Transistorbaustufen bei Spannungszu- und -abschalt un gen

Anwendungsgebiet der Erfindung

Die Erfindung befaßt sich mit der Verhinderung von Fehlschaltungen in digital arbeitenden Transistorschaltungen während des Zu- und Abschaltens sowie Ausfalls einer, oder mehrerer Betriebsspannungen und eines damit verbundenen Übergangs von und zu einer Reservespannung.

Charakteristik der bekannten technischen lösungen

Aus der DD-PS 92 4,80 ist eine Schaltungsanordnung zur Verhinderung von Pehlschaltungen in. digitalen Transistorbaustufen beim Zuschalten der Betriebsspannung bekannt. Mittels zweier Schalttransistoren, eines Zeitgliedes und einer der Basis des ersten Schalttransistors vorgeschalteten Z-Diode wird bewirkt, daß nur bei Anliegen der Betriebsspannung in ausreichender Höhe die zu versorgenden Baustufen, in Funktion treten können«, Die Schaltung gestattet lediglich die Überwachung';einer einzigen Spannung, nicht jedoch mehrerer, verschiedenartiger Spannungsquellen,

Ziel der Erfindung

Das Ziel der Erfindung besteht darin, die angeschlossenen Transistorbaugruppen auch beim Zu- und Abschalten mehrerer Spannungen vor Pehlschaltungen zu schützen.

Aufgabe der Erfindung

Es ist Aufgabe der Erfindung, eine Schaltungsanordnung zur Verhinderung von Fehlachaltungen in digitalen Transistorbaustufen unter Verwendung eines ein Sperrsignal abgebenden Schalttransistors, dessen Basis über eine schwellwertbildende DiodenanOrdnung an einen Pol einer ersten Spannungsquelle angeschlossen ist, so zu gestalten, daß das Sperr-' signal sowohl beim Zu- und Abschalten, als auch bei Ausfall einer oder mehrerer Spannungsquellen durch eine Reservespannung gebildet wird.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen Bezugspotential und Basisanschluß des ersten Schalttransistors ein zweiter Schalttransistor angeordnet ist, dessen Basis über ein Verzögerungsglied mit dem Pol der ersten Spannungsquelle verbunden ist. Ein weiteres Merkmal der Erfindung besteht darin, daß dem zweiten Transistor ein dritter Transistor parallelgeschaltet ist, dessen Basis über je einen Spannungsteilerwiderstand mit dem Pol der ersten Spannungsquelle und dem Pol einer negativen, dritten Spannungsquelle verbunden ist.

Ausführungsbeispiel

Die Erfindung wird im folgenden an Hand zweier Ausführungsbeispiele näher erläutert.

Fig. 1 zeigt eine Schaltungsanordnung mit zwei Spannungen U1 und U2, von denen die erste Spannung U1 die normale Betriebsspannung und die Spannung U2 die einer zweiten Spannungsquelle entnommene Reservespannung ist.· Während die Spannung U2 über einen Arbeitswiderstand R4 an den Kollektor eines Schalttransistors T1 geführt ist, gelangt die erste Spannung U1 sowohl über einen Widerstand R1 und eine Diodenreihenschaltung DK an die Basis des ersten Transistors T1 als auch über den Widerstand R2 und den Kondensator C1 eines Zeitgliedes (R2, C1, R3) an die Basis

-3-

eines zweiten Transistors T2, dessen Kollektor wiederum mit der Basis des ersten Transistors T1 verbunden ist, wobei der Verbindungspunkt so gelegt ist, daß nur die Diode D1 der Diodenreihenschaltung DK zv/ischen den Kollektoranschluß von T2 und die Basis von Transistor T1 zu liegen kommt. Die Abgabe des Sperrsignals Sp an die vor Fehlschaltungen zu schützenden elektrischen Transistorbaustufen erfolgt dann unmittelbar am Kollektor des ersten Schalttransistors T1. Bei Inbetriebnahme der beschriebenen Schaltung ist zu beachten, daß die zweite Spannung. U2 entv/eder zuerst oder gleichzeitig mit der ersten Spannung U1 aufgebaut wird. Liegt allein die Spannung U2 an ihrer Eingangsklemme ordnungsgemäß an, wird auf Grund des gesperrten Transistors T1 an dessem Kollektorausgang ständig das Sperrsignal Sp gebildet. Dieses bleibt auch noch im Moment des Zuschaltens bzw. Aufbaus der ersten¹ Spannung U1 bestehen, da die ankommende Einschaltflanke den Kondensator C1 passieren, damit den Transistor T2 durchsteuern und so das v/eitere Sperren'des Transistors Tl bewirken kann. Mit dem Ansteigen der Spannung U1 wird zwischenzeitlich die Schwellspannung der Diodenreihenschaltung DK, bzw. einer geeigneten Z-Diode erreicht. Dieses Potential' kann aber wegen des durchgesteuerten Transistors T2 noch nicht an die Basis des Transistors T1 gelangen. Die Diode D1 sichert außerdem, daß der Kollektor-Emitter-Spannungsabfall am leitenden Transistor T2 nicht an der Basis des gesperrten Transistors T1 wirksam werden, d.h. den Sperrzustand aufheben kann. Erst wenn der Kondensator C1 vollständig aufgeladen und die Basis von Transistor T2 annähernd stromlos geworden ist, geht letzterer wieder in den gesperrten Zustand über, der Transistor T1 wird durchgesteuert und das Sperrsignal Sp verschwindet. Die mit der Spannung U1 betriebenen Einrichtungen sind damit arbeitsfähig.

Sinkt während dieser Arbeitsphase aus irgendwelchen Gründen die Spannung U1 unter die Schwellenspannung der Diodenreihenschaltung DK, geht der Transistor T1 unmittelbar in den

i . -4-

gesperrten Zustand über; an seinem Kollektor tritt wieder das Sperrsignal Sp als High-Pegel auf.

Der Kondensator C1 entlädt sich dabei über die Y/ider3tände R1 und R2 und den Pol der auf Nullpotential abgesunkenen Spannung UT und ist anschließend beim erneuten Aufbau der Spannung U1 wieder aufnahmefähig.

Wenn in einer Ausführungsform der Erfindung erste Spannung U1 und zweite Spannung U2 - über Dioden D2 und D3 entkoppelt - gemeinsam an den Kollektorwiderstand R4 des Tran- ₍ sistors T1 geführt sind, tritt das Sperrsignal Sp auch dann auf, wenn die Spannung U1 bei nicht vorhandener Spannung U2 aufgebaut wird (siehe Fig. 2).

Neben der vorgenannten Maßnahme, der odennäßigen Zusammenfassung von erster und zweiter Spannung· U1 und U2, ist das in Fig. 2 dargestellte Ausführungsbeispiel um eine Spannung U3 erweitert, wobei es sich bei dieser dritten Spannung um ein negatives Potential handelt. Eine derartige Schaltungsanordnung kann deshalb besonders in Anlagen mit TTL- und MOS-Bausteienen eingesetzt werden.

Gegenüber der ersten Schaltung (Fig. 1) ist dem Transistor T2 (Fig. 2) ein Transistor T3 parallelgeschaltet, dessen Basis über die Spannungsteilerwiderstände R5 und R6 sowohl zu der ersten Spannung U1 als auch zu der negativen Spannung U3 Verbindung besitzt.

Da die Widerstände R5 und R6 so dimensioniert sind, daß der Transistor T3' immer nur dann durchgesteuert ist, wenn lediglich die Spannung U1 anliegt,'beim zusätzlichen oder alleinigen "Vorhandensein der negativen Spannung U3 aber sperrt, kann selbst bei vollem Anliegen von U1 und U2 das Sperrsignal Sp erst aufgehoben'werden, wenn auch die negative Spannung U3 ihren Normalwert erreicht hat. Das Fehlen oder Abschalten der ersten Spannung U1 führt hierbei genauso wie bei dem ersten Ausführungsbeispiel zum Sperren des Transistors T1 und somit zur Bildung des

Sperrsignals Sp, wobei die Transistoren T2 und T3 - wie auch bei der Wiederzuschaltung der ersten Spannung U1 unter der Bedingung der aufrechterhaltenen zv/eiten und dritten Spannung U2 und U3 - ohne Einfluß bleiben.

Damit ist jederzeit gesichert, daß die zu schützenden digitalen Baugruppen nur mit den für sie vorgesehenen Spannungen in voller Höhe betrieben werden und Fehlschaltungen aus der Ursache unvollständig zur Verfügung stehender Betriebsspannungen ausgeschlossen sind.

Claims (2)

1. Erfindungsanspruch

   1. Schaltungsanordnung zur Verhinderung von Fehlschaltungen in digitalen Transistorbaustufen unter Verwendung eines ein Sperrsignal abgebenden ersten Schalttransistors, dessen Kollektor an' den Pol einer zweiten (Reserve-) Spannungsquelle und dessen Basis über eine schwellwertbildende Diodenanordnung an den Pol einer ersten (Betriebs-) Spannungsquelle angeschlossen ist, dadurch gekennzeichnet, daß zwischen Bezugspotential und Basisanschluß des ersten Schalttransistors (T1) ein. zweiter Schalttransistor (T2) angeordnet ist, dessen Basis über ein Verzögerungsglied (C1, R2, R3) ebenfalls mit dem Pol der ersten Spannungsquelle (U1) verbunden ist.
2. 2. Schaltungsanordnung nach Punkt 1, dadurch gekennzeichnet, daß. dem zweiten Transistor (T2) ein dritter Transistor (T3) parallelgeschaltet ist, dessen Basis über je einen Spannungsteilerwiderstand (R5, R6) mit dem Pol der ersten Spannungsquelle (U1) und dem Pol einer ne-

   . gativen, dritten Spannungsquelle (U3) verbunden ist.

   Hierzu ISeite Zeichnungen

   V.M-hir.u.-rai.