DE2148072B2 - Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz - Google Patents
Schaltungsanordnung zur Überwachung von binären Signalen auf AntivalenzInfo
- Publication number
- DE2148072B2 DE2148072B2 DE2148072A DE2148072A DE2148072B2 DE 2148072 B2 DE2148072 B2 DE 2148072B2 DE 2148072 A DE2148072 A DE 2148072A DE 2148072 A DE2148072 A DE 2148072A DE 2148072 B2 DE2148072 B2 DE 2148072B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- diode bridge
- voltage divider
- transistor
- valency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/212—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Electronic Switches (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung von binären
Ausgangssignalen zweikanaliger Logikschaltungen auf Antivalenz, mit Diodenbrückenschaltung zur Bildung 2i
von Steuerpotentialen.
Derartige Schaltungsanordnungen werden insbesondere für antivalent aufgebaute Sicherheitsschaltungen,
z. B. in der Bahnautomatisierung, benötigt.
Vorbekannte Lösungen zur Antivalenzüberwachung jo
bestehen in der Verwendung eines aus herkömmlichen Bauelementen bestehenden exklusiven ODER-Gatters.
Ein derartiges Gatter eignet sich jedoch nicht für den Einsatz in Verbindung mit Sicherheitsschaltungen, da an
seinem Ausgang beim Vorliegen einer Störung, z. B. 3> durch defekte Bauelemente, Leitungsunterbrechungen
usw., unabhängig von den anliegenden Eingangssignalen entweder dem Binärwert »0« (keine Spannung) oder
dem Binärwert »L« (Spannung) entsprechende Signale auftreten. Werden solche Überwachungsschaltungen 4»
für Aufgaben, z. B. im Eisenbahnsignalwesen, verwendet, bei denen eine hohe Sicherheit gegenüber
Fehlschaltungen gefordert wird, so kann das Auftreten einer Störung an einem solchen Funktionsglied zur
Ausgabe von falschen Signalbegriffen führen. Weiterhin können Fehler, z. B. durch Bauelementenausfall, nicht
selbsttätig erkannt werden. Die Sicherheit des gesamten Steuersystems wird dadurch erheblich vermindert.
Es ist bereits eine Sicherheitsschaltung zum Durchführen logischer Verknüpfungen, insbesondere für das
Eisenbahnsicherungswesen, mit einem Verknüpfungsbaustein für binäre Schaltvariable und deren antivalente
Schaltvariable in Form von rechteckförmigen digitalen Signalen mit vorgegebener Folgefrequenz bekannt, bei
der der Verknüpfungsbaustein zwei getrennte Kanäle « für die valenten und deren antivalente Schaltvariablen
aufweist und der eine Kanal ein NAND-Glied und der andere ein NOR-Glied als Verknüpfungsglieder enthält
und an die Ausgänge der beiden Verknüpfungsglieder ein Überwachungsglied angeschlossen ist, das durch ω
Testsignale, die außerhalb des Flankenbereiches der digitalen Signale liegen, mit mindestens der doppelten
Folgefrequenz der Schaltvariablen abgefragt wird. Diese Sicherheitsschaltung ist jedoch nicht in sich
fehlersicher(DE-AS 15 37 379). b5
Aufgabe der vorliegenden Erfindung ist es deshalb, eine Schaltungsanordnung zur Überwachung von
binären Ausgangssignalen, zweikanaliger Logikschaltungen auf Antivalenz anzugeben, die einerseits im
Fehlerfall jeweils zur sicheren Seite hin (keine Spannung am Ausgang) ausfällt sowie andererssils den
Aufwand an Bauelementen gegenüber den bekannten Schaltungen wesentlich vermindert.
Gemäß der Erfindung wird diese Aufgabe gelöst durch einen parallel zu den Signaleingängen angeordneten
Spannungsteiler mit nachgeschalteter Diodenbrükkenschaltung zur Bildung der Steuerpotentiale für eine
mit der Brückenschaltung verbundene Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager,
die im Antivalenzfall ein wechselspannungsförmiges Signal über eine in den Sekundärkreis des
Rückkopplungsübertragers eingeschaltete Verstärkerstufe am Ausgang abgibt.
Die Erfindung sei nachstehend an Hand eines in der Figur dargestellten Schaltbildes näher erläutert.
In der Figur ist zwischen den Signaleingangsleitungen
£1 und Ei ein Spannungsteiler, bestehend aus den
Widerständen 1 und 2, angeordnet. Der Mittelabgriff des Spannungsteilers wird mit -f Potential der zu
überwachenden Eingangssignale verbunden. Dem Spannungsteiler nachgeschaltet ist eine Dioden-Brükkenschaltung
3, deren abgehende Diagonalpunkte auf einen Transistorsperrschwingerkreis mit Rückkopplungsübertrager
7 führen. Der Sperrschwingerschaltkreis besteht dabei aus dem Transistor 8, den Primärwicklungen 71, 72 und der Sekundärwicklung 73
des Übertragers 7, den Widerständen 5, 6 und 9 sowie dem Kondensator 4 zur Stromgegenkopplung. In den
Sekundärkreis des Übertragers 7 ist eine aus dem Transistor 10 und dem Widerstand 11 bestehende
Verstärkerstufe eingeschaltet, die auf den Ausgang A führt.
Die Wirkungsweise der Schaltungsanordnung ist folgende: Nur wenn die Signale an den Eingangsleitungen
Ei, £2 antivalent sind, wird das Steuerpotential für
den Sperrschwingerschaltkreis über Widerstand 1 oder 2 und die Brückenschaltung 3 gebildet. Durch den
Transistor S fließt, bedingt durch die Spannungsteilung der Widerstände 5 und 6 im Basiskreis, zunächst ein
kleiner Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklung wirkenden Wicklung 71 im
Basiskreis des Transistors 8 schnell vergrößert. Die Höhe der Rückkopplungsspannung bestimmt den
maximal möglichen Kollektorstrom. Der Widerstand 9 dient zur Kollektorstrombegrenzung. 1st der Maximalwert
erreicht, d. h., der Ausdruck -1^ wird Null, so wird
dt
keine Spannung mehr in die Primärwicklungen 71 und 72 des Übertragers 7 induziert, und der Transistor 8
schaltet in den Sperrzustand. Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität. Hierauf
wiederholt sich periodisch dieser Vorgang, d. h., der Transistor wechselt periodisch zwischen den Schaltzuständen
»Ein« und »Aus«, solange eines der Eingangssignale an E\ oder Ei ansteht. Die Signalspannung wird
somit in eine nahezu rechteckförmige Impulsspannung umgeformt und auf die Sekundärseite 73 des Übertragers
7 übertragen, wo sie nach Verstärkung durch den Transistor 10 dem Ausgang A zugeführt wird.
Führen beide Eingangsieitungen E\ und Ei 0-Signal, so
kann der Sperrschwingerkreis kein + Potential für seine . Steuerung erhalten; führen beide Eingänge
L-Signal, so fehlt dem Sperrschwingerkreis das für die
Steuerung erforderliche 0-Potential. Der Ausgang A führt somit nur bei aitivaleten Eingangssignalen ein
Ausgangssignal.
Beim Auftreten einer beliebigen Störung an der Schaltungsanordnung, z. B. durch Bauelementenausfall,
Kurzschluß oder Unterbrechung, kann kein Signal am Ausgang A ausgegeben werden. Bei dem Ausfall des
Transistors 8 kann die Sperrschwingerschtltung nicht ausschwingen. Das gleiche gilt für Änderungen der
Widerstandswerte gegen 0 bzw. gegen °o. Lediglich zwei während eines Signalwechels gleichzeitg auftretende
Fehler wurden die Antivalenz aufrechterhalten. Diese Möglichkeit kann jedoch nach der Wahrscheinlichkeit
ausgeschlossen werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schaltungsanordnung zur Überwachung von binären Ausgangssignalen zweikanaliger Logikschaltun- ί gen auf Antivalenz mit Diodenbrückenschaltung zur Bildung von Steuerpotentialen, gekennzeichnet durch einen parallel zu den Signaleingängen (E\, £2) angeordneten Spannungsteiler (1, 2) mit nachgeschalteter Diodenbrückenschaltung (3) zur in Bildung der Steuerpotentiale für eine mit der Brückenschaltung (3) verbundene Transistor-Sperrschwingerschaltung (5, 6, 8, 9) mit Rückkopplungsübertrager (7), die im Antivalenzfall ein wechselspannungsförmiges Signal über eine in den Sekun- i> därkreis des Rückkopplungsübertragers (7) eingeschaltete Verstärkerstufe (10, 11) am Ausgang (A) abgibt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712148072 DE2148072C3 (de) | 1971-09-22 | 1971-09-22 | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
DE19752544423 DE2544423C2 (de) | 1971-09-22 | 1975-10-02 | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
DE19772717248 DE2717248C2 (de) | 1971-09-22 | 1977-04-16 | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712148072 DE2148072C3 (de) | 1971-09-22 | 1971-09-22 | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2148072A1 DE2148072A1 (de) | 1973-03-29 |
DE2148072B2 true DE2148072B2 (de) | 1978-07-20 |
DE2148072C3 DE2148072C3 (de) | 1980-09-04 |
Family
ID=5820627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712148072 Expired DE2148072C3 (de) | 1971-09-22 | 1971-09-22 | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2148072C3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3625318A1 (de) * | 1986-07-26 | 1988-02-04 | Licentia Gmbh | Anordnung zur signaltechnisch sicheren ueberwachung zweier taktsignale |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2717248C2 (de) * | 1971-09-22 | 1984-05-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
DE2544423C2 (de) * | 1971-09-22 | 1984-04-05 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz |
DE2848641C2 (de) * | 1978-11-09 | 1982-08-19 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur signaltechnisch sicheren Überwachung einer Impulsfolge |
-
1971
- 1971-09-22 DE DE19712148072 patent/DE2148072C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3625318A1 (de) * | 1986-07-26 | 1988-02-04 | Licentia Gmbh | Anordnung zur signaltechnisch sicheren ueberwachung zweier taktsignale |
Also Published As
Publication number | Publication date |
---|---|
DE2148072C3 (de) | 1980-09-04 |
DE2148072A1 (de) | 1973-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1058093B1 (de) | Verfahren und Schaltungsanordnung zur Spannungsversorgung und Funktionsüberwachung zumindest eines Messwertumformers | |
EP2378663A2 (de) | Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Bus-Teilnehmers | |
DE2651314C2 (de) | Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage | |
DE1537379C3 (de) | Sicherheitsschaltung zum Durchführen logischer Verknüpfungen für binäre Schaltvariable und deren antivalente Schaltvariable | |
DE2148072C3 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
DE4022954C2 (de) | ||
DE69110546T2 (de) | Vorrichtung zur Erzeugung eines der Eingangsgrösse der Vorrichtung entsprechenden Stromes. | |
DE3712177A1 (de) | Schaltungsanordnung zum ueberwachen eines stromkreises auf unterbrechung | |
DE2717248C2 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
DE2150533C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2313186C3 (de) | ||
DE3325497C2 (de) | ||
DE2143375B1 (de) | Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen | |
DE2900631B1 (de) | Sicherheits-Ausgabeschaltung | |
DE2425303C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechseispannungsförmiger Eingangssignale | |
DE1090268B (de) | Schaltungsanordnung zur Verbindung einer beliebigen von ªÃ vorhandenen Eingangsleitungen mit einer zu einem zentralen Schaltglied fuehrenden Ausgangsleitung | |
DE2143375C (de) | Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen | |
DE2264016A1 (de) | Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied | |
DE2014135A1 (de) | Schaltungsanordnung zur Realisierung von logischen Funktionen | |
DE2539938A1 (de) | Schaltungsanordnung zur steuerung der einschaltung und zur ueberwachung eines laststromkreises | |
DE2521245B2 (de) | Schaltungsanordnung für ein zweikanaliges Sicherheitsschaltwerk mit antivalenter Signalverarbeitung | |
DE2132617C3 (de) | Schaltungsanordnung zur Abfrage von Gleichstrom- oder niederfrequenten Wechselstromsignalen | |
DE2038031C3 (de) | Schaltungsanordnung zum Umstellen und Überwachen von Weichen mit Drehstromantrieben | |
DE2359125C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
DE2741821B1 (de) | Pegelkonverter mit komplementaeren Feldeffekttransistoren,insbesondere CMOS-FET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 2544423 Format of ref document f/p: P |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 2717248 Format of ref document f/p: P |
|
8320 | Willingness to grant licences declared (paragraph 23) |