DE2143375C - Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen - Google Patents

Description

Die Erfindung betrifft ein elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen, zum Verarbeiten von binärein Schaltvariablen in Form von rechteckförmigen Signalspannungen vorgegebener Folgefrequenz unter Verwendung eines ftS-Master-Slave-Flipflops mit einem Taktnegator für den Slave. Moderne Schaltwerke der digitalen Datenverarbeitung arbeiten in Schritten. Da,-bei läuft der Verarbeitungsprozeß der digitalen Signale während einer vorgegebenen Zeitdauer ab, und die an den Ausgängen des betreffenden Schaltwerkes ausgegebenen Signale sind nicht nur von den jeweils anstehenden Signalen an den Eingängen des Schaltwerkes abhängig, sondern auch noch von solchen Signalen, die bei früheren Verarbeitungsschntten entstanden sind. Daraus resultiert, daß für ein Schaltwerk der digitalen Datenverarbeitung nicht nur eine

ίο Anzahl der verschiedensten Verknüpfungsgheder erforderlich ist, sondern auch Speicherbausteine. Ein wesentlicher Bestandteil derartiger Schaltungskomplexe sind daher Flipflops geworden, die in den unterschiedlichsten Ausführungsformen Verwendung ge-

x5 funden haben.

Besonders auf dem Gebiet der Eisenbahnsicherungstechnik und beispielsweise auch bei der Reaktorsteuerung werden Schaltwerke benötigt, an die besonders hohe Sicherheitsanforderuiigen gestellt wcr-

ao den, damit über einen längeren Zeitraum eine Datenverarbeitung garantiert ist, bei der keine betnebsgefährdendcn Fehler auftreten. Der Forderung nach Verkleinerung und Verbilligung bei gleichbleibender Güte der verwendeten Schaltkreissysteme folgend

as werden auf dem Markt elektronische Schaltkreksysteme ohne magnetische Kreise angeboten, so daß beispielsweise auf eine räumlich aufwendige Relaistechnik oder lohnintensive Magnetringkenr.echnik verzichtet werden kann. Diese handelsüblichen Schalt-

kreissysteme sind jedoch nicht unter Berücksichtigung der hohen Sicherheitsanforderungen auf der. obengenannten Spezialgebieten ausgelegt.

Seit einigen Jahren werden monolithische Schaltkreise entwickelt, die sich gegenüber Schaltkreisen

aus diskreten Bauelementen durch besonders hohe Zuverlässigkeit, große Packungsdichte, hohe Schallgeschwindigkeit und niedrige Kosten auszeichnen. Aus der deutschen Auslegeschrift 1 537 379 ist eine integrierbare Sicherheitr^chaltung zum Durchführen

logischer Verknüpfungen bekannt, die eine hohe Fehlersicherheit garantiert, ohne daß die einzelnen Verknüpfungsglieder nach dem Fail-safe-Prinzip aufgebaut sein müssen. Bf \ dieser Sicherheits*.chaltung ist jeder Verknüpfungsbaustein zweikanalig ausge-

führt, wobei die beiden Kanäle bei ordnungsgerechtem Betrieb Signale antivalenter Schaltvariable führen. Die Antivalenz wird vom Datenfluß unabhängig überwacht.

Bei dieser Sicherheitsschaltung zum Durchführen logischer Verknüpfungen fehlt bisher ein systemgerechter Speicherbaustein, der also auch zweikanalig aufgebaut ist, und ebenfalls mit antivalenten Schaltvariablen in Form von rechteckförmigen Signalspannungen vorgegebener Folgefrequenz arbeitet.

Die Erfindung geht von der Erkenntnis aus, daß es besonders vorteilhaft ist, von den vielen bekannten Flipflop-Schaitungen diejenige des /?5-Master-Slave-Flipflops als Grundlage zur Entwicklung des für den systemgerechten zweikanaligen Speicherbaustein er-

Ho forderlichen elektronischen Speichergliedes auszuwählen. Die Prinzipschaltung eines ÄS-Master-Slave-Flipflops ist im Buch von Karl Reiß, »Integrierte Digitalbausteine« — Kleines Praktikum der Siemens Aktiengesellschaft, Berlin/München 1970, S. 97 und 98 und 344 und 345 näher beschrieben.

Ein derartiges Flipflop besteht in der Regel aus zwei normalen /iS-Flipflops, von denen eines, der Master, ausgangsseitig mit den beiden Eingängen des

zweiten, dem Slave, verbunden ist. Bei diesen FlipflfiDS werden die Eingänge mit R bzw. S bezeichnet. neide Kippstufen sind so gestaltet, daß sie nur dann die an ihre.i Eingängen R und S liegenden Signale aufnehmen, wenn an einem zugehörigen Takteingang dnl-Sienal ansteht. Das Taktsignal wechselt peri-Ssch zwischen den beiden Zuständen 0 und I. Wenn das Taktsignal von 1 nach 0 wechselt, ist der Master Für jede weitere Signalübernahme gesperr·, während Sl die vom Master ausgegebenen Signale über

führt werden, was zu besonders kleinen un ρ günstigen modernen Bausteinen fuhrt.

Ausführungsbeispiele der Erfindung ^we™^e" . stehend an Hand der Zeichnung naher eriauien. ν Figuren zeigen im einzelnen:

Fig. 1 die Prinzipschaltung ^eine Speichergliedes für rechteckform.ge Signp gen mit einem Phasenunterschied von i»u

Für jede weitere Signalübernahme gesperr, während terscheidung der beiden logischen werte der Slave die vom Master ausgegebenen Signale über- io variablen, zeitlichen

nimmt dagegen nimmt der Master beim Taktsignal- Fig. 2 in mehreren Diagrammhnien den zeiuimc

Lrhsel von 0 nach 1 Informationen auf. Diese Verlauf verschiedener Signalspannungen Serung der beiden Kippstufen kann durch zwei i Shlrdnung zu

nichi zusammentreffende verschiedene Taktsignale Solgen. Damit jedoch nur ein Taktsignal zugeführt i₅ werden muß, wird das für den Slave erforderliche Taktsignal mit Hilfe eines Taktnegators vom für den Master vorgesehenen Taktsignal abgeleitet.

Der Wunsch nach einem systemgerechten elektro- Speichernd, dem em ^RSUa%*r _M^ _ni«-hon Speicherelied bzw. einem daraus zusammen- ao gründe liegt. Dieses besteht aus,einem Mas« γ zen zweikanaligen Speicherbaustein als Ergän- flop MA und einem diesem ""^f^jSS" _t!,_r bekannten Sicherheitsschaltung zum Durch- Flipflop SL. Die zur Steuerung .. logischer Verknüpfungen w.rd ertindungsge- erforderlichen Taktsignal werden übe" S dadurch erfüllt, daß der .S-Eingang des Masters dem Master MA ^Ψ^^^%!^ direkt und dessen Ä-Eingang über ein Negationsglied a₅ NegationsgliedIN 1 ind.rekt zugefuhrU mn J_n e-nc eine Mehrheitsentscheidung mit Signalinver- Baugruppe ML· mit drei Eingängen t IE fierunc bildende Baugruppe angeschlossen sind, die vorgesehen, die auf Grund der juf den gen drei Eingänge aufweist, von denen zwei für die binä- E'!^^.^*¹¹¹^^^^ durchführt. ren Schaltvariablen in Form von rechteckförmigen heitsentscheidung mit ^Slg^nahnv^'^er"ⁿ!_{inerseits mit} ^!spannungen vorgesehen sind, deren logische 30 Der Ausgang A,der Baugruppe "* ^J^ We;te durch einen Phasenunterschied von 180« dar- dem Eingang SMA des Masters MA un JUlIt sind, und der dritte Eingang mit demjenigen über em ^^J^"^^ _Es ist auch eine Ausgang des Slaves verbunden ist, der den .S-Eingän- RMA des Masters M^ verbunden, tsi pn Vugiordnct ist, und daß das zum 1 riggem erfor- Ausführungsform der Erfindung^ de.hche Taktsignal die doppelte vorgegebene Folge- 35 der Baugruppe ME kerne^^r frequenz der rechteckförmigen Signalspannungen hat, wird das Negaüonsghed di Rükflk d Taktsignals zeitlich zu d

erlauf verschiedener Signalspannungen, Fig. 3 eine Schaltungsanordnung zur Mehrheits-Entscheidung mit Signalinvertierung una

Fig. 4 einen zweikanal.gen Spe«h«t«ustem aus zwei gleichen Speicherndem und enur Signalantivalenz überwacnenden fcinncnumg »

Die schematische Anordnung "** ^* _zu. Speichernd, dem em ^RS'^Ua%*^xr™*''^W i Di b

wird das Negaüonsg

RMA, sondern mit dem anderer

Masters MA verbunden Der

frequenz der rechteckförg gpg wöbe, die Rückflanken des Taktsignals zeitlich zusarr.menfa!len mit den Flanken der Signalspannungen. IXr besondere Vorteil eines derartigen elektronisehen Speichergliedes für rechteckförmige Signal- 40 gang A spannungen liegt darin, daß es den Aufbau eines Baugruppe ME sih.ltwerkes mit Verknüpfungsgliedern der bekann- gg

ten Sicherhcitsschaltung zum Durchfuhren logischer \',rknüpfungen zusätzlich mit zweikanaligen dynam.-sehen Speicherbausteinen mit zueinander antivalen- 45 Runden. D« ten Signalen auf den beiden Kanälen gestattet, wobei dieser Baugruppe ider sVicherbaustein aus zwei dieser Speicherglieder figndjumnnung«. besteht, deren gleichwertige Eingänge bei ordnungs- blen ^ gerechtem Betrieb mit amivalenten Signalspannungen 180

b d^ m

dem Eingang dem g %

Masters MA verbunden^ Der t«gag Masters MA wird in dem Fall dire« mn <*

M^g^^J™ _des

_zu diesem

Zweck ^m«

der Baugruppe ME verg de^aug W ^

beiden JPJ^ weroen » Schaltvaria-

_beiden logischen Werte. Taktsignale

Antivalenz 'überwachende Einrichtung angeschlossen wodurch eine selbsttätige verzögerungsarme und

^^tStTsTaksigna Die Phasenlage des Taktsvg⁰J¹J

Signalspan-

riss ;

^s^ A ; st

»eikanaüic Spcicherbaustcln einschließlich der d,e 5ignala_n.i«alenz übenv.chenden Einrichtung kann tür alle Anwenduiigsfalle als inlegricrle Schaltung s-jsge-

MA über dessen A»gan?e U _{ken RE der}

benen signale leweus oei «'

Taktsignale, also beim Übergang von logisch 1 nach 0. Zeitpunkt ti tiefes Potential, was gleichbedeutend mit Während dieser Zeit ist der Master MA gesperrt. logisch 1 ist. Bei der nächsten Vorderflanke VE des Die Diagrammlinien LO und LL zeigen die Ver- Taktsignals übernimmt der Master MA über seinen laufe der beiden rechteckförmigcn Signalspannungen, Eingang SMA vom Ausgang A logisch 0 mit hohem | die gegeneinander um 180° in der Phase verschoben 5 und über seinen Eingang RMA tiefes Potential; diese I sind und die beiden möglichen logischen Werte 0 stehen danach an den Ausgängen QM1 und QM 2 j und 1 der Schaltvariablen repräsentieren. Die Dia- zur Verfügung. Im Verlauf der folgenden Rückflanke J grammlinien LEI, LE2 und LEI sind den drei Ein- RE des Taktsignals (nach Zeilpunkt ti) übernimmt i gangen El, E2 und E3 der die Mehrheitsentschei- der Slave SL die vom Master MA angebotenen Si- | dung bildenden Baugruppe ME zugeordnet. Zum io gnale, so daß zeitlich gesehen nach der genannten Zeitpunkt ro führt der Eingang El tiefes Potential Rückflanke RE des Taktsignals am Ausganges des ! und der Eingang E2 hohes Potential. Beim Vergleich Slaves SL nach wie vor hohes Potential ansteht, was ! mit den in den Diagrammlinien LO und LL darge- gleichbedeutend mit logisch 1 ist (vgl. Diagramm- } stellten Verlaufen der Signalspannungen ergibt sich, linien LE3 und LL). Der Setzbefehl, also logisch 1 i daß der Eingang El die logische 1 und der Eingang »5 auf Eingang E 2, bleibt bis zum Zeitpunkt« 3 erhal- < E 2 die logische 0 zugeführt bekommt. Ferner stimmt ten. Von diesem Zeitpunkt ab liegt auf dem Eingang I das vom Slave SL über dessen Ausgang QS abgege- E2 eine Signalspannung, die den Wert logisch 0 · bene und dem Eingang £3 zugeführte Signal mit dem- repräsentiert. Damit ist der zwischen den Zeitpunkten I jenigen überein, das auf dem Eingang E2 liegt. Somit ti und /3 gegebene Setzbefehl zurückgenommen, und ι führt auch der Eingang E3 logisch 0. Diese vom Aus- ao zwischen den Zeitpunkten f3 und t\ liegt auf den gang ÖS abgegebene Information besagt, daß sich das Eingängen El und E2 der Baugruppe ME dieselbe ί Speicherglied im rückgesetzten Zustand befindet. Die Signalkonfiguration wie zwischen den Zeitpunkten to \ Baugruppe ME zur Bildung einer Mehrheitsentschei- und ti. Der Ausgang QS des Slaves SL führt jedoch dung erhält also zum Zeitpunkt to über die Eingänge nach wie vor logisch 1; das Speicherglied ist und ^! E2 und E3 das der logischen 0 zu dem Zeitpunkt »5 bleibt also gesetzt. Damit führt auch der Eingang E3 \ entsprechende hohe Potential. Hieraus resultiert nach weiterhin logisch 1. Bei der Betrachtung der Dia-Mehrheitsentscheidung und Invertierung für den Aus- grammlinien LEI, LE2 und LE3 bis zum Zeitpunkt gang A der Baugruppe ME tiefes Potential, das bei /4 ist sofort zu erkennen, daß nach dem Setzvorgang der nächsten Vorderflanke VE des Taktsignals — Dia- auch ohne den Setzbefehl am Eingang E 2 die Mehrgrammlinie LT—vom Master MA über dessen Ein- 30 heit der Eingänge El bis E3 der Baugruppe ME gang SMA übernommen wird. Durch Negierung mit logisch 1 führt. Auf Grund dieser Tatsache bleibt das Hilfe des Negationsgliedes Nl wird dem anderen Ein- Speicherglied nach wie vor gesetzt, wenn auch das gang RMA des Masters MA gleichzeitig hohes Poten- zum Setzen erforderliche 1-Signal auf dessen Eingang tial angeboten, das ebenfalls übernommen wird. So- El nicht mehr vorliegt

mit steht an den Ausgängen QMl und QM 2 des 35 ^Zum Rücksetzen des Speichergliedes wird auf desMasters MA nach dem Verlauf der ansteigenden Vor- sen Eingang El an Stelle von logisch 1 logisch 0 gederflanke VE tiefes bzw. hohes Potential zur Über- geben. Die hierzu gehörende Signalspannung ist in nähme für den Slave SL auf dessen Eingängen SSL der Diagrammlinie LEI vom Zeitpunkt! 4 bis zum und RSL zur Verfügung. Die Übernahme erfolgt bei Zeitpunkt i5 dargestellt. Nach dem Zeitpunkt /4 fühder nachfolgenden Rückflanke des Taktsignals. Nach 40 ren beide Eingänge El und E2 der Baugruppe ME dem Verlauf der Rückflanke RE des Taktsignals zum hohes Potential, das dabei logisch 0 darstellt. Aus der Ze^:tpunkWl liegt auf dem Ausgang QS des Slaves Mehrheitsentscheidung resultiert dann eine geänderte und somit auf dam Eingang E3 der Baugruppe ME Signalkonfiguration für den Master MA mit einer tiefes Potential. Ein Vergleich mit der Signalform in Übernahme bei der nächsten Vorderflanke VE des der Diagrammlinie LO zeigt sofort, daß sich das dyna- 45 Taktsignals und einer weiteren Übernahme durch mische Speicherglied nach der Potentialänderung am den Slave SL bei der folgenden Rückflanke RE de«; Ausgang nach wie vor noch im rückgesetzten Zustand Taktsignal. Nach dieser Rückflanke führt der Au«. befindet. In der Zwischenzeit bis zum Erreichen des gang QS des Slaves SL tiefes Potential, was de Zeitpunktes fl haben sich aber auch die anderen Ausgabe von logisch 0 entspricht, vgl. Diagramm- ; beiden Signalspannungen auf den Eingängen El und 50 linien LE3 und LO zum Zeitpunkt /41. Damit ist das El ohne Wertänderung verändert, und zwar liegt Speicherglied zurückgesetzt und der ursprünglich j nunmehr auf dem Eingang El hohes und auf dem zum Zeitpunkt to vorliegende Zustand wieder er- * Eingang El tiefes Potential. Dies entspricht nach wie reicht. * vor logisch 1 bzw. logisch 0. An der geschilderten Die Schaltung nach Fig.3 zeigt eine bevorzugte Arbeits-und Wirkungsweise ist klar zu erkennen, daß 55 Ausführungsform der Baugruppe ME zur Bildung sich der logische Wert des Ausgangssignals am Aus- einer Mehrheitsentscheidung mit Signalinvertierung. · gang QS des Slaves SL nicht ändert, wenn auch ein Wesentlicher Bestandteil dieser Schaltung ist eine J zwischen hohem und tiefem Potential wechselndes Widerstandsmatrix mit den Widerständen 1 bis 3, die Signal ausgegeben wird. Da bei einem Defekt nur gleichzeitig die Eingänge El bis E3 repräsentieren, noch konstant tiefes bzw. hohes Potential ausgegeben fio und einem Widerstand 4. Je mehr Eingänge E1 bis " wird, kann eine Störung leicht erkannt werden. E3 hohes Potential führen, um so größer ist ein "i Bis zum Zeitpunkt ti ändert sich an dem fest- Strom durch den Widerstand 4, dessen Spannung*- j gestellten logischen Zustand nichts. Nach dem Zeit- abfall zum Steuern eines Transistors 5 dient. Die ϊ. punkti2 wechselt das dem Eingang E 2 zugeführte Schaltstrecke dieses Transistors S liegt übeT einen \ Signal von logisch 0 nach logisch 1. Dies ist gleich- 65 Arbeitswiderstand 6 an Klemmen 7 und 8 für konbedeutend mit dem Setzbefehl für das Speicherglied. stante Stromversorgung. Der Ausgang dieser Bau- i Die Mehrheit der den Eingängen El bis E3 der Bau- gruppe ist wie in der Anordnung nach Fig. 1 mit A gTuppc ME zugeführten Signalspannungen hat beim bezeichnet. Die Schaltschwelle des Transistors 5 ist !

so gelegt, daß dieser bei zwei tiefen und einem hohen Potential an den Eingängen El bis E 3 gerade noch gesperrt ist, jedoch bereits bei zwei hohen und einem tiefen Eingangspotential durchgeschaltet ist. Auf diese Art und Weise entsteht am Ausgang A ein Signal, welches wegen der Invertierung durch den Transistor zu den in der Mehrheit befindlichen Eingangssignalen invers ist.

Die Anordnung nach F i g. 4 zeigt zwei Speicherglieder 5PGl und SPG 2, die zu einem Speicherbaustein zusammengefaßt sind. Die Eingänge des einen Spcichergliedes SPG1 sind mit £10, £20 und E 30 bezeichnet; die Taktsignale werden dabei über den Eingang T1 zugeführt. Entsprechendes gilt sinngemäß für das zweite Speicherglied 5PG 2, bei dem die Eingänge mit Eil, E21 und E31 sowie mit 72 bezeichnet sind. Wesentlich ist für diesen Speicherbaustein, daß gleichwertige Eingänge ElO und £11 bzw. E 20 und £21 bei ordnungsgerechtem Betrieb mit antivalenten Signalspannungen gespeist werden. Hieraus resultiert auch Signalantivalenz für die Eingänge £30 und £31. Dasselbe gilt für die beiden gleichwertigen Ausgänge QSl und QS2, die ebenfalls bei ordnungsgerechtem Betrieb antivalente Signale führen. Es ist eine Überwachungseinrichtung U vorgesehen, die laufend die Antivalenz der Signale an den beiden Ausgängen QSl und QS 2 überwacht und eine Abweichung von der Signalantivalenz unverzüglich unabhängig vom Speicherzustand und Datenfluß erkennt und meldet.

Dieser zweikanalige Speicherbaustein einschließlich der die Signalantivalenz an den Ausgängen QSl und QS2 überwachenden Einrichtung U wird in vorteilhafter Weise als integrierte Schaltung ausgeführt, wobei wesentlich ist, daß für jedes Speicherglied SPG1 bzw. SPG 2 die Taktsignale nach wie vor über getrennte Leitungen zugeführt werden. Bei diesen bei-

S den Taktsignalen wird vorausgesetzt, daß sie unter keinen Umständen infolge einer Störung gleichzeitig ausfallen können. Wenn bei einem Schaltwerk jedoch diese Voraussetzung nicht gewährleistet ist, werden in vorteilhafter Weise antivalente Taktsignale verwendet,, also beispielsweise zwei um 180° phasenverschobene Rechteckspannungen. Für einen der beiden Eingänge 71 bzw. 72 der Speicherglieder SPG1 oder SPG 2 wird dann noch ein zusätzliches Negationsgiied vorgesehen. Eine derartige Maßnahme führt bei gleichzeitigem Ausfallen beider Taktsignale auf den Leitungen zu den Eingängen Tl und 72 des betreffenden Speicherbausteines zu äquivalenten Signalen, wodurch gleichzeitig auch auf den Ausgängen QSl und QS2 Signaläquivalenz herrscht, die von der

ao Überwachungseinrichtung U festgestellt und als Fehler weitergemeldet wird.

Die Verwendung des Speichergliedes nach F i g. 1 soll nicht auf eine Anordnung nach F i g. 4 beschränkt sein. Das beschriebene Speicherglied arbeitet

as wie ein Oszillator, dessen Frequenz von außen durch die Taktsignale fest vorgegeben ist. Die Phasenlage der ausgegebenen Signalspannung ist durch Beeinflussung über die Eingänge El und E2 einstellbar. Die beiden möglichen Phasenlagen können also in beliebiger Reihenfolge — bezogen auf ein Zeitraster — vorgegeben werden. Damit ist die Schaltung in vorteilhafter Weise beispielsweise auch als Modulator verwendbar.

Hierzu 1 Blatt Zeichnungen

Claims (4)

2 Ϊ43 375 Patentansprüche:

1. Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen, zum Verarbeiten von binären Schaltvariablen in Form von rechteckförmigen Signalspannungen vorgegebener Folgefrequenz unter Verwendung eines ÄS-Master-Slave-Flipflops mit einem Tastengator für den Slave, dadurch gekennzeichnet, daß der 5-Eingang (SMA) des Masters (MA) direkt, und dessen Λ-Eingang (RMA) über ein Negationsglied (N2) an eine Mehrheitsentscheidung mit Signalinvertierung bildende Baugruppe (ME) angeschlossen sind, die drei Eingänge (El, E2, E3) aufweist, von denen zwei (El, E2) für die binären Schaltvariablen in Form von rechteckförmigen Signalspannungep. vorgesehen sind, deren logische Werte durch einen Phasenunterschied von 180° dargestellt sind, und der dritte Eingang (E3) mit demjenigen Ausgang (QS) des Slaves (SL) verbunden ist, der den S-Eingängen zugeordnet ist, und daß das zum Triggern erforderliche Taktsignal die doppelte vorgegebene Folgefrequenz der rechteckförmigen Signalspannungen hat, wobei die Rückflankcn (RF) des Taktsignals zeitlich zusammenfallen mit den Flanken der Signalspannungen.

2. Elektronisches Speicherglied nach Anspruch 1 für ein zweikanaliges Schaltwerk mit zueinander antivalenten Signalen auf den beiden Kanälen, dadurch gekennzeichnet, daß jeder Speicherbaustein aus zwei gleichen Speichergliedern (SPGl, SPGl) aufgebaut ist, deren gleichwertige Eingänge (E 10/E11, E20/E21.E30/E31) bei ordnungsgerechtem Betrieb mit antivalenten Signalspannungen gespeist werden, und an deren gleichwertige Ausgänge (QSl, QS2) eine die Signalantivalenz überwachende Einrichtung (U) angeschlossen ist.

3. Elektronisches Speicherglied nach Anspruch 2, dadurch gekennzeichnet, daß für die beiden Speicherglieder (SPGi, SPG 2) antivalente Taktsignale in Form von um 180° phasenverschobenen Rechteckspannungen vorgesehen sind, von denen das eine Taktsignal direkt und das andere über ein zusätzliches Negationsglied zugeführt ist.

4. Elektronisches Speicherglicd nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der zweikanalige Spcicherbau^ctein (SPGl/SPCrl) einschließlich der die Signalantivalenz überwachenden Einrichtung (U) als integrierte Schaltung ausgeführt ist.