DE2350951C3 - Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler - Google Patents

Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler

Info

Publication number
DE2350951C3
DE2350951C3 DE19732350951 DE2350951A DE2350951C3 DE 2350951 C3 DE2350951 C3 DE 2350951C3 DE 19732350951 DE19732350951 DE 19732350951 DE 2350951 A DE2350951 A DE 2350951A DE 2350951 C3 DE2350951 C3 DE 2350951C3
Authority
DE
Germany
Prior art keywords
output
input
circuit
information
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732350951
Other languages
English (en)
Other versions
DE2350951B2 (de
DE2350951A1 (de
Inventor
Juergen Dipl.-Ing. 3001 Ahlten Gerlach
Ludwig Dipl.-Ing. 6450 Hanau Kahl
Gerhard 6453 Seligenstadt Schwiese
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19732350951 priority Critical patent/DE2350951C3/de
Priority to ES430935A priority patent/ES430935A1/es
Publication of DE2350951A1 publication Critical patent/DE2350951A1/de
Publication of DE2350951B2 publication Critical patent/DE2350951B2/de
Application granted granted Critical
Publication of DE2350951C3 publication Critical patent/DE2350951C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Devices For Executing Special Programs (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Überprüfung einer Information auf Fehler mittels einer Codekontrollschaltung und Schaltungsanordnungen zur Durchführung dieses Verfahrens.
Bei der Übertragung von Informationen ist oft aus Gründen der Sicherstellung in einem Steuertelegramm nur eine Befehlsinformation enthalten. Vor der Ausgabe des Steuerbefehls an die Schaltorgane wird geprüft, ob aus η möglichen nur eine Information im Informationsblock enthalten ist. Die dazu vorgesehene Codekontrollschaltung soll ihrerseits fehlerfrei arbeiten.
Solche Codekontrollschaltungen sind an sich bekannt. In der deutschen Auslegeschrift 11 83 946 beispielsweise ist zur 1-aus-n-Codeprüfung von η Flipflops eine Schwellwertschaltung beschrieben, die zwei Schwellen aufweist, von denen die eine unterschritten wird, wenn mehr als ein Flipflop eingeschaltet sind, wobei sowohl beim Unterschreiten der ersten als auch beim Überschreiten der zweiten Schwelle eine Fehlermeldung erfolgt Ein fehlerhaftes Arbeiten der Schwellwertschaltung kann aber nicht erkannt werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und Schaltungsanordnungen zur Überprüfung von Informationen zu schaffen, bei denen die
ι ο Prüfung selbst ebenfalls überwacht wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der zu prüfenden Information eine zusätzliche Information überlagert wird, so daß bei ordnungsgemäßer Prüfung ein Fehler gemeldet wird, daß die Fehlermeldung eine Wegnahme der zusätzlichen Information bewirkt, so daß dann bei ordnungsgemäßer Prüfung kein Fehler gemeldet wird, und daß eine Freigabe der Information erfolgt, sofern nacheinander »ein Fehler« und »kein Fehler« gemeldet wurden.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß vor jeder Informationsprüfung die Prüfung selbst überwacht wird.
In einer bevorzugten Ausgestaltung der Erfindung ist eine Schaltungsanordnung zur Durchführung des Verfahrens vorgesehen, bei der an den Eingang einer Schwellwertschaltung zusätzlich ein Prüfwiderstand angeschlossen ist, der Ausgang der Schwellwertstufe mit dem Setzeingang einer Kippstufe und dem Eingang eines Ausgabe-Und-Gliedes und der Ausgang der Kippstufe mit einer an den Prüfwiderstand angeschlossenen Torschaltung und dem zweiten Eingang des Ausgabe-Und-Gliedes verbunden ist.
Bezogen auf die eigentliche Überwachungsanordnung ist der geringe Schaltungsaufwand und die
3S Möglichkeit hervorzuheben, daß sie auch bei anderen Prüfmethoden benutzt werden kann: zum Beispiel bei einer Überwachung von Informationen mittels Paritätsprüfung, indem ein zusätzliches Prüfbit eingegeDen wird, wobei der Ausgang der Paritätsprüfschaltung mit dem Setzeingang der Kippstufe und dem Eingang des Ausgabe-Und-Gliedes und der Ausgang der Kippstufe mit der an die Paritätsprüfschaltung angeschlossenen Torschaltung und mit dem zweiten Eingang des Ausgabe-Und-Gliedes verbunden ist. Bei Eingabe des zusätzliche Prüfbits wird bei ordnungsgemäßer Prüfung ein Fehler gemeldet. Durch die Fehlermeldung wird die Wegnahme der zusätzlichen Information bewirkt, so daß dann bei ordnungsgemäßer Prüfung kein Fehler gemeldet wird, und eine Freigabe der Information erfolgt, sofern nacheinander »ein Fehler« und »kein Fehler« gemeldet wurden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Dabei sind lediglich die für die Erfindung wesentlichen Teile dargestellt. Von einer Fernwirkanlage sind dementsprechend nur AusgaberelaisKt, K2
Kn angegeben, die von Befehlen Bt, B2, .... Bn beaufschlagt werden und mit einer gemeinsamen Leitung 1 an einer Schaltspannung + Us liegen. Jeweils
ein Pol von Kontakten An, Ar2 Arn der Ausgaberelais
Ku K2 Kn ist mit einer gemeinsamen, das Potential
OV führenden Leitung 2 verbunden, während der andere Pol jeweils über einen Widerstand Rt, R2,-.-,Rn und eiiie gemeinsame Leitung 3 an einen Eingang einer Schwellwertschaltung 4 angeschlossen ist. Ein Ausgang PRt der Schwellwertschaltung 4 ist an einen Eingang eines Ausgabe-Und-Gliedes 5 und an einen Setzeingang SE einer Kippstufe 6 angeschlossen, die in bekannter
Weise aus rückgekoppelten [nverterschaltungen besteht, wobei am Setzeingang SE eine (Jnd-Bedingung vorliegt Ein Ausgang PR2 der Kippstufe 6 ist mit einem zweiten Eingang des Ausgabe-Und-Glieoes 5 und mit einem Eingang einer Torschaltung 7 verbunden, deren Ausgang über einen Prüfwiderstand Ro an den Eingang der Schwellwertschaltung 4 angeschlossen ist Ein weiterer Eingang der Torschaltung 7 ist mit dem Ausgang eines ansprechverzögerten Zeitgliedes 8 verbunden. Ein Startsignal 5 beaufschlagt den Eingang des Zeitgliedes 8 und über eine Diode 9 einen Rücksetzeingang RE der Kippstufe 6. Der Eingang der Schwellwertschaltung 4 ist über einen Widerstand Ru mit der Spannung + U und über einen Widerstand Rv mit dem Potential O Vverbunden. <
Die Schaltungsanordnung nach der Erfindung arbeitet wie folgt:
Solange keine Information B1, B2, .... Bn vorliegt, haben das Startsignal S, der Ausgang des Zeitgliedes 8, der Rücksetzeingang RE und der Ausgang PR2 der Kippstufe 6 und damit auch die beiden Eingänge und der Ausgang der Torschaltung 7 den logischen Zustand »0«. An den Eingang der Schwellwertschaltung 4 ist dann nur der Prüfwiderstand Ro angeschaltet wodurch der Ausgang PR\ der Schwellwertschaltung 4 den Zustand »1« annimmt Werden mehr als 1 Widerstand auf den Eingang der Schwellwertschaltung 4 geschalte \, besitzt ihr Ausgang PR\ den Zustand »0«.
Nach dem Einlaufen einer Information B\, B2 Bn
geht das Startsignal 5 von »0« auf »1« und steuert das Zeitglied 8 an. Wegen der Diode 9 kann es aber nicht auf den Rücksetzeingang REder Kippstufe 6 durchgreifen, der den Zustand »0« beibehält. Gleichzeitig wird durch Zuschahen der Schaltspannung 4 U1 über die Leitung 1
das Ansprechen durch den Befehl Bu B2 Bn
beaufschlagten Relais K\, K2, ...,Kn ermöglicht Der
entsprechende Kontakt ku k2 Jtn schließt und
schaltet den zugehörigen Widerstand Rt, Ri Rn
über die Leitung 3 an den Eingang der Schwellwertschaltung 4 an, wodurch deren Ausgang PR1 den Zustand »0« annimmt und eine Fehlermeldung abgibt, da jetzt mehr als ein Widerstand am Eingang angeschaltet sind. Damit liegt auch am Setzeingang SE der Kippstufe 6 der Zustand »0« an und deren Ausgang PR-> nimmt den Zustand »1« an, der damit auch am Eingang der Torschaltung 7 ansteht. Nach einer vorgegebenen Zeit t des ansprechverzögerten Zeitgliedes 8 steht auch am zweiten Eingang der Torschaltung 7 eine »1« an, womit die Eingangsbedingung erfüllt ist und der Prüfwiderstand Ro vom Eingang der Schwellwertschaltung 4 abgeschaltet wird. Da jetzt nur noch ein Widerstand R1, R2, ..., Rn an diesem Eingang angeschaltet ist, nimmt der Ausgang PR\ wieder den Wert »1« an und gibt die Meldung »kein Fehler« ab.
Damit ist die Eingangsbedingung des Ausgabe-Und-Gliedes 5 erfüllt Die als fehlerfrei erkannte Information kann an nicht gezeichnete nachgeschaltete externe Geräte ausgegeben werden. Erfolgt die Freigabe einer Information nicht während einer vorgegebenen Zeit, so wird eine Fehlermeldung abgegeben.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Überprüfung einer Information auf Fehler mittels einer Codekontrollschaltung, dadurch gekennzeichnet, daß der zu prüfenden Information eine zusätzliche Information überlagert wird, so daß bei ordnungsgemäßer Prüfung ein Fehler gemeldet wird, daß die Fehlermeldung eine Wegnahme der zusätzlichen Information bewirkt, so daß dann bei ordnungsgemäßer Prüfung kein Fehler gemeldet wird, und daß eine Freigabe der Information erfolgt, sofern nachein?nder »ein Fehler« und »kein Fehler« gemeldet wurden.
2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, bei der als Codekontrollschaltung eine Schwellwertschaltung vergesehen ist, durch die die Anzahl der durch eine Information zugeschalteten Widerstände überwacht wird, dadurch gekennzeichnet, daß an den Eingang der Schwellwertschaltung (4) zusätzlich ein Prüfwiderstand (Ro) angeschlossen ist, daß der Ausgang (PRi) der Schwellwertstufe (4) mit einem Setzeingang (SE) einer Kippstufe (6) und einem Eingang eines Ausgabe-Und-Gliedes (5) verbunden ist und daß der Ausgang (PR2) der Kippstufe (6) mit einer an den Prüfwiderstand (Ro) angeschlossenen Torschaltung (7) und mit dem zweiten Eingang des Ausgabe-Und-Gliedes (5) verbunden ist
3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, bei der als Kontrollschaltung eine Paritätsprüfschaltung vorgesehen ist, dadurch gekennzeichnet, daß in die Paritätsprüfschaltung ein zusätzliches Prüfbit eingegeben wird, daß der Ausgang der Paritätsprüfschaltung mit einem Setzeingang einer Kippstufe und einem Eingang eines Ausgabe ' 'nd-Gliedes verbunden ist und daß der Ausgang der Kippstufe mit einer an die Paritätsprüfschaltung angeschlossenen Torschaltung und mit dem zweiten Eingang des Ausgabe-Und-Gliedes verbunden ist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß ein weiterer Eingang der Torschaltung (7) mit dem Ausgang eines ansprechverzögerten Zeitgliedes (8) verbunden ist und daß der Eingang des Zeitgliedes (8) und der Rückstelleingang (RE) der Kippstufe (6) von einem Startsignal (S) für die Informationsprüfung beaufschlagt werden.
DE19732350951 1973-10-11 1973-10-11 Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler Expired DE2350951C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19732350951 DE2350951C3 (de) 1973-10-11 1973-10-11 Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler
ES430935A ES430935A1 (es) 1973-10-11 1974-10-11 Procedimiento y sistema de conexion para comprobar si una informacion contiene errores.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732350951 DE2350951C3 (de) 1973-10-11 1973-10-11 Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler

Publications (3)

Publication Number Publication Date
DE2350951A1 DE2350951A1 (de) 1975-04-24
DE2350951B2 DE2350951B2 (de) 1977-10-13
DE2350951C3 true DE2350951C3 (de) 1978-06-01

Family

ID=5895055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732350951 Expired DE2350951C3 (de) 1973-10-11 1973-10-11 Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler

Country Status (2)

Country Link
DE (1) DE2350951C3 (de)
ES (1) ES430935A1 (de)

Also Published As

Publication number Publication date
DE2350951B2 (de) 1977-10-13
DE2350951A1 (de) 1975-04-24
ES430935A1 (es) 1976-10-16

Similar Documents

Publication Publication Date Title
DE69016169T2 (de) Leitungschnittstelle für ein Nachrichtenübertragungsnetz.
DE1191144B (de) Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes
DE2350951C3 (de) Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler
DE1238246B (de) Paritaetspruefschaltung fuer binaer codierte Zeichen
DE1296669B (de) Schaltungsanordnung zur Codeumsetzung mit Fehlersicherung
DE19861281B4 (de) Elektronischer Vergleicher zweier Binärworte mit ausfallsicherheitsgerichtetem Ausgabeverhalten
DE2216591C2 (de)
DE3531901C2 (de)
CH646535A5 (en) Circuit arrangement for controlling a relay with signal protection
DE2443143C2 (de) Verfahren zum Überwachen von elektrischen Schaltungen
DE2023117A1 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
DE3148278C2 (de) Schaltungsanordnung zum Auswerten der Linienspannung bei Meldelinien mit mehreren Schwellen
EP0092216B1 (de) Coderegelverletzungsprüfer für digitale Signale im AMI-Code
DE2025916C3 (de) Dekodiernetzwerk mit Fehlersicherung und Fehleranzeige
EP0092215B1 (de) Regenerator für digitale Signale im AMI-Code mit einem Coderegelverletzungsprüfer
DE2449634A1 (de) Informations-erfassungssystem
DE1463398C (de) Anordnung zur Signalumsetzung und Fehlerüberwachung fur zweikanalige Steue rungen
DE2143375C (de) Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen
EP0062768A1 (de) Schaltungsanordnung zur Überwachung von Schaltwerken
DE1524263C (de) Schaltung zum Prüfen eines Binarzah lers
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE2348921C3 (de) Überwachte Ansteuermatrix für unipolar gesteuerte Empfangsschaltmittel, insbesondere Speicherelemente und Verfahren zum Betrieb derselben
DE2326873B2 (de) Anordnung zum Erfassen von Fehlern
DE2362079A1 (de) Abfragevorrichtung
DD254870A3 (de) Schaltungsanordnung zur automatischen fernueberwachung von alarmmeldern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EF Willingness to grant licences
8339 Ceased/non-payment of the annual fee