DE2264016A1 - Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied - Google Patents

Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied

Info

Publication number
DE2264016A1
DE2264016A1 DE19722264016 DE2264016A DE2264016A1 DE 2264016 A1 DE2264016 A1 DE 2264016A1 DE 19722264016 DE19722264016 DE 19722264016 DE 2264016 A DE2264016 A DE 2264016A DE 2264016 A1 DE2264016 A1 DE 2264016A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
link
transformer
circuit
proof
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722264016
Other languages
English (en)
Other versions
DE2264016B2 (de
DE2264016C3 (de
Inventor
Peter Falkenthal
Alfred Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19722264016 priority Critical patent/DE2264016C3/de
Publication of DE2264016A1 publication Critical patent/DE2264016A1/de
Publication of DE2264016B2 publication Critical patent/DE2264016B2/de
Application granted granted Critical
Publication of DE2264016C3 publication Critical patent/DE2264016C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Description

  • Qch ~tungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied, Zum Steuern und Uberwachen, z. B. des Betriebsablaufs von industriellen Prozessen oder im Eisenbahnsicherungswesen, werden die zu überwachenden Funktionen durch logische Verknüpfungssysteme mit elektronischen Bauelementen zusammengefaßt. Die Hauptbedingung, die an diese Systeme gestellt werden, ist, daß die einzelnen Verknüpfungsglieder bei Störungen im Fehlerfall keine gefährlichen Schaltzustände verursachen können oder Signale vortäuschen, die dem tatsächlichen Zustand nicht entsprechen.
  • Es ist eine Schaltungsanordnung zur Realisierung von logischen Funktionen bekannt (DT-PS 1 933 713), bei der wechselspannungsförmige Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal verknüpft werden. Dazu werden die zu verknüpfenden Eingangssignale getrennten Eirgangsübertragern zugeführt, die nach Gleichrlchtung die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit einem Rückkoplungsübertrager bilden. Die von dem Sperrschwnger erzeugten Impulse werden einer in den Sekundärkreis des Rückkopplungsübertragers eingefügten Verstärkerstufe zugeführt, die dann ein wechselspannungsförmiges Ausgangssignal abgibt, das zwischen der Betriebsspannung und Nullpotential wechselt.
  • Eine derartige Schaltungsanordnung ist nicht auf die Realisierung einer bestimmten logischen Verknüpfung beschränkt, sondern ermöglicht den Aufbau eines Systems mit allen erforderlichen Verknüpfungsarten. Die sich daraus ergebenden Grundschaltungen sind konstruktiv Je als Modul aufgebaut. Die Moduln enthalten eine gedruckte Schaltung in zwei Ebenen mit dazwischen liegenden Bauelementen. Sie sind in vollständig gekapselten Xunststoffgehäusen untergebracht und mit Silicon-Gußmasse vergossen.
  • Ist es notwendig, eine logische Verknüpfung zu erweitern, so läßt sich dieses durch eine Änderung der Grundschaltung, bedingt durch die konstruktive Bauweise, nicht erreichen.
  • Aufgabe der Erfindung ist es deshalb, eine Schaltungsanordnung zur fehlersichern Erweiterung der logischen Funktion eines fehlersicheren UND-Gliedes anzugeben.
  • Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß ein der Erweiterung der logischen Funktion dienendes rechteckförmiges Signal einem ersten Übertrager und nach Gleichrichtung und Glättung zusammen mit dem Ausgangssignal des UND-Gliedes der Primärwicklung eines zweiten 'abertragers zugeführt wird, dessen Sekundärkreis einen Transistor ansteuert, der ein rechteckförmiges Ausgangssignal abgibt, wenn die erweiterte logische Funktion erfüllt ist.
  • Besonders vorteilhaft wirkt sich bei der erfindungs,-näßen Schaltungsanordnung aus, daß zwischen den -.rFgfngen und dem Ausgang Potentialtrennung besteht. Ein weiterer Vorteil besteht darin, daS bei der erfindungsgemaßen Schaltungsanordnung nur eine Versorgungsspannung Verknüpfungsteil erzeugt wird, wenn ein der Erweiterung der logischen Funktion dienendes dynamisches 1-Signal am entsprechenden Eingang anliegt. I: Ruhezustand, d. h. beim Fehlen eines 1-Signals am entsprechenden Eingang, ist die Schaltung nicht aktiviert.
  • Die Erfindung sei nachstehend an Hand eines in den Figuren dargestellten Ausführungsbeispieles näher erläutert.
  • Es zeigt. Fig. 1 die Blockschaltbilder eines UND-Gliedes und der erfindungsgemäßen Schaltungsanordnung, Fig. 2 den Aufbau der erfindungsgemäßen Schaltung 9 anordnung.
  • In der Fig. 1 ist mit 1- das Blockschaltbild eines UND-Gliedes angegeben, dessen Funktion durch die erfindungsgemäße Schaltungsanordnung erweitert werden soll. Diese ist in Fig. 1 als Blockschaltbild dargestellt und mit 2 bezeichnet. Das UND-Glied enthält zwei konjunktiv verknüpfte dynamische Eingänge e1, e2 und einen dynamischen Ausgang A1, der mit einem Eingang h der Schaltungsanoranung 2 verbunden ist. Diese hat außerdem einen dynamischen Eingang e3 zur logischen Verknüpfung mit den an den Eingängen e1 und e2 des UND-Gliedes 1 anstehenden Signalen. Der Ausgang der Schaltungsanordnung 2 ist mit A2 bezeichnet.
  • In der Fig. 2 ist das Prinzipschaltbild der Schalturgsanordnung 2 der Fig. 1 dargestellt. Mit X ist der Anschlußpunkt des Bezugspotentials bezeichnet. Der Verknüpfungseingang e3 ist mit der Primärwicklung els Ubertragers 3 verbunden, der zwei in Reihe geschaltete Sekundärwicklungen aufweist. Der Verbindungspunkt ler Sekundärwicklungen liegt auf dem Bezugspotential, das über den einen Plattenbelag einer Kapazität 6, die als sogenannter abrißsicherer Kondensator ausgeführt ist, mit dem Emitter eines Ausgangstransistors 9 und dem einen Ende der Sekundärwicklung eines Übertragers 7 verbunden ist. Die zwei anderen Enden der Sekundärwicklungen des Übertragers 3 führen zu einer Diode 4, 5. die gemeinsam über den anderen Plattenbelag der Eapazität 6 an ein Ende der Primärwicklung des Ubertragers 7 geschaltet sind. Das andere Ende der Primärwicklung des Ubertragers 7 führt über einen Widerstand 8 zum Eingang h der Schaltungsanordnung (2 in Fig. 1).
  • Die Sekundärwicklung des Übertragers 7 ist einerseits mit der Basis eines Transistors 9, andererseits mit dem Emitter des Transistors 9 und dem Bezugspotential verbunden. Der Ausgang der Schaltungsanordnung 2 ist mit A2 bezeichnet.
  • Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung 2 wird im folgenden in Verbindung mit dem UND-Glied 1 in Fig. 1 dargestellt. Werden die Eingänge e1 und e2 des UND-Gliedes von äe einem rechteckförmigen Eingangssignal beaufschlagt, so stellt dieses in bekannter Weise die logische Verknüpfung A = e1 . e2 her.
  • Sein Ausgang A1 führt dann ein rechteckförmiges Signal.
  • Soll die logische Verknüpfung auf A = e1 . e2 . e3 erweitert werden, wird ein rechteckförmiges Eingangssignal e3 der Primärwicklung des Übertragers 3 in der Schaltungsanordnung 2 zugeführt. Sekundärseitig wird mittels der Dioden 4, 5 und der Glättungakapazität 6 ein Gleichspannungspotential erzeugt. Diese Gleichspannung treibt durch die Primärwicklung des übertragers 7 einen p-lsierenden Gleichstrom, wenn mittels des Ausgangs A1 des erweiterten UND-Gliedes 1 abwechselnd Bezugspotential an den Eingang h der Schaltungsanordnung 2 gelegt wird. Das ist gemäß des erweiterten UND-Gliedes nur dann der Fall, wenn die Eingänge e1 und e2 des UND-Gliedes 1 mit rechteckförmigen Signalen belegt sind. Der pulsierende Gleicn-Strom steuert über den Übertrager 7 den Transistor 9 an und erzeugt am Ausgang A2 ein rechteckförmiges Ausgangssignal, welches zwischen der an A2 angelegten Betriebsspannung und dem Null-Potential wechselt.
  • Der Ausgang A2 der Schaltungsanordnung 2 führt dann ein rechteckförmiges Signal, wenn seine Eingänge e3 und h gleichzeitig angesteuert werden, d. h. wenn die Verknüpfung A = e1 . e2 . e3 erfüllt ist. Durch Hintereinanderschalten mehrerer erfindungsgemäßer Schaltungsanordnungen kann ein UND-Glied beliebig oft konjunktiv erweitert werden.
  • Im Gegensatz zu nicht fehlersicheren Erweiterungsschaltungen kann beim Auftreten einer beliebigen Störung an der Schaltungsanordnung, z. B. durch Bauelementenausfall, Kurzschluß oder Unterbrechung, kein Signal am Ausgang Ap der Schaltungsanordnung ausgegeben werden.

Claims (1)

  1. Patentansrruch:
    Schaltungsanordnung zur fehlersicheren Erweiterung der logischen Funktion eines fehlersicheren UN3-G'iedes, d a d u r c h g e k e n n z e i c h n e t , daß ein der Erweiterung der logischen Funktion dienendes rechtecX-förmiges Signal (e3) einem ersten übertrager (3) und nach Gleichrichtung (4, 5) und Glättung (6) zusammen mit dem Ausgangssignal des UMD-Gliedes (1) der Primärwicklung eines zweiten Ubertragers (8) zugeführt wird, dessen Sekundärkreis einen Transistor (9) ansteuert, der ein rechteckförmiges Ausgangssignal abgibt, wenn die erweiterte logische Funktion erfüllt ist.
DE19722264016 1972-12-23 1972-12-23 Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied Expired DE2264016C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19722264016 DE2264016C3 (de) 1972-12-23 1972-12-23 Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722264016 DE2264016C3 (de) 1972-12-23 1972-12-23 Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied

Publications (3)

Publication Number Publication Date
DE2264016A1 true DE2264016A1 (de) 1974-06-27
DE2264016B2 DE2264016B2 (de) 1981-06-25
DE2264016C3 DE2264016C3 (de) 1982-02-25

Family

ID=5865753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722264016 Expired DE2264016C3 (de) 1972-12-23 1972-12-23 Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied

Country Status (1)

Country Link
DE (1) DE2264016C3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2544427A1 (de) * 1975-10-02 1977-04-14 Licentia Gmbh Schaltungsanordnung zur realisierung von logischen funktionen
DE2545469A1 (de) * 1975-10-08 1977-04-21 Licentia Gmbh Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3333612C2 (de) * 1983-09-15 1985-07-25 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Fehlersichere UND-Verknüpfung statischer Eingangssignale

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933713B2 (de) * 1969-06-28 1971-09-02 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933713B2 (de) * 1969-06-28 1971-09-02 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2544427A1 (de) * 1975-10-02 1977-04-14 Licentia Gmbh Schaltungsanordnung zur realisierung von logischen funktionen
DE2545469A1 (de) * 1975-10-08 1977-04-21 Licentia Gmbh Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale

Also Published As

Publication number Publication date
DE2264016B2 (de) 1981-06-25
DE2264016C3 (de) 1982-02-25

Similar Documents

Publication Publication Date Title
DE1166260B (de) Fehlergeschuetztes UND-Element
DE2651314B1 (de) Sicherheits-Ausgabeschaltung fuer eine Binaersignale abgebende Datenverarbeitungsanlage
DE69110546T2 (de) Vorrichtung zur Erzeugung eines der Eingangsgrösse der Vorrichtung entsprechenden Stromes.
DE2264016A1 (de) Schaltungsanordnung zur erweiterung der logischen verknuepfung bei einem fehlersicheren und-glied
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
EP0077450B1 (de) Sicherheits-Ausgabeschaltung für eine Binärsignalpaare abgebende Datenverarbeitungsanlage
DE2148072C3 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE3325497C2 (de)
DE2143375B1 (de) Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen
DE2313186C3 (de)
DE102011075182A1 (de) Mikrocontroller mit fehlersicherer Ansteuerung externer Aktuatoren
DE2365092C3 (de) Elektronische Schaltung zur Frequenz- und Phasenüberwachung von Taktimpulsen
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE3322073C2 (de)
DE2900631B1 (de) Sicherheits-Ausgabeschaltung
DE2255031C3 (de) Schaltungsanordnung für einen Baustein zum Aufbau fehlersicherer Schutzschaltungen
DE69406094T2 (de) In einer Gruppe bestehend aus einem Master und mindestens einem sklave, Dimmerschaltung mit einer galvanischen Trennung
EP0756221B1 (de) Vorrichtung und Verfahren zur Spannungsregelung in Stromkreisen für Transportfahrzeuge
DE2461314A1 (de) Eingabe-modul
DE2150533C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2314617C3 (de) Schaltungsanordnung zur Puls- und Gleichstromversorgung mit Ausfallüberwachung für Eisenbahnsicherungsanlagen
DE2461315A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE1950330A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE3108989A1 (de) Stoerungsursachen-meldeschaltung

Legal Events

Date Code Title Description
OD Request for examination
AF Is addition to no.

Ref country code: DE

Ref document number: 1933713

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)
8381 Inventor (new situation)

Free format text: LOTZ, ALFRED, ING.(GRAD.) FALKENTHAL, PETER, ING.(GRAD.), 1000 BERLIN, DE