DE3333612C2 - Fehlersichere UND-Verknüpfung statischer Eingangssignale - Google Patents
Fehlersichere UND-Verknüpfung statischer EingangssignaleInfo
- Publication number
- DE3333612C2 DE3333612C2 DE19833333612 DE3333612A DE3333612C2 DE 3333612 C2 DE3333612 C2 DE 3333612C2 DE 19833333612 DE19833333612 DE 19833333612 DE 3333612 A DE3333612 A DE 3333612A DE 3333612 C2 DE3333612 C2 DE 3333612C2
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- safe
- fail
- dynamic
- input signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine fehlersichere UND-Verknüpfung statischer Eingangssignale.
Bei industriellen und auch Bahnsteuerungen müssen häufig statische Signale fehlersicher in UND-Bedingung
verknüpft werden. Dabei darf im Fehlerfall, gleichgültig, ob eine Störung z. B. durch defekte Bauelemente, Leitungsunterbrechung
oder durch ein falsches Eingangssignal vorliegt, am Ausgang stets nur eine 0 vorliegen. Mit
anderen Worten, es darf dann keine falsche 1 an den Ausgang gegeben werden, was die Sicherheit der gesteuerten
Anlagen und ggf. beförderten Personen gefährden würde.
ίο Derartiges ist an sich mit bekannten Failsafe-Systemen,
insbesondere den mehrkanaligen Systemen gut beherrschbar. Die bekannten Systeme sind jedoch aufwendig
und teuer.
So ist z. B. ein fehlersicheres Zweikanal-Logiksystem mit Antivalenzüberwachung bekannt, bei dem mehrere sta-.ische Eingangssignale in einem Hauptkanal verknüpft werden und das resultierende Ausgangssignal mit dem resultierenden negierten Ausgangssigna! eines parallelgeschaiteten gleichartigen Kontrollkanals in einer speziellen Antivalenz-Kontrollschaltung verglichen wird. Die Antivalenz-Kontrollschaltung wird dabei zur Eigenkonirolle noch von einem zusätzlichen Kontrollsignal durchlaufen und Ein- und Ausgang verglichen. Bei Abweichungen wird abgeschaltet (z. B. Elektronik 1977,
So ist z. B. ein fehlersicheres Zweikanal-Logiksystem mit Antivalenzüberwachung bekannt, bei dem mehrere sta-.ische Eingangssignale in einem Hauptkanal verknüpft werden und das resultierende Ausgangssignal mit dem resultierenden negierten Ausgangssigna! eines parallelgeschaiteten gleichartigen Kontrollkanals in einer speziellen Antivalenz-Kontrollschaltung verglichen wird. Die Antivalenz-Kontrollschaltung wird dabei zur Eigenkonirolle noch von einem zusätzlichen Kontrollsignal durchlaufen und Ein- und Ausgang verglichen. Bei Abweichungen wird abgeschaltet (z. B. Elektronik 1977,
H. 11, S. 62, Bild 6 mit Text Logistat).
Ein weiteres bekanntes zweikanaliges Logiksystem arbeitet mit zwei Kanälen des Verarbeit'ingszweiges,
die vollkommen identisch sind. Jedes der statischen Eingangssignale
wird dabei mit dem Takt eines speziellen Taktgebers moduliert und in Valenz- und Antivalenzsignale
aufgespalten. Die Antivalenz wird durch spezielle Überwacher U geprüft Diese Signale werden am Ende
der Verarbeitung wieder in synchron getakteteu Ausgangsumsetzern zusammengesetzt. Die fehlerfreie Ausführung
jedes Verarbeitungsschrittes wird vom Taktgenerator kontrolliert und ist Voraussetzung für den nächsten
Schritt. Der Taktgenerator kontrolliert dazu mit Hilfe eines Überwachungsimpulses zusätzlich die
Durchlässigkeit eines durch Reihenschaltung aller
Überwachungsverstärker gebildeten Üb::rwachungskanals.
(z. B. Elektronik 1977, H. 11, S. 63, Bild 7 mit Text
URTL).
Der hohe zu treibende Aufwand bei den geschilderten Systemen ist für viele Anwendungszwecke hinderlieh.
Das beste wäre eine fehlersichere einkanalige Logikschaltung zur UND-Verknüpfung, die mit wenigen
und herkömmlichen Mitteln auskommt und keine zusätzliche Überwachung benötigt. Dies ist nicht ohne
weiteres erreichbar, wenn man eine hohe Sicherheit ge-
gen Änderungs- und Kombinationsausfälle erreichen will.
Eine bekannte Schaltung zur Realisierung einer UND-Funktion ist durch die DE-AS 15 37 208 bekanntgeworden.
Dort werden unter Verwendung eines Oszillators zwei Eingangssignaie verknüpft Es erfolgt eine
dynamische transformatorische Auskopplung mit anschließender Gleichrichtung des Signals. Eine derartige
Schaltung ist nach dem heutigen Stand der Sicherheitstechnik, wo Änderungs- und Kombinationsausfälle
im Sicherheitsnachweis betrachtet werden müssen, nicht mehr zulässig.
Eine andere Schaltung, mit der eine UND-Verknüpfung durchführbar ist, ist vom Prinzip her für Sicherheitsschaltungen
bekanntgeworden (z. B. SEL-Nachrichten, 16. Jg. (1968), H. 1, S. 29 zu Bild 1). Es handelt sich
dabei um einen mehrstufigen Wechselstromverstärker mit transformatorischer Auskopplung mit anschließender
Gleichrichtung des Signals. Die zu verknüpfenden
statischen Signale werden als Versorgungsspannungen den einzelnen Stufen zugeführt Durch die Gleichspannungskopplung
der Stufen ist dieser Verstärker nicht temperaturstabil und in dieser Form gegen Änderungsund
Mehrfachausfälle nicht sicher.
Aufgabe der Erfindung ist es, eine fehlersichere UND-Verknüpfung statischer Eingangssignale zu schaffen,
die trotz Zweikanaligkeit mit geringem technischem Aufwand und herkömmlichen Mitteln auskommt und
eine hohe Sicherheit gegen Änderungs- und Kombinationsausfälle
bietet Zusätzlich soll sie eine steile Übertragungskennlinie aufweisen, wie sie auch nicht sichere
binär-digitale Schaltkreise besitzen.
Diese Aufgabe wird für eine fehlersichere UN D-Verknüpfung
statischer Eingangssignale erfindungsgemäß entsprechend den kennzeichnenden Merkmalen des
Anspruches 1 gelöst
Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.
Durch die Erfindung kann ein vollstabiler und sieherer
elektrischer Betrieb unter Verwendung handelsüblicher Bauelemente erfolgen. Spezielle und damit teuere
Sicherheitsbauelemente sind nicht mehr erforderlich. Es ergibt sich damit als Folge auch ein günstiger Herstellpreis
pro Karte.
Anhand von ^thematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert Es
zeigt
Fig. 1 die Struktur einer η-fachen UND-Verknüpfung,
Fig.2 den Aufbau eines erfindungsgemäßen UND-Gliedes.
Nach F i g. 1 werden von einem Oszillator 0 zwei gegenphasige
Rechfickausgangssignale Puls und Puls mit
einer Frequenz von z. B. 1 MHz erzeugt Diese beiden Signale werden den dynamischen Eingängen I, Il eines
ersten UND-Gliedes 1 zugeführt. Am Ausgang dieses UND-Gliedes 1 erscheinen die dynamischen Signale
Puls und Puls nur dann, wenn die statische Eingangsspannung U\ im Bereich der logischen 1 liegt. Andern-
falls wird kt.n dynamisches Signal ausgegeben und die beiden Ausgänge des UND-Gliedes J liegen auf High
und Low bzw. umgekehrt. Nachgeschaltet sind weitere gleichartig aufgebaute UND-Glieder 2 bis n.
In dem Falle, daß die zu verknüpfenden Eingangssignale
Uc 1 bis Uc„ alle im Bereich der logischen 1 liegen,
erscheinen Puls und Puls am Eingang eines Failsafe-Verstärkers 10, werden dort verstärkt und trarisformatori5ch
ausgekoppelt Die ?m Ausgang stehende Gleichspannung U1 (U1 = Uc 1 & Ue 2 & · · · Uen) ist somit erarbeitet
worden und kann 'v/eiterverarbeitet werden z. B. als Eingangsspannung für weitere UND-Glieder.
Für eine Auskopplung des Verknüpfungsergebnisses an LOGl-SAFE-Moduln steht ein dynamischer Ausgang
mit Abgriff vor dem Failsafe-Verstärker mit einer Transistorstufe 11 zur Verfügung. Die Ausgangswechselspannung
ist mit U~ (U- = Uc\8c.Uci&. ... Ucn) bezeichnet.
Mit Uv ist die Betriebsspannung der Bauelemente benannt
Der Aufbau der verwendeten UND-Glieder ist aus Fig. 2 ersichtlich. Ein solches UND-Glied besteht im
wesentlichen aus den Schalttransistoren Vl und V2 und zwei als Flipflop geschalteten NOR-Gattern R und
S. Die dynamischen Eingangssignale Puls und Puls werden über Spannungsteiler RMR3 bzw. R2IRA den
Schalttransistoren Vl, V2 zugeführt Die verstärkten Signale werden jeweils am Kollektor ausgekoppelt und
über Koppelkondensatcrsn Cl. C2. Koppeldioden VZ.
V4, Klemmdioden V5, V6 und Spannungsteilern R 7, RS dem RS- Flipflop zugeführt Die statische Eingangsspannung Ue versorgt über eine Konstantstromquellenschaltung
mit der. Elementen Diode V7, FET V8, Widerstand R 9, Kondensatoren C 6, C 5 und Widerständen
R5,R6 die beiden Schalttransistoren Vl, VZ Aufgrund
der Transistorschaltzeiten ist das Signal an den Eingängen der NOR-Gatter R und 5 nicht mehr rechteckförmig.
Das Flipflop RS, das mit der Betriebsspannung Uv betrieben wird, dient alsSignalregenerator, so
daß an den Ausgängen Q und Q wieder ein sauberes Rechtecksignal ansteht, das der nächsten Stufe zugeführt
werden kann.
Die Sicherheitseigenschaft der Schaltung ist in der zweikanaligen, gegenphasigen Arbeitsweise der Anordnung
und in der Schaltung der Schalttransistoren Vl und V 2 enthalten. Das Flipflop RS dient nur zur Signalregenerierung
und trägt keine Sicherheitsfunktion.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Fehlersichere UN D-Verknüpfung statischer Eingangssignale, dadurch gekennzeichnet,
daß diverse statische Eingangssignaie (Uc , ... Uen)
einzeln an verschiedene reihengeschaltete fehlersichere UND-Glieder(1 bis /^angeschlossen sind, die
zweikanalig aufgebaut sind und von gegenphasigen dynamischen Eingangssignalen (Puls, Puls) durchlaufen
werden, wobei diese eingangsseitig eingespeisten dynamischen Signale (Puls, Puls) als Kriterium
nur weitergegeben werden, wenn das zugehörige statische Eingangssignal (Uc\... U„) im Bereich logisch
1 liegt
2. Fehlersichere UND-Verknüpfung nach Anspruch 1, dadurch gekennzeichnet, daß das letzte der
reihengeschalteten UND-Glieder (n) doppelkanalig mit einem Fail-safe-Verstärker (10) verbunden ist,
über den eine transformatorische Auskopplung sowie GleichricTi ding der dynamischen Signale zu einci"
Gleichspannung (U3) crfüigt
3. Fehlersichere UND-Verknüpfung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß hinter
dem letzten reihengeschalteten UND-Glied (10) einkanalig eine Transistorstufe (11) als dynamischer
Ausgang für eine Wechselspannung (U.) angekoppelt ist.
4. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die
gegenphasigen dynamischen Eingangssignaie (Puls, Puls) von eine!·· vorgeschalteten Oszillator (0) erzeugt
werden.
5. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis4, dadurch gek'jnnzpjchnet, daß jedes
der UND-Glieder (1 bis njgleichartige Kanäle (I, II)
für die gegenphasigen dynamischen Eingangssignale (Puls, Puls) aufweist, die jeweils aus einem Spannungsteiler
(R VR 3 bzw. R 2/R 4) mit im Teilerpunkt angeschlossenem Schalttransistor (Vi bzw.
V2) bestehen, an den kollektorseitig die statische Eingangsspannung (Ue) gelegt ist und ferner das zugehörige
dynamische Signal (Puls bzw. PuTi) jeweils über einen Koppelkondensator (Q bzw. C2) und eine
quergeschaltete Koppeldiode (V3 bzw. VA) ausgekoppelt wird und über eine Klemmdiode (VS bzw.
V 6) geführt als Rechteckspannung abnehmbar ist.
6. Fehlersichere UND-Verknüpfung nach den Ansprüchen
I bis 5, dadurch gekennzeichnet, daß jedes, einem UND-Glied (z. B 1) zugeordnete statische
Eingangsspannungssignal (z. B. Ue\) über eine Konstantstromquellenschaltung
(VT, V 8, R9, C 6, CS)
an die Schalttransistoren (VX, V2) beider Kanäle (I,
11) geführt ist.
7. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die
über die Klemmdioden (VS, V 6) geführten dynamischen Rechtecksignale (Puls, Puls) beider Kanäle (I,
II) jeweils über ein NOR-Gatter (R bzw. 5; geführt
werden, wobei diese als Flipflop mit antivalenten Ausgängen (Q. (^geschaltet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833333612 DE3333612C2 (de) | 1983-09-15 | 1983-09-15 | Fehlersichere UND-Verknüpfung statischer Eingangssignale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833333612 DE3333612C2 (de) | 1983-09-15 | 1983-09-15 | Fehlersichere UND-Verknüpfung statischer Eingangssignale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3333612A1 DE3333612A1 (de) | 1985-04-04 |
DE3333612C2 true DE3333612C2 (de) | 1985-07-25 |
Family
ID=6209342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833333612 Expired DE3333612C2 (de) | 1983-09-15 | 1983-09-15 | Fehlersichere UND-Verknüpfung statischer Eingangssignale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3333612C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3621022A1 (de) * | 1986-06-20 | 1987-12-23 | Licentia Gmbh | Fehlersicheres und-glied |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3519252A1 (de) * | 1985-05-29 | 1986-12-04 | Fresenius AG, 6380 Bad Homburg | Fehlersichere logikschaltung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1537208A1 (de) * | 1951-01-28 | 1969-09-18 | Licentia Gmbh | Schaltungsanordnung zur Realisierung einer logischen UND-Funktion |
DE2264016C3 (de) * | 1972-12-23 | 1982-02-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied |
-
1983
- 1983-09-15 DE DE19833333612 patent/DE3333612C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3621022A1 (de) * | 1986-06-20 | 1987-12-23 | Licentia Gmbh | Fehlersicheres und-glied |
Also Published As
Publication number | Publication date |
---|---|
DE3333612A1 (de) | 1985-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3490494T1 (de) | Pulsbreitenmodulierter Stromrichter für asymmetrische Lasten mit veränderlichem Leistungsfaktor | |
EP0127163B1 (de) | Fehlererkennungsschaltung für parallel auf einen Verbraucher speisende Stromversorgungsgeräte | |
EP0213634B1 (de) | Gesteuerte Stromquellenanordnung | |
DE3333612C2 (de) | Fehlersichere UND-Verknüpfung statischer Eingangssignale | |
DE3117284A1 (de) | Schaltungsanordnung zur ueberwachung eines symmetrischen dreiphasen-wechselstromes | |
DE3519252C2 (de) | ||
EP0252898A2 (de) | Drehstromantrieb mit Frequenzumrichtersteuerung | |
DE4105162C2 (de) | Anordnung zum Betreiben kollektorloser Elektromotoren | |
DE3334243A1 (de) | Kapazitiver, komplexer widerstand | |
WO1999017262A1 (de) | Digitaleingabeeinheit mit mitteln zur drahtbrucherkennung | |
DE2148072C3 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
DE1924783C3 (de) | Schaltungsanordnung zur Umwand lung einer Verstimmung einer Wider standsbrucke in eine dazu proportionale Frequenzänderung eines RC Oszillators | |
DE2820604C3 (de) | Schaltungseinrichtung für den Gleichlauf von im redundanten Parallelbetrieb arbeitenden Wechselrichtern und für die Überwachung des Gleichlaufs der Wechselrichter | |
WO2004062096A2 (de) | Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung | |
DE1956866A1 (de) | Gleichrichterschaltung mit niedrigem Schwellwert | |
DE2716518A1 (de) | Vorrichtung zur detektierung des gemeinsamen abweichens einer anzahl m elektrischer wechselsignale sowie verwendung der vorrichtung | |
DE2359125C3 (de) | Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale | |
EP0236538B1 (de) | Schaltungsanordnung mit einem am Eingang einpolig angeschlossenen Vierpol und einem Verstärker zur Kompensation eines Bezugspotentials | |
DE2616684C2 (de) | Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen mit über eine Busleitung digitale Zeichen austauschenden Einrichtungen | |
DE2521245B2 (de) | Schaltungsanordnung für ein zweikanaliges Sicherheitsschaltwerk mit antivalenter Signalverarbeitung | |
EP0209189A2 (de) | Anordnung zur Synchronisation der pulsbreitenmodulierten Schalttakte mehrerer getakteter Gleichspannungswandler | |
DE1412097C (de) | Elektronisches Schrittschaltwerk in Form einer Ringschaltung | |
DE112021005599T5 (de) | Spannungsermittlungsschaltung | |
DE3227290A1 (de) | Einrichtung zur potentialgetrennten signalausgabe bei einem steuerwerk | |
EP0582890A1 (de) | Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8339 | Ceased/non-payment of the annual fee |