DE3333612A1

DE3333612A1 - Fehlersichere und-verknuepfung statischer eingangssignale

Info

Publication number: DE3333612A1
Application number: DE19833333612
Authority: DE
Inventors: Lutz-Werner Dipl.-Ing. 1000 Berlin Schiwek; Reinhold Dipl.-Ing. Thöt
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1983-09-15
Filing date: 1983-09-15
Publication date: 1985-04-04
Also published as: DE3333612C2

Description

Fehlersichere UND-Verknüpfung statischer Eingangs signale
Die Erfindung bezieht sich auf eine fehlersichere UND-Verknüpfung statischer Eingangssignale.
Bei industriellen und auch Bahnsteuerungen müssen häufig statische Signale fehlersicher in UND-Bedingung verknüpft werden. Dabei darf im Fehlerfall, gleichgültig, ob eine Störung z.B. durch defekte Bauelemente, Leitungsunterbrechung oder durch ein falsches Eingangssignal vorliegt, am Ausgang stets nur eine 0 vorliegen. Mit anderen Worten, es darf dann keine falsche 1 an den Ausgang gegeben werden, was die Sicherheit der gesteuerten Anlagen und ggf. beförderten Personen gefährden würde.
Derartiges ist mit bekannten Failsafe-Systemen, z.B. LOGI-SAFE an sich gut beherrschbar. Die bekannten Systeme sind jedoch aufwendig und teuer.
Aufgabe der vorliegenden Erfindung ist es, eine fehlersichere UND-Verknüpfung statischer Eingangssignale zu schaffen, die mit geringem technischen Aufwand und herkömmlichen Mitteln auskommt.
Diese Aufgabe wird für eine fehlersichere UND-Verknüpfung statischer Eingangssignale erfindungsgemäß entsprechend den kennzeichnenden Merkmalen des Anspruches 1 gelöst.
Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.
Durch die Erfindung kann ein voll stabiler und sicherer elektrischer Betrieb unter Verwendung handelsüblicher Bauelemente erfolgen. Spezielle und damit teuere Sicherheitsbauelemente sind nicht mehr erforderlich. Es ergibt sich damit als Folge auch ein günstiger Herstellpreis pro Karte.
Anhand von schematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert. Es zeigen: Fig. 1 die Struktur einer n-fachen UND-Verknüpfung Fig. 2 den Aufbau eines erfindungsgemäßen UND-Gliedes.
Nach Fig. 1 werden von einem Oszillator 0 zwei gegenphasige Rechteckausgangssignale Puls und Puls mit einer Frequenz von zoB, 1 MHz erzeugt. Diese beiden Signale werden den dynamischen Eingängen I, II eines ersten UND-Gliedes 1 zugeführt. Am Ausgang dieses UND-Gliedes 1 erscheinen die dynamischen Signale Puls und Puls nur dann, wenn die statische Eingangsspannung U1 im Bereich der logischen 1 liegt.
Anderenfalls wird kein dynamisches Signal ausgegeben und die beiden Ausgänge des UND-Gliedes 1 liegen auf High und Low bzw. umgekehrt. Nachgeschaltet sind weitere gleichar- tig aufgebaute UND-Glieder 2 bis n.
In dem Falle, daß die zu verknüpfenden Eingangssignale Ue1 bis U alle im Bereich der logischen 1 liegen, eren scheinen Puls und Puls am Eingang eines Failsafe-Verstärkers 10, werden dort verstärkt und transformatorisch ausgekoppelt. Die am Ausgang stehende Gleichspannung Ua (Ua = Uel & Ue2 & ... Ue n ist somit Failsafe erarbeitet worden und kann weiterverarbeitet werden z.B. als Eingangsspannung für weitere UND-Glieder.
Für eine Auskopplung des Verknüpfungsergebnisses an LOGI-SAFE-Moduln steht ein dynamischer Ausgang mit Abgriff vor dem Failsafe-Verstärker mit einer Transistorstufe II zur Verfügung. Die Ausgangswechselspannungst mit U (U ~ = Ue1 & U e2 & ... um n bezeichnet. Mit Uv ist die Betriebsspannung der Bauelemente benannt.
Der Aufbau der verwendeten UND-Glieder ist aus Fig. 2 ersichtlich. Ein solches UND-Glied besteht im wesentlichen aus den Schalttransistoren V1 und V2 und zwei als Flipflop geschalteten NOR-Gattern R und S. Die dynamischen Eingangssignale Puls und Puls werden über Spannungsteiler R1/R3 bzw. R2/R4 den Schalttransistoren V1, V2 zugeführt. Die verstärkten Signale werden jeweils am Kollektor ausgekoppelt und über Koppelkondensatoren C1, C2, Koppeldioden V3, V4, Klemmdioden V5, V6 und Spannungsteilern R7, R8 dem RS-Flipflop zugeführt. Die statische Eingangsspannung Ue versorgt über eine Konstantstromquellenschaltung mit den Elementen Diode V7, FET VB, Widerstand R9, Kondensatoren C6, C5 und Widerständen R5, R6 die beiden Schalttransistoren V1, V2. Aufgrund der Transistorschaltzeiten ist das Signal an den Eingängen der NOR-Gatter R und S nicht mehr rechteckförmig. Das Flipflop RS, das mit der Betriebsspannung UV betrieben wird, dient als Signalregenerator, so daß an den Ausgängen Q und Q wieder ein sauberes Rechtecksignal ansteht, das der nächsten Stufe zugeführt werden kann.
Die Sicherheitseigenschaft der Schaltung ist in der zweikanaligen, gegenphasigen Arbeitsweise der Anordnung und in der Schaltung der Schalttransistoren V1 und V2 enthalten. Das Flipflop RS dient nur zur Signalregenerierung und trägt keine Sicherheitsfunktion.

Claims

P atentansprüche 1. Fehlersichere UND-Verknüpfung statischer Eingangssignale, dadurch gekennzeichnet, daß diverse statische Eingangssignale (Ue1....Ue einzeln an verschiedene reihengeschaltete fehlersichere UND-Glieder (1 bis n) angeschlossen sind, die zweikanalig aufgebaut sind und von gegenphasigen dynamischen Eingangssignalen (Puls, Puls) durchlaufen werden, wobei diese eingangssßitig eingespeisten dynamischen Signale (Puls, Puls) als Kriterium nur weitergegeben werden7 wenn das zugehörige statische Eingangssignal (Ue1....Ue Q im Bereich logisch 1 liegt.
2. Fehlersichere UND-Verknüpfung nach Anspruch 1, dadurch gekennzeichnet, daß das letzte der reihengeschalteten UND-Glieder (n) doppelkanalig mit einem Fail-safe-Verstärker (10) verbunden ist, über den eine transformatorische Auskopplung sowie Gleichrichtung der dynamischen Signale zu einer Gleichspannung (Ua) erfolgt.
3. Fehlersichere UND-Verknüpfung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß hinter dem letzten reihengeschalteten UND-Glied (10) einkanalig eine Transistorstufe (11) als dynamischer Ausgang für eine Wechselspannung (U ) angekoppelt ist.
4. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die gegenphasigen dynamischen Eingangssignale (Puls, Puls) von einem vorgeschalteten Oszillator (0) erzeugt werden.
5. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß jedes der UND-Glieder (1 bis n) gleichartige Kanäle (I, II) für die gegenphasigen dynamischen Eingangssignale (Puls, Puls) aufweist, die jeweils aus einem Spannungsteiler (R1/R3 bzw.

R2/R4) mit im Teilerpunkt angeschlossenem Schalttransistor (V1 bzw. V2) bestehen, an den kollektorseitig die statische Eingangsspannung (Ue) gelegt ist und ferner das zugehörige dynamische Signal (Puls bzw. Puls) jeweils über einen Koppelkondensator (C1 bzw. C2) und eine quergeschaltete Koppeldiode (V3 bzw. V4) ausgekoppelt wird und über eine Klemmdiode (V5 bzw. V6) geführt als Rechteckspannung abnehmbar ist.
6. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß jedes, einem UND-Glied (z.B. 1) zugeordnete statische Eingangsspannungssignal (z.B. Uel) über eine Konstantstromquellenschaltung (V7, V8, R9, C6, C5) an die Schalttransistoren (Vi, V2) beider Kanäle (I, II) geführt ist.
7. Fehlersichere UND-Verknüpfung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die über die Klemmdioden (V5, V6) geführten dynamischen Rechtecksignale (Puls, Puls) beider Kanäle (I, II) jeweils über ein NOR-Gatter (R bzw. S) geführt werden, wobei diese als Flipflop mit antivalenten Ausgängen (Q, Q) geschaltet sind.